JPS6364092B2 - - Google Patents
Info
- Publication number
- JPS6364092B2 JPS6364092B2 JP18473683A JP18473683A JPS6364092B2 JP S6364092 B2 JPS6364092 B2 JP S6364092B2 JP 18473683 A JP18473683 A JP 18473683A JP 18473683 A JP18473683 A JP 18473683A JP S6364092 B2 JPS6364092 B2 JP S6364092B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillator
- mixer
- pll
- spurious
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 33
- 230000035559 beat frequency Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000010356 wave oscillation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Superheterodyne Receivers (AREA)
- Noise Elimination (AREA)
Description
この発明は多重周波数変換構成の通信機、特に
PLL発振器を含む回路に生ずるクロス・スプリ
アス・ビートの発生を防止するにある。 最近の通信機はほとんど全部がスーパーヘテロ
ダイン方式であり、２重以上の多重変換とするこ
とも多く、各変換器（以下ミクサと称す）にはそ
れぞれ局部周波数を注入する局部発振器を備える
が、周波数可変発振器としては周波数設定確度と
安定度の点からPLL（Phase Locked Loop）制
御とすることが多い。しかしながら、PLL回路
には内部の周波数関係で発生するスプリアス・ビ
ートがあり、特定の周波数で受信の障害となる場
合があるので、先づその発生のメカニズムと、本
発明の成立の重要な要素であるドリフトキヤンセ
ル回路について説明しておく。 第１図は２重変換スーパーヘテロダイン受信回
路の構成例であつて、アンテナ１よりの入力信号
波は前段ミクサ２で第１中間周波数となり、パン
ドパス・フイルタ３を通つて、後段ミクサ４で第
２中間周波数となり、バンドパス・フイルタ５を
通つて、増幅および復調されるものである。前段
ミクサ２の局部発振周波数L1はPLL制御発振回
路６より注入される。PLL発振回路６は電圧制
御発振器（以下VCO）で基本波発振をし、その
出力をミクサ２に供給すると共に内部ミクサ６２
で固定発振器７の周波数と混合してnを出力す
る。第１図では発振器７の周波数はミクサ６２に
注入するほか、後段ミクサ４の局部発振周波数
L2として利用され、発振器７は前段ミクサと後
段ミクサの共用発振器となつている。この構成は
発振器７を共用することによつて発振器を１個節
約し得るのみならず、共用発振器７の発振周波数
が多少変動しても、前段ミクサの注入周波数L1
の変動による第１中間周波数の変化分を後段ミク
サの注入周波数L2の変動で逆に打消して、第２
中間周波数には全く影響が出ないようにすること
ができるものであるが、その原理はドリフト・キ
ヤンセル方式として周知であるから詳しくは述べ
ないが、本発明の重要な構成要素の一つである。 ミクサ６２の出力周波数は分周器６３を通して
位相比較器６４で基準周波数Rと位相比較し位相
差に従つて発生する正または負の検出電圧をロー
パス・フイルタ６５を通して直流制御電圧として
VCO６１に加えて発振周波数を安定化する制御
ループを構成しているものであるが、基本的に発
振周波数L1は基準周波数Rのステツプで変化す
るのであるから、L1にくらべて非常に小さく、
またRと位相比較すべき分周器出力周波数も当然
小さい値となる。一方で分周器の分周比は大きく
取るほど制御ループ・ゲインが低下してPLLル
ープの安定度が低下するという問題があるので、
ミクサ６２の出力nはなるべく低い周波数である
ことが望ましいのと、分周器の動作可能周波数に
よる制約とから、ミクサ６２はダウン・ミクサと
してnはL1より小さく取るのが普通である。
PLL回路のクロス・スプリアス・ビートはこの
nとL1の周波数が整数比となつたときが最も顕
著であるので、以下にその発生のメカニズムを説
明する。 ６２はダウン・ミクサであるから、上記の整数
比をｎとし、L1＞L2とすると n＝L1−L2 であり、ミクサ出力にはnのほかにL1，L2とL1
＋L2等の周波数が含まれるが、これ等はnより
はるかに高い周波数であるから、ミクサ出力部の
ローパス・フイルタまたはバンド・パス・フイル
タで容易に除去されてnのみを取出すことができ
るわけであるが、実際にはミクサの非直線性のた
め上記の周波数の高調波が発生する。この高調波
それ自体はさらに高い周波数であるから問題は無
いが、 nn＝L1の周波数状態では 出力nのｎ番高調波がL1と同一周波数となつ
て干渉を生ずる。これはゼロビートとなつて外に
は現われないが、入力周波数がΔ変化した場合
には基本波出力の変化はΔであり、ｎ番高調波
出力の変化はnΔとなる。従つて nn→nn±nΔ＝L1±nΔ これと入力のL1±Δとの差を取ると （L1±nΔ）−（L1±Δ）＝±（ｎ−１）Δ この式から、ダウン・ミクサにおいて入力周波
数が出力周波数のｎ倍となる周波数の前後におい
て、該入力周波数との差周波数の（ｎ−１）倍の
ビート周波数を出力に発生することがわかり、ゼ
ロビートを中心に周波数が交叉するように変化す
るので、一般にクロス・スプリアス・ビートと称
している。このビートはnと共に分周器を通つ
て、またはnを変調して位相比較器６４の出力に
混在して、それがフイルタ６５のカツトオフ周波
数以下であると、VCO６１に加えられて出力L1
を周波数変調し、スプリアス成分となるものであ
る。このフイルタ６５のカツトオフ周波数を低く
取ると時定数が増大して、PLL発振器のロツク
アツプ・タイム（発振周波数が安定するまでの時
間）が長くなるので、実用回路では制約がある。
その他にも基準周波数と位相比較器の高周波や非
直線性に基因するスプリアスもあるが、いづれも
特定の周波数に限定されるから、スプリアスを発
生する周波数関係を避ける設計が望ましいが、広
帯域のゼネラル・カバレージ用では不可能であ
る。その実状を第２図の実用回路例につき説明す
る。この回路が第１図の構成と異るのは、PLL
回路６は受信バンドを設定するための大きな周波
数ステツプ（この場合は500KHz）のみを受持ち、
同調操作のような細かい周波数調整は別の発振回
路（図には省略してあるが、通常はPLL発振回
路で構成する）で行い、その周波数を後段ミクサ
４の局部発振器７の周波数とミクサ８で混合し
て、PLL回路６内のミクサ６２に注入すること
により目的を達成している。第１図と第２図とは
構成的にはミクサ８が追加されただけであり、第
１図について説明したドリフト・キヤンセル動作
は第２図にも適用される。（証明は省略） 周波数構成は第１中間周波数47055kHz、第２
中間周波数10700kHzで、受信周波数は０〜
30000kHzのゼネラル・カバレージが可能である。
以下も周波数は混乱を避けるためｋHz表示に統一
する。前段ミクサ２の局部発振周波数L1は受信
周波数と中間周波数の和であつて、47055〜
77055kHzであり、PLL６の基準周波数が500kHz
であるので、バンド幅も500kHzとなる。このバ
ンド幅をｋHzとしたのはアマチユア・バンド用と
して都合がよいという理由による。後段ミクサ４
の局部発振周波数L2は36355kHzであつて、第２
の発振周波数8700〜9200kHzとミクサ８で混合し
て、和の周波数45055〜45555kHzのL4をPLL６内
のミクサ６２に注入している。分周器６３の分周
比Ｎ＝４〜64で、出力側の比較周波数は500kHz
であるから、分周器の入力（ミクサ６２の出力で
もある）n＝500kHz×Ｎであつて、第１図で説
明したようにnn＝L1のときにクロス・スプリア
ス・ビートを生ずる。ただし、このスプリアスが
全部のバンドで発生するのでは無いが、前記の周
波数関係の場合には、nが3500kHzでその14倍が
L1の49000kHzと一致する受信周波数1945kHzの前
後でビートを発生する。その際の受信周波数
PLL発振器を含む回路に生ずるクロス・スプリ
アス・ビートの発生を防止するにある。 最近の通信機はほとんど全部がスーパーヘテロ
ダイン方式であり、２重以上の多重変換とするこ
とも多く、各変換器（以下ミクサと称す）にはそ
れぞれ局部周波数を注入する局部発振器を備える
が、周波数可変発振器としては周波数設定確度と
安定度の点からPLL（Phase Locked Loop）制
御とすることが多い。しかしながら、PLL回路
には内部の周波数関係で発生するスプリアス・ビ
ートがあり、特定の周波数で受信の障害となる場
合があるので、先づその発生のメカニズムと、本
発明の成立の重要な要素であるドリフトキヤンセ
ル回路について説明しておく。 第１図は２重変換スーパーヘテロダイン受信回
路の構成例であつて、アンテナ１よりの入力信号
波は前段ミクサ２で第１中間周波数となり、パン
ドパス・フイルタ３を通つて、後段ミクサ４で第
２中間周波数となり、バンドパス・フイルタ５を
通つて、増幅および復調されるものである。前段
ミクサ２の局部発振周波数L1はPLL制御発振回
路６より注入される。PLL発振回路６は電圧制
御発振器（以下VCO）で基本波発振をし、その
出力をミクサ２に供給すると共に内部ミクサ６２
で固定発振器７の周波数と混合してnを出力す
る。第１図では発振器７の周波数はミクサ６２に
注入するほか、後段ミクサ４の局部発振周波数
L2として利用され、発振器７は前段ミクサと後
段ミクサの共用発振器となつている。この構成は
発振器７を共用することによつて発振器を１個節
約し得るのみならず、共用発振器７の発振周波数
が多少変動しても、前段ミクサの注入周波数L1
の変動による第１中間周波数の変化分を後段ミク
サの注入周波数L2の変動で逆に打消して、第２
中間周波数には全く影響が出ないようにすること
ができるものであるが、その原理はドリフト・キ
ヤンセル方式として周知であるから詳しくは述べ
ないが、本発明の重要な構成要素の一つである。 ミクサ６２の出力周波数は分周器６３を通して
位相比較器６４で基準周波数Rと位相比較し位相
差に従つて発生する正または負の検出電圧をロー
パス・フイルタ６５を通して直流制御電圧として
VCO６１に加えて発振周波数を安定化する制御
ループを構成しているものであるが、基本的に発
振周波数L1は基準周波数Rのステツプで変化す
るのであるから、L1にくらべて非常に小さく、
またRと位相比較すべき分周器出力周波数も当然
小さい値となる。一方で分周器の分周比は大きく
取るほど制御ループ・ゲインが低下してPLLル
ープの安定度が低下するという問題があるので、
ミクサ６２の出力nはなるべく低い周波数である
ことが望ましいのと、分周器の動作可能周波数に
よる制約とから、ミクサ６２はダウン・ミクサと
してnはL1より小さく取るのが普通である。
PLL回路のクロス・スプリアス・ビートはこの
nとL1の周波数が整数比となつたときが最も顕
著であるので、以下にその発生のメカニズムを説
明する。 ６２はダウン・ミクサであるから、上記の整数
比をｎとし、L1＞L2とすると n＝L1−L2 であり、ミクサ出力にはnのほかにL1，L2とL1
＋L2等の周波数が含まれるが、これ等はnより
はるかに高い周波数であるから、ミクサ出力部の
ローパス・フイルタまたはバンド・パス・フイル
タで容易に除去されてnのみを取出すことができ
るわけであるが、実際にはミクサの非直線性のた
め上記の周波数の高調波が発生する。この高調波
それ自体はさらに高い周波数であるから問題は無
いが、 nn＝L1の周波数状態では 出力nのｎ番高調波がL1と同一周波数となつ
て干渉を生ずる。これはゼロビートとなつて外に
は現われないが、入力周波数がΔ変化した場合
には基本波出力の変化はΔであり、ｎ番高調波
出力の変化はnΔとなる。従つて nn→nn±nΔ＝L1±nΔ これと入力のL1±Δとの差を取ると （L1±nΔ）−（L1±Δ）＝±（ｎ−１）Δ この式から、ダウン・ミクサにおいて入力周波
数が出力周波数のｎ倍となる周波数の前後におい
て、該入力周波数との差周波数の（ｎ−１）倍の
ビート周波数を出力に発生することがわかり、ゼ
ロビートを中心に周波数が交叉するように変化す
るので、一般にクロス・スプリアス・ビートと称
している。このビートはnと共に分周器を通つ
て、またはnを変調して位相比較器６４の出力に
混在して、それがフイルタ６５のカツトオフ周波
数以下であると、VCO６１に加えられて出力L1
を周波数変調し、スプリアス成分となるものであ
る。このフイルタ６５のカツトオフ周波数を低く
取ると時定数が増大して、PLL発振器のロツク
アツプ・タイム（発振周波数が安定するまでの時
間）が長くなるので、実用回路では制約がある。
その他にも基準周波数と位相比較器の高周波や非
直線性に基因するスプリアスもあるが、いづれも
特定の周波数に限定されるから、スプリアスを発
生する周波数関係を避ける設計が望ましいが、広
帯域のゼネラル・カバレージ用では不可能であ
る。その実状を第２図の実用回路例につき説明す
る。この回路が第１図の構成と異るのは、PLL
回路６は受信バンドを設定するための大きな周波
数ステツプ（この場合は500KHz）のみを受持ち、
同調操作のような細かい周波数調整は別の発振回
路（図には省略してあるが、通常はPLL発振回
路で構成する）で行い、その周波数を後段ミクサ
４の局部発振器７の周波数とミクサ８で混合し
て、PLL回路６内のミクサ６２に注入すること
により目的を達成している。第１図と第２図とは
構成的にはミクサ８が追加されただけであり、第
１図について説明したドリフト・キヤンセル動作
は第２図にも適用される。（証明は省略） 周波数構成は第１中間周波数47055kHz、第２
中間周波数10700kHzで、受信周波数は０〜
30000kHzのゼネラル・カバレージが可能である。
以下も周波数は混乱を避けるためｋHz表示に統一
する。前段ミクサ２の局部発振周波数L1は受信
周波数と中間周波数の和であつて、47055〜
77055kHzであり、PLL６の基準周波数が500kHz
であるので、バンド幅も500kHzとなる。このバ
ンド幅をｋHzとしたのはアマチユア・バンド用と
して都合がよいという理由による。後段ミクサ４
の局部発振周波数L2は36355kHzであつて、第２
の発振周波数8700〜9200kHzとミクサ８で混合し
て、和の周波数45055〜45555kHzのL4をPLL６内
のミクサ６２に注入している。分周器６３の分周
比Ｎ＝４〜64で、出力側の比較周波数は500kHz
であるから、分周器の入力（ミクサ６２の出力で
もある）n＝500kHz×Ｎであつて、第１図で説
明したようにnn＝L1のときにクロス・スプリア
ス・ビートを生ずる。ただし、このスプリアスが
全部のバンドで発生するのでは無いが、前記の周
波数関係の場合には、nが3500kHzでその14倍が
L1の49000kHzと一致する受信周波数1945kHzの前
後でビートを発生する。その際の受信周波数
【表】
に対する局部発振周波数L1とnの第14高調波
（これは49000kHzで一定）と発生するクロス・ス
プリアス・ビートの周波数の関係を第１表に詳し
く示す。このビート周波数は干渉高調波の
49000kHzが局部発振のL1と一緒にミクサに加え
られて、中間周波段を通つて検波されて発生する
周波数でもある。このようにして発生するクロ
ス・スプリアス・ビートを防止するために本発明
では前段ミクサの局部発振器を構成する第１の
PLL発振器の制御ループ内のミクサの局部発振
器として第２のPLL発振器を用い、第１のPLL
発振器にて運用バンドの周波数を設定し、第２の
PLL発振器にてバンド内の下位桁周波数を設定
する構成の無線受信機において、後段ミクサの局
部発振周波数を前記第１のPLL発振器の制御ル
ープに注入することによりドリフト・キヤンセル
回路を構成すると共に、該局部発振周波数を微調
整する電圧制御可変リアクタンス素子に前記第２
のPLL発振器の周波数を設定するアツプ・ダウ
ン・カウンタの適宜桁出力をＤ／Ａ変換した電圧
を加える構成とすることにより、クロス・スプリ
アス・ビートを発生する第１局部発振周波数L1
を、回路内のフイルタでスプリアス・ビートを除
去できる範囲で偏移するものである。 上記の第１のPLL発振回路については第２図
とほぼ同様であるから、以下に第２のPLL発振
回路９について述べる。第３図においてPLL回
路９は発振器（VCO−２）９１（発振周波数
87000〜92000kHz）、プログラマブル分周器９２
（Ｎ＝700〜1199）、位相比較器９３（基準周波数
R2は10kHz）、ローパス・フイルタ９４とから成
り、VCO−２の発振周波数が非常に高いので、
ダウン・ミクサ９５により、分周器９２に加える
周波数を7000〜12000kHzと低下させている。
VCO−２の出力は1/10分周器を通して8700〜
9200kHzとしてミクサ８（記号は第２図と共通）
に加えているが、このように発振周波数を高くし
て分周器を通すのは、基準周波数をなるべく高く
取れるようにして回路のロツク・アツプ・タイム
を短かくするためと、出力を分周することによ
り、回路内で発生するスプリアス出力が軽減する
等の効果によるが、本発明と直接の関係が無いか
ら詳しくは述べない。 周波数の設定はエンコーダ１１から供給するク
ロツク・パルスを積算するBCDアツプ・ダウ
ン・カウンタ１０のデータを分周器９２の各桁に
入力している。これは通常行われている周波数制
御方式である。 本発明では前記のアツプ・ダウン・カウンタ１
０のデータ出力のうちの適宜の桁（第３図では
1kHzの桁）の出力をＤ／Ａ変換器１２を通して
直流電圧の変化に直したものを、後段ミクサ４の
局部発振器７の発振水晶片７１の発振周波数を微
細調整する電圧制御可変リアクタンス素子（図で
は電圧制御可変容量ダイオード）７２に加えて、
第２図では36355kHzの固定周波数であつた発振
周波数を36355〜36365kHzの間で変化させて、第
１表に見られるように発振周波数1945kHzの前後
で発生するクロス・スプリアスを避けることを可
能とするものである。この周波数関係を判り易く
まとめたのが第２表であつて、第１列の発振周波
数の変化に対して、第２局部発振周波数L2を第
２列のように変化させると、第１局部発振周波数
L1は第３列に示すように段階的に変化し、クロ
ス・スプリアスは第４列のようにビート周波数は
5kHz以下にはならないので、狭帯域のフイルタ
を使用すれば完全に除去することができるもので
ある。この際に第１中間周波数は第５列のように
10kHzの幅で変動するが、前に説明したドリフ
ト・キヤンセルの原理により補正されるから、第
１中間周波フイルタの帯域を外れないように注意
すれば動作上の問題は無い。 第１表と第２表の周波数関係をさらに判り易く
するために直視的にグラフ表示したのが第４図で
ある。実線Ａは第１表の場合であつて、横軸の受
信周波数に対応して、局部発振周波数は比例的に
変化し、1945kHzのゼロ・ビートを中心にクロ
ス・スプリアス・ビートが発生し、中間周波数は
47055kHz一定であることがわかる。また第２表
は破線Ｂで示すように、局部発振周波
（これは49000kHzで一定）と発生するクロス・ス
プリアス・ビートの周波数の関係を第１表に詳し
く示す。このビート周波数は干渉高調波の
49000kHzが局部発振のL1と一緒にミクサに加え
られて、中間周波段を通つて検波されて発生する
周波数でもある。このようにして発生するクロ
ス・スプリアス・ビートを防止するために本発明
では前段ミクサの局部発振器を構成する第１の
PLL発振器の制御ループ内のミクサの局部発振
器として第２のPLL発振器を用い、第１のPLL
発振器にて運用バンドの周波数を設定し、第２の
PLL発振器にてバンド内の下位桁周波数を設定
する構成の無線受信機において、後段ミクサの局
部発振周波数を前記第１のPLL発振器の制御ル
ープに注入することによりドリフト・キヤンセル
回路を構成すると共に、該局部発振周波数を微調
整する電圧制御可変リアクタンス素子に前記第２
のPLL発振器の周波数を設定するアツプ・ダウ
ン・カウンタの適宜桁出力をＤ／Ａ変換した電圧
を加える構成とすることにより、クロス・スプリ
アス・ビートを発生する第１局部発振周波数L1
を、回路内のフイルタでスプリアス・ビートを除
去できる範囲で偏移するものである。 上記の第１のPLL発振回路については第２図
とほぼ同様であるから、以下に第２のPLL発振
回路９について述べる。第３図においてPLL回
路９は発振器（VCO−２）９１（発振周波数
87000〜92000kHz）、プログラマブル分周器９２
（Ｎ＝700〜1199）、位相比較器９３（基準周波数
R2は10kHz）、ローパス・フイルタ９４とから成
り、VCO−２の発振周波数が非常に高いので、
ダウン・ミクサ９５により、分周器９２に加える
周波数を7000〜12000kHzと低下させている。
VCO−２の出力は1/10分周器を通して8700〜
9200kHzとしてミクサ８（記号は第２図と共通）
に加えているが、このように発振周波数を高くし
て分周器を通すのは、基準周波数をなるべく高く
取れるようにして回路のロツク・アツプ・タイム
を短かくするためと、出力を分周することによ
り、回路内で発生するスプリアス出力が軽減する
等の効果によるが、本発明と直接の関係が無いか
ら詳しくは述べない。 周波数の設定はエンコーダ１１から供給するク
ロツク・パルスを積算するBCDアツプ・ダウ
ン・カウンタ１０のデータを分周器９２の各桁に
入力している。これは通常行われている周波数制
御方式である。 本発明では前記のアツプ・ダウン・カウンタ１
０のデータ出力のうちの適宜の桁（第３図では
1kHzの桁）の出力をＤ／Ａ変換器１２を通して
直流電圧の変化に直したものを、後段ミクサ４の
局部発振器７の発振水晶片７１の発振周波数を微
細調整する電圧制御可変リアクタンス素子（図で
は電圧制御可変容量ダイオード）７２に加えて、
第２図では36355kHzの固定周波数であつた発振
周波数を36355〜36365kHzの間で変化させて、第
１表に見られるように発振周波数1945kHzの前後
で発生するクロス・スプリアスを避けることを可
能とするものである。この周波数関係を判り易く
まとめたのが第２表であつて、第１列の発振周波
数の変化に対して、第２局部発振周波数L2を第
２列のように変化させると、第１局部発振周波数
L1は第３列に示すように段階的に変化し、クロ
ス・スプリアスは第４列のようにビート周波数は
5kHz以下にはならないので、狭帯域のフイルタ
を使用すれば完全に除去することができるもので
ある。この際に第１中間周波数は第５列のように
10kHzの幅で変動するが、前に説明したドリフ
ト・キヤンセルの原理により補正されるから、第
１中間周波フイルタの帯域を外れないように注意
すれば動作上の問題は無い。 第１表と第２表の周波数関係をさらに判り易く
するために直視的にグラフ表示したのが第４図で
ある。実線Ａは第１表の場合であつて、横軸の受
信周波数に対応して、局部発振周波数は比例的に
変化し、1945kHzのゼロ・ビートを中心にクロ
ス・スプリアス・ビートが発生し、中間周波数は
47055kHz一定であることがわかる。また第２表
は破線Ｂで示すように、局部発振周波
【表】
数は49000kHzを避けるように10kHzの段階状変化
をするからビート周波数は最低で5kHz一定とな
る。1940kHzで49000kHzと交叉するように見える
が、実際は48995から49005kHzまでジヤンプして
変化するのでビートは発生しない。また中間周波
数は鋸歯状に10kHzの幅で変化するので、フイル
タの中心周波数は47060kHzとすれば更に良いこ
とがわかる。第２表では1kHz間隔の変化で表示
してあるが、実際はもつと細かく変化できるの
で、第４図のような形状となる。第２表、第４図
では受信周波数と第２局部発振周波数L2とが同
量の周波数変化をすると想定しているが、これは
必ずしも厳密に同量変化の必要は無く、第４図破
線の直線変化が多少曲線化するだけであつて、実
用上には支障とならないから、生産上のネツクと
なる心配は無いものである。
をするからビート周波数は最低で5kHz一定とな
る。1940kHzで49000kHzと交叉するように見える
が、実際は48995から49005kHzまでジヤンプして
変化するのでビートは発生しない。また中間周波
数は鋸歯状に10kHzの幅で変化するので、フイル
タの中心周波数は47060kHzとすれば更に良いこ
とがわかる。第２表では1kHz間隔の変化で表示
してあるが、実際はもつと細かく変化できるの
で、第４図のような形状となる。第２表、第４図
では受信周波数と第２局部発振周波数L2とが同
量の周波数変化をすると想定しているが、これは
必ずしも厳密に同量変化の必要は無く、第４図破
線の直線変化が多少曲線化するだけであつて、実
用上には支障とならないから、生産上のネツクと
なる心配は無いものである。
第１図はPLL制御局部発振回路を有するダブ
ル・コンバージヨン受信機のブロツク回路図例、
第２図、第３図は本発明実施回路のブロツク図、
第４図は本発明回路の周波数動作関係を直視的に
表示したグラフである。 １……アンテナ、２……前段ミクサ、３，５…
…バンドパス・フイルタ、４……後段ミクサ、
６，９……PLL発振回路、６１，９１……VCO、
６２，９５……内部ミクサ、６３，９２……プロ
グラマブル分周器、６４，９３……位相比較器、
６５，９４……ローパス・フイルタ、７……第２
局部発振器、７１……発振水晶片、７２……可変
容量ダイオード、８……ミクサ、１０……BCD
アツプ・ダウン・カウンタ、１１……エンコー
ダ、１２……Ｄ／Ａ変換器、L1，L2，L3，L4
……局部発振周波数、R1，R2……基準周波数。
ル・コンバージヨン受信機のブロツク回路図例、
第２図、第３図は本発明実施回路のブロツク図、
第４図は本発明回路の周波数動作関係を直視的に
表示したグラフである。 １……アンテナ、２……前段ミクサ、３，５…
…バンドパス・フイルタ、４……後段ミクサ、
６，９……PLL発振回路、６１，９１……VCO、
６２，９５……内部ミクサ、６３，９２……プロ
グラマブル分周器、６４，９３……位相比較器、
６５，９４……ローパス・フイルタ、７……第２
局部発振器、７１……発振水晶片、７２……可変
容量ダイオード、８……ミクサ、１０……BCD
アツプ・ダウン・カウンタ、１１……エンコー
ダ、１２……Ｄ／Ａ変換器、L1，L2，L3，L4
……局部発振周波数、R1，R2……基準周波数。
Claims (1)
- １ 前段ミクサの局部発振器を構成する第１の
PLL発振器の制御ループ内のミクサの局部発振
器として第２のPLL発振器を用い、第１のPLL
発振器にて運用バンドの周波数を設定し、第２の
PLL発振器にてバンド内の下位桁周波数を設定
する構成の無線受信機において、後段ミクサの局
部発振周波数を前記第１のPLL発振器の制御ル
ープに注入することによりドリフト・キヤンセル
回路を構成すると共に、該局部発振周波数を微調
整する電圧制御可変リアクタンス素子に前記第２
のPLL発振器の周波数を設定するアツプ・ダウ
ン・カウンタの適宜桁出力をＤ／Ａ変換した電圧
を加える構成とすることにより、PLL発振器内
にて発生するクロス・スプリアスを除去したこと
を特徴とするクロススプリアスを除去した無線受
信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18473683A JPS6076819A (ja) | 1983-10-03 | 1983-10-03 | クロススプリアスを除去した無線受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18473683A JPS6076819A (ja) | 1983-10-03 | 1983-10-03 | クロススプリアスを除去した無線受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6076819A JPS6076819A (ja) | 1985-05-01 |
| JPS6364092B2 true JPS6364092B2 (ja) | 1988-12-09 |
Family
ID=16158461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18473683A Granted JPS6076819A (ja) | 1983-10-03 | 1983-10-03 | クロススプリアスを除去した無線受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6076819A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007259211A (ja) * | 2006-03-24 | 2007-10-04 | Nec Corp | 局部発振装置及びこれを用いた無線送受信機 |
-
1983
- 1983-10-03 JP JP18473683A patent/JPS6076819A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007259211A (ja) * | 2006-03-24 | 2007-10-04 | Nec Corp | 局部発振装置及びこれを用いた無線送受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6076819A (ja) | 1985-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6010460B2 (ja) | 位相ロツク装置 | |
| US7038507B2 (en) | Frequency synthesizer having PLL with an analog phase detector | |
| CA1289633C (en) | Pll frequency synthesizer | |
| JPS6364092B2 (ja) | ||
| JPS6221418B2 (ja) | ||
| JPS5994076A (ja) | スペクトラムアナライザ | |
| US20020070768A1 (en) | High performance microwave synthesizer using multiple-modulator fractional-N divider | |
| JPH0130332B2 (ja) | ||
| JP3792955B2 (ja) | 周波数シンセサイザ及び装置 | |
| CN217546022U (zh) | 数字锁相环的电压预置装置、频率合成器及电子通信装置 | |
| JPH02262717A (ja) | 周波数シンセサイザ | |
| JPH04138722A (ja) | Ｐｌｌ集積回路装置 | |
| JPH04365230A (ja) | ダブルスーパチューナ | |
| JPS61216529A (ja) | 誘導無線周波数シンセサイザ装置 | |
| JPH0344694B2 (ja) | ||
| JPH0345021A (ja) | 通信装置 | |
| JPH04256218A (ja) | 低雑音位相同期発振回路 | |
| JPH0336822A (ja) | 標準周波数発振装置 | |
| JPH06291647A (ja) | 位相制御発振器 | |
| JPH11330962A (ja) | Ｐｌｌシンセサイザ発振器 | |
| JPS5845859B2 (ja) | ソウシンシユツリヨクセイギヨカイロ | |
| JPH03114318A (ja) | マイクロ波シンセサイザ | |
| JPH0115177B2 (ja) | ||
| JPH06326603A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS60261220A (ja) | シンセサイザ発振器 |