JPS6367754A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6367754A JPS6367754A JP61213123A JP21312386A JPS6367754A JP S6367754 A JPS6367754 A JP S6367754A JP 61213123 A JP61213123 A JP 61213123A JP 21312386 A JP21312386 A JP 21312386A JP S6367754 A JPS6367754 A JP S6367754A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- gate
- molybdenum silicide
- phosphorus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に係シ、特に２層ゲート構造を有す
るＭＯ８形牛形体導体素子上ンディングパッドの構造に
関するものである。
るＭＯ８形牛形体導体素子上ンディングパッドの構造に
関するものである。
従来、この種の半導体装置は、そのポンディングパッド
部分の断面および平面図をそれぞれ第３図、第４図に示
すように、回路素子が組み込まれたシリコン基板１の上
にフィール、ド酸化膜２およびリンを含有する二酸化硅
素膜（以下、ＰＳＧｇと称す）７を順次形成したうえ、
とのＰＳＧ膜Ｔ上に蒸着などによシアルミニウム（以下
、Ａｔと記す）膜１０を形成する。そして、これをパタ
ーニングした後、絶縁保護膜９を被着してそのＡ４膜１
０上のボンディング部のみを開孔させることによシ、こ
の回礼されたＡｚ、［１０をポンディングパッドとして
金（Ａｕ）などのリード線（図示せず）Ｋてボンディン
グするものとなっている。なお、同図中、９ａは絶縁保
護膜９に設けられた開孔部である。
部分の断面および平面図をそれぞれ第３図、第４図に示
すように、回路素子が組み込まれたシリコン基板１の上
にフィール、ド酸化膜２およびリンを含有する二酸化硅
素膜（以下、ＰＳＧｇと称す）７を順次形成したうえ、
とのＰＳＧ膜Ｔ上に蒸着などによシアルミニウム（以下
、Ａｔと記す）膜１０を形成する。そして、これをパタ
ーニングした後、絶縁保護膜９を被着してそのＡ４膜１
０上のボンディング部のみを開孔させることによシ、こ
の回礼されたＡｚ、［１０をポンディングパッドとして
金（Ａｕ）などのリード線（図示せず）Ｋてボンディン
グするものとなっている。なお、同図中、９ａは絶縁保
護膜９に設けられた開孔部である。
しかし、従来の半導体装置は以上のような構造を有して
いるので、ＰＳＧ膜Ｔ中の不純物特にリンのｈｔＦＡ１
０中への拡散が起こ）易く、このリンの影響による初期
ボンディング性の低下、あるいは金−Ａｔ合金層の高温
時の早期劣化、水分の侵入によシリン酸が発生しＡｔを
腐食させる耐温性不良現象などを引き起こすという問題
点があった。
いるので、ＰＳＧ膜Ｔ中の不純物特にリンのｈｔＦＡ１
０中への拡散が起こ）易く、このリンの影響による初期
ボンディング性の低下、あるいは金−Ａｔ合金層の高温
時の早期劣化、水分の侵入によシリン酸が発生しＡｔを
腐食させる耐温性不良現象などを引き起こすという問題
点があった。
本発明は上記のような問題点を解消するためになされた
もので、その目的は、２層ゲート構造を有する半導体装
置においてポンデイングパットニシリコンを含有するア
ルミ・シリコン（Ａｔ−８１）膜またはＡ４膜を用いる
際にそのアルミ・シリコン膜またはＡｔ膜へのリンの拡
散を抑制することにより、信頼性を向上させた半導体装
置を提供することにある。
もので、その目的は、２層ゲート構造を有する半導体装
置においてポンデイングパットニシリコンを含有するア
ルミ・シリコン（Ａｔ−８１）膜またはＡ４膜を用いる
際にそのアルミ・シリコン膜またはＡｔ膜へのリンの拡
散を抑制することにより、信頼性を向上させた半導体装
置を提供することにある。
本発明に係る半導体装置は、シリコン基板上にフィール
ド酸化膜、第４ゲートとしてドープトポリシリコン膜を
形成し、該ドープトポリシリコン膜を覆うように形成さ
れた二酸化硅素膜上に第２ゲートを設置する２層ゲート
構造を備えた半導体装置において、前記第２ゲートは、
前記二酸化硅素膜上に順次設置されたリンをドープした
ポリシリコン膜およびモリブデンシリサイド膜からなり
、前記モリブデンシリサイド膜の上にＰＳＧｉまたはＢ
ＰＳＧ膜を設置して、とのＰＳＧ膜またはＢＰＳＧ膜の
ポンディングパッド部に相当する部分のみをエッチング
により開孔させたうえ、その部分にＡｔ膜もしくはアル
ミ・シリコン膜を設けてなるものである。
ド酸化膜、第４ゲートとしてドープトポリシリコン膜を
形成し、該ドープトポリシリコン膜を覆うように形成さ
れた二酸化硅素膜上に第２ゲートを設置する２層ゲート
構造を備えた半導体装置において、前記第２ゲートは、
前記二酸化硅素膜上に順次設置されたリンをドープした
ポリシリコン膜およびモリブデンシリサイド膜からなり
、前記モリブデンシリサイド膜の上にＰＳＧｉまたはＢ
ＰＳＧ膜を設置して、とのＰＳＧ膜またはＢＰＳＧ膜の
ポンディングパッド部に相当する部分のみをエッチング
により開孔させたうえ、その部分にＡｔ膜もしくはアル
ミ・シリコン膜を設けてなるものである。
本発明においては、第２ゲートを、リンをドープしたポ
リシリコン膜とモリブデンシリサイド膜から構成して、
このモリブデンシリサイド膜の上にＡｔ膜もしくはアル
ミ・シリコン膜を設置スルことによシ、前記リンをドー
プしたポリシリコン膜とモリブデンシリサイド膜は、Ｐ
ＳＧ膜またはＢＰＳＧｉ中のリンが拡散するのを防止す
るバリアメタルとしての機能を持つこととなる。
リシリコン膜とモリブデンシリサイド膜から構成して、
このモリブデンシリサイド膜の上にＡｔ膜もしくはアル
ミ・シリコン膜を設置スルことによシ、前記リンをドー
プしたポリシリコン膜とモリブデンシリサイド膜は、Ｐ
ＳＧ膜またはＢＰＳＧｉ中のリンが拡散するのを防止す
るバリアメタルとしての機能を持つこととなる。
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。
する。
第１図は本発明の一実施例による半導体装置のポンディ
ングパッド部分の概略断面図で、第２図はその平面図で
ある。これらの図において、１はシリコン基板、２はフ
ィールド酸化膜、３は第１ゲートとしてのドープトポリ
シリコン膜、４は二酸化硅素膜、５はリンをドープした
ポリシリコン膜、６はモリブデンシリサイド膜で１、こ
れらポリシリコン膜５とモリブデンシリサイド膜６によ
り第２ゲートを構成している。また、７はＰＳＧ膜、８
はシリコンを含有させたＡｔＨつまシアルミ・シリコン
（Ａｔ−８ｉ）膜、９は絶縁保饅膜である。
ングパッド部分の概略断面図で、第２図はその平面図で
ある。これらの図において、１はシリコン基板、２はフ
ィールド酸化膜、３は第１ゲートとしてのドープトポリ
シリコン膜、４は二酸化硅素膜、５はリンをドープした
ポリシリコン膜、６はモリブデンシリサイド膜で１、こ
れらポリシリコン膜５とモリブデンシリサイド膜６によ
り第２ゲートを構成している。また、７はＰＳＧ膜、８
はシリコンを含有させたＡｔＨつまシアルミ・シリコン
（Ａｔ−８ｉ）膜、９は絶縁保饅膜である。
すなわち、この実施例では、シリコン基板１上に形成さ
れたフィールド酸化膜２の上に第１ゲートとしてドープ
トポリシリコン膜３を形成させたうえ、このドープトポ
リシリコン膜３を覆うように二酸化硅素膜４を形成する
。そして、この二酸化硅素膜４上に、第２ゲートとして
リンをドープしたポリシリコン膜５およびモリブデンシ
リサイド膜６を順に設置する。さらに、その上にＰＳＧ
膜７を設置し、とのＰＳＧｉ７のポンディングパッドに
相当する部分のみをエッチングにより除去して開孔部γ
＆を施したうえ、この開孔部７ａを含むＰＳＧ膜７の上
にスパッタリング法によシアルミ・シリコン膜８を被着
する。次いで、このアルミ・シリコン膜８を所定形状に
バターニングした後、その上に絶縁保穫膜９を被着して
、この膜９のポンディングパッドに相当する部分を開孔
させることにより、第１図に示すように、その部分にア
ルミ・シリコン膜８をポンディングパッドとして露出さ
せて形成したものである。々お、図中、同一符号は同一
または相当部分を示している。
れたフィールド酸化膜２の上に第１ゲートとしてドープ
トポリシリコン膜３を形成させたうえ、このドープトポ
リシリコン膜３を覆うように二酸化硅素膜４を形成する
。そして、この二酸化硅素膜４上に、第２ゲートとして
リンをドープしたポリシリコン膜５およびモリブデンシ
リサイド膜６を順に設置する。さらに、その上にＰＳＧ
膜７を設置し、とのＰＳＧｉ７のポンディングパッドに
相当する部分のみをエッチングにより除去して開孔部γ
＆を施したうえ、この開孔部７ａを含むＰＳＧ膜７の上
にスパッタリング法によシアルミ・シリコン膜８を被着
する。次いで、このアルミ・シリコン膜８を所定形状に
バターニングした後、その上に絶縁保穫膜９を被着して
、この膜９のポンディングパッドに相当する部分を開孔
させることにより、第１図に示すように、その部分にア
ルミ・シリコン膜８をポンディングパッドとして露出さ
せて形成したものである。々お、図中、同一符号は同一
または相当部分を示している。
このように上記実施例によると、第２ゲートのリンをド
ープしたポリシリコン膜５とモリブデンシリサイド膜６
を設け、このモリブデンシリサイド膜６０上にアルミ・
シリコン膜８を設置することによシ、このアルミ・シリ
コン膜８とＰＳＧ膜７とが接融する部分を少なくして、
そのＰＳＧ膜７中のリンの拡散をモリブデンシリサイド
膜６をバリアメタルとして防止できるので、ＰＳＧＪＪ
Ｔ中のリンがアルミ・シリコン膜８中へ拡散するのを抑
制できる。これによって、ＰＳＧ膜Ｔ中のリンの影響に
よる初期ボンディング性の低下を防ぐことができるとと
もに、膜の界面を通じて侵入した水とＰｇＧｇ％Ｔ中の
リンとの反応を防止することができる。
ープしたポリシリコン膜５とモリブデンシリサイド膜６
を設け、このモリブデンシリサイド膜６０上にアルミ・
シリコン膜８を設置することによシ、このアルミ・シリ
コン膜８とＰＳＧ膜７とが接融する部分を少なくして、
そのＰＳＧ膜７中のリンの拡散をモリブデンシリサイド
膜６をバリアメタルとして防止できるので、ＰＳＧＪＪ
Ｔ中のリンがアルミ・シリコン膜８中へ拡散するのを抑
制できる。これによって、ＰＳＧ膜Ｔ中のリンの影響に
よる初期ボンディング性の低下を防ぐことができるとと
もに、膜の界面を通じて侵入した水とＰｇＧｇ％Ｔ中の
リンとの反応を防止することができる。
さらに、ＰＳＧ膜γにボロンを添加することによシリン
濃度を減少せしめて、ボンディング時の金−Ａｔ合金層
に悪影響を及ぼすリンの拡散を抑えることができるなど
、長期的信頼性の向上がはかれる利点を奏する。
濃度を減少せしめて、ボンディング時の金−Ａｔ合金層
に悪影響を及ぼすリンの拡散を抑えることができるなど
、長期的信頼性の向上がはかれる利点を奏する。
なお、上記実施例ではＰＳＧ腹を用いる場合について示
したが、本発明はこれに限らず、リンおよびボロンを含
有する二酸化硅素膜つまｆｉ ＢＰＳＧ膜を用いる場合
やアルミ・シリコン膜の他にＡｔ膜を用いる場合にも適
用して、上記実施例と同様の効果を得ることができる。
したが、本発明はこれに限らず、リンおよびボロンを含
有する二酸化硅素膜つまｆｉ ＢＰＳＧ膜を用いる場合
やアルミ・シリコン膜の他にＡｔ膜を用いる場合にも適
用して、上記実施例と同様の効果を得ることができる。
以上のように本発明によれば、ポンディングパッド部の
構造を、Ａｔ膜もしくはアルミ・シリコン膜の下にポリ
シリコン膜およびモリブデンシリサイド膜を設け、しか
もこの人を膜もしくはアルミ・シリコン膜とポリシリコ
ン膜、モリブデンシリサイド膜の下にはＰＳＧｙＸ″＆
たはＢＰＳＧ膜が存在しないように構成したので、ボン
ディング性の向上が計れるとともに、金−Ａｔ接合部の
早期劣化を防ぐことができ、これによって、半導体素子
の長期的信頼性を確保することが可能となる。
構造を、Ａｔ膜もしくはアルミ・シリコン膜の下にポリ
シリコン膜およびモリブデンシリサイド膜を設け、しか
もこの人を膜もしくはアルミ・シリコン膜とポリシリコ
ン膜、モリブデンシリサイド膜の下にはＰＳＧｙＸ″＆
たはＢＰＳＧ膜が存在しないように構成したので、ボン
ディング性の向上が計れるとともに、金−Ａｔ接合部の
早期劣化を防ぐことができ、これによって、半導体素子
の長期的信頼性を確保することが可能となる。
第１図は本発明の一実施例による半導体装置のポンディ
ングパッド部を示す要部断面図、第２図は第１図の平面
図、第３図は従来の半導体装置のポンディングパッド部
の要部断面図、第４図は第３図の平面図である。 １・・・・シリコン基板、２・・・・フィールド酸化膜
、３・・・・ドープトポリシリコン膜、４・・・・二酸
化硅素膜、５・・・・ポリシリコン膜、６・・・・モリ
ブデンシリサイド膜、７・・・・ＰＳＧ膜、７ａ・・・
・開孔部、８・・・・アルミ・シリコン（ｈｔ−ｓｓ）
膜、９・・・・絶縁保護膜、９＆・・・・開孔部。
ングパッド部を示す要部断面図、第２図は第１図の平面
図、第３図は従来の半導体装置のポンディングパッド部
の要部断面図、第４図は第３図の平面図である。 １・・・・シリコン基板、２・・・・フィールド酸化膜
、３・・・・ドープトポリシリコン膜、４・・・・二酸
化硅素膜、５・・・・ポリシリコン膜、６・・・・モリ
ブデンシリサイド膜、７・・・・ＰＳＧ膜、７ａ・・・
・開孔部、８・・・・アルミ・シリコン（ｈｔ−ｓｓ）
膜、９・・・・絶縁保護膜、９＆・・・・開孔部。
Claims (1)
- シリコン基板上にフィールド酸化膜、第１ゲートとして
ドープトポリシリコン膜を形成し、該ドープトポリシリ
コン膜を覆うように形成された二酸化硅素膜上に第２ゲ
ートを設置する２層ゲート構造を備えた半導体装置にお
いて、前記第２ゲートは、前記二酸化硅素膜上に順次設
置されたリンをドープしたポリシリコン膜およびモリブ
デンシリサイド膜からなり、前記モリブデンシリサイド
膜の上にＰＳＧ膜またはＢＰＳＧ膜を設置して、このＰ
ＳＧ膜またはＢＰＳＧ膜のボンディングパッド部に相当
する部分のみをエッチングにより開孔させたうえ、その
部分にアルミニウム膜もしくはアルミ・シリコン膜を設
けてなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61213123A JPS6367754A (ja) | 1986-09-09 | 1986-09-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61213123A JPS6367754A (ja) | 1986-09-09 | 1986-09-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6367754A true JPS6367754A (ja) | 1988-03-26 |
| JPH0529139B2 JPH0529139B2 (ja) | 1993-04-28 |
Family
ID=16633956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61213123A Granted JPS6367754A (ja) | 1986-09-09 | 1986-09-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6367754A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7679191B2 (en) | 2005-07-13 | 2010-03-16 | Nec Electronics Corporation | Polysilicon film with increased roughness |
-
1986
- 1986-09-09 JP JP61213123A patent/JPS6367754A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7679191B2 (en) | 2005-07-13 | 2010-03-16 | Nec Electronics Corporation | Polysilicon film with increased roughness |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529139B2 (ja) | 1993-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4916397A (en) | Semiconductor device with bonding pad | |
| US5357136A (en) | Semiconductor device with anchored interconnection layer | |
| JPS6367754A (ja) | 半導体装置 | |
| JPH0582581A (ja) | 半導体装置の製造方法 | |
| JPS6367751A (ja) | 半導体装置 | |
| JPS62219541A (ja) | 半導体装置 | |
| JPS5937576B2 (ja) | 半導体装置 | |
| JPS6367753A (ja) | 半導体装置 | |
| US4824801A (en) | Method of manufacturing aluminum bonding pad with PSG coating | |
| JPS6367752A (ja) | 半導体装置 | |
| JPH0565055B2 (ja) | ||
| JPH0319248A (ja) | 半導体装置 | |
| JPH0648696B2 (ja) | 半導体装置 | |
| JPS59213165A (ja) | 半導体装置 | |
| JP3114735B2 (ja) | 半導体装置の製造方法 | |
| JP3413653B2 (ja) | 半導体装置 | |
| JPS6367750A (ja) | 半導体装置 | |
| JPH0451055B2 (ja) | ||
| JPS5965476A (ja) | 半導体装置 | |
| JPH02308539A (ja) | 半導体装置及びその製造方法 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPS6133257B2 (ja) | ||
| JPS59119862A (ja) | 半導体装置 | |
| JPS6148939A (ja) | 樹脂封止型半導体装置 | |
| JPH01183126A (ja) | 半導体装置 |