JPS6370295A - デイジタル式音響遅延装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は音場補正、音響効果等に使用するディジタル式
音響遅延装置に関する。

従来の技術 第２図は従来のディジタル式音響遅延ｉｆの構成を示し
ている。第２図において、１は入力端子でディジタル遅
延回路２及びアナログ切換回路３に接続されている。４
はアナログバイパスラインを示している。５は入力端子
でディジタル遅延回路６及びアナログ切換回路７に接続
されている。

８はアナログバイパスラインを示して℃・る。ここでデ
ィジタル遅延回路２を中心とした回路を系統Ａ、ディジ
タル遅延回路６を中心とした回路を系統Ｂとする。ディ
ジタル遅延回路２は、レジスタ９に接続されており、レ
ジスタ９はディジタル遅延回路６に接続されており、系
統Ａのデータを系統Ｂに受け渡すことができる。制御回
路１ｏはディジタル遅延回路２とディジタル遅延回路６
とレジスタ９とアナログ切換回路３とアナログ切換回路
７に接続されている。なお、ディジタル遅延回路２．６
は内部にて、ＡＤおよびＤＡ変換回路を含んで（・る。

次に上記従来例の動作について説明する。第２図におい
て、入力端子１から入力された信号が、ディジタル遅延
回路２を通して出力端子１１がら出力され、入力端子５
から入力された信号が、ディジタル遅延回路６を通して
出力端子１２がら出力される場合をモード１とする。一
方、入力端子］から入力された信号がディジタル遅延回
路２を通して出力端子１１から出力され、かつ、ディジ
タル遅延回路２内で、ディジタル信号に変換され、メモ
リ等とより遅延されたディジタル信号をディジタル遅延
回路２より出力し、一旦レジスタ９に記録し、更にディ
ジタル遅延回路６のメモリにデータを与え、遅延動作を
させた後、出力端子１２から出力される場合をモード２
と定議する。モード１においては、系統Ａ、系統Ｂそれ
ぞれについて遅延された信号を得ることができる。また
モード２においては、入力端子１から入力された信号は
、系統Ａについて遅延された信号を出力端子１１に得る
とともに、ディジタル遅延回路２で遅延された信号を更
にディジタル遅延回路６により遅延させ出力端子１２に
得ることができる。

また、アナログ切換回路３とアナログ切換回路７により
、入力端子１に入力された信号を出力端子１１に、入力
端子５に入力された信号を出力端子１２に、それぞれ直
接出力することができる。

発明が解決しようとする問題点 しかしながら、上記従来のディジタル式音響遅延装置で
は、第２図に示すように各系統ごと！（バイパス回路を
持っているために、モードにより設定された遅延信号と
同じ信号経路を、バイパス信号がとれないという問題点
があった。すなわち、モード２においては、入力端子１
に入力された信号が、出力端子］１および１２にバイパ
ス出力されることが、遅延信号の経路と同じ信号経路を
とると言うことができるが、上記従来例では、このよう
なバイパス経路を持つことができな−・。

本発明はこのような従来の問題を解決するものであり、
遅延信号の経路と同じ経路を、バイパス信号が持つこと
ができる優れたディジタル式音響遅延装置を提供するこ
とを目的とするものである。

問題点を解決するための手段 本発明は上記目的を達成するために、２つ以上の入力と
、２つ以上の遅延時間制御回路と、モードに合せ遅延時
間制御回路どうしのデータの受け渡しをするレジスタと
、データの経路と同様の経路をもつバイパス回路と、モ
ードに合せバイパス回路と遅延データの経路を制御する
制御回路を備えたものである。

作　　　　用 したがって、本発明によれば、データの経路と同様の経
路をもつバイパス回路とモードに合せバイパス回路と遅
延データの経路を制御する制御回路を設けることによっ
て、遅延動作をする経路と同様のバイパス経路を設定す
ることができるという効果を有する。

実施例 第１図は本発明の一実施例の構成を示すものであり、第
１図において、１３は入力端子で、ディジタル遅延回路
１４及びアナログ切換回路１５及びアナログ切換回路２
１に接続されている。ここで入力端子１３、ディジタル
遅延回路１４、アナログ切換回路１５の系統を系統Ａと
いう。１６は系統Ａのアナログバイパスライン、２２は
系統Ａから後述する系統Ｂへのアナログバイパスライン
を示している。】７は入力端子で、アナログ切換回路２
１に接続されている。アナログ切換回路２１は一方では
、ディジタル遅延回路１８および、アナログ切換回路１
９に接続されている。ここで入力端子１７、アナログ切
換スイッチ２１、ディジタル遅延回路１８、アナログ切
換回路】９側を系統Ｂという。２０は系統Ｂのアナログ
バイパスラインを示している。ディジタル遅延回路】４
は、レジスタ２３を経て、ディジタル遅延回路】８に接
続さねている。制御回路２４は、ディジタル遅延回路１
４および１８と、レジスタ２３と、アナログ切換回路１
５．１９．２１に接続されており、モードにより回路を
切換えることができる。なお、ディジタル遅延回路は内
部にて、ＡＤおよびＤＡ変換回路と遅延動作を行なうメ
モリを含んでいる。

次に上記従来例の動作について説明する。第１図のブロ
ック図は、モード１である２人力２出力モードと、モー
ド２である。１人力２出力モードの２つのモードを持っ
ている。モード１における遅延動作は次のように行なわ
れる。制御回路２４によって各アナログ切換回路１５．
１９．２１のスイッチはそれぞれ、ｂ、ｄ、ｆに接続さ
れ、入力端子１３．１７に入力された信号に対して、デ
ィジタル遅延回路１４．１８によりそれぞれ遅延動作が
行なわれ、各出力端子２５．２６に遅延された信号が出
力される。モード２における遅延動作は次のように行な
われる。制御回路２４によって各アナログ切換回路】５
．１９．２１のスイッチはそれぞれ、モード１と同様の
す、ｄ、ｆに接続されるようになっている。入力端子１
３から入力した信号は、一方では、ディジタル遅延回路
１４により遅延動作が行なわれ、出力端子２５に出力さ
れる。もう一方では、ディジタル遅延回路１４の内部で
、ディジタル信号に変換され、メモリによってディジタ
ル信号の形で遅延動作が行なわれ、レジスタ２３に出力
され、レジスタ２３に一旦記録され、ディジタル遅延回
路１８に入力され、メモリによりディジタル信号の形で
更に遅延動作が行なわれ、アナログ信号に変換された後
、出力端子２６に出力される。モード２の場合、ディジ
タル遅延回路１８は、制御回路２４によってレジスタ２
３から入力されるようになっており入力端子１７かも入
力されろ信号は、無視されるようになっている。モード
１におけろバイパス動作は以下のように行なわれる。制
御回路２４によって各アナログ切換回路１５．１９．２
１のスイッチはそれぞれ、ａ、ｃ、ｆに接続されており
、入力端子】３．１７に入力された信号はそれぞれ、出
力端子２５．２６に、遅延動作を行なわずに出力される
。モード２におけるバイパス動作は以下のように行なわ
れる。制御回路２４によって各アナログ切換回路１５．
１９．２１のスイッチは、それぞれ、ａ、ｃ、ｅに接続
されており、入力端子１３から入力された信号は、出力
端子２５及び２６にそのまま遅延動作を行なわずに出力
される。入力端子１７に入力される信号は、回路から切
り離されており、出力されない。

このように上記実施例によれば、２人力２出力のモード
１の場合、各系統による遅延動作が行なわれ、１人力２
出力のモード２の場合、ディジタル遅延回路１４で得ら
れる遅延時間にディジタル遅延回路】８で得られる遅延
時間を加算した遅延時間が出力端子２６に得られるとい
う利点を有する。更にバイパス動作をするときは、各モ
ードにおける遅延動作を行なう経路と同じバイパス経路
を各モードにおいて得ろことができるという効果を有す
る。

発明の効果 本発明は上記実施例により明らかなように、２つ以上の
入力と、２つ以上の遅延時間制御回路と、モードに合せ
遅延時間制御回路どうしσ）データの受け渡しをするレ
ジスタと、データの経路と同様の経路をもつバイパス回
路と、モードに合せバイパス回路と遅延データの経路を
制御する制御回路を備えたものであり、モードに合わせ
て、遅延データの経路と同様の経路をバイパス回路がと
ることができるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例におけるディジタル式音響遅
延装置の概略ブロック図、第２図は、従来のディジタル
式音響遅延装置の概略ブロック図である。 】、５．１３．１７・・・入力端子、２．６．１４．１
８・・・ディジタル遅延回路、３．７．１５．１９．２
１・・・アナログ切換回路、４．８．１６．２０．２２
・・・アナログバイパスライン、９．２３・・・レジス
タ、１０．２４・・・制御回路、】１．１２．２５．２
６・・・出力端子。

Claims (1)

【特許請求の範囲】
1. ２つ以上の入力と、２つ以上の遅延時間制御回路と、モ
   ードに合せ遅延時間制御回路どうしのデータの受け渡し
   をするレジスタと、データの経路と同様の経路をもつバ
   イパス回路と、モードに合せバイパス回路と遅延データ
   の経路を制御する制御回路を備えたディジタル式音響遅
   延装置。