JPS63736A - プロセツサ診断方法 - Google Patents

プロセツサ診断方法

Info

Publication number
JPS63736A
JPS63736A JP61145838A JP14583886A JPS63736A JP S63736 A JPS63736 A JP S63736A JP 61145838 A JP61145838 A JP 61145838A JP 14583886 A JP14583886 A JP 14583886A JP S63736 A JPS63736 A JP S63736A
Authority
JP
Japan
Prior art keywords
processor
diagnosis
collation
diagnostic
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61145838A
Other languages
English (en)
Inventor
Yoshikatsu Otsu
大津 良勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61145838A priority Critical patent/JPS63736A/ja
Publication of JPS63736A publication Critical patent/JPS63736A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 多重プロセッサシステムにおいて、予備プロセッサの診
断を行う現用プロセッサが、予備プロセッサと同一の診
断処理を予備プロセッサと並行して実行し、両プロセン
サの診断結果を照合し、照合結果を現用プロセッサに通
知することにより、正解データの準備を不要とし、現用
プロセッサの負荷を軽減し、診断時間を短縮する。
〔産業上の利用分野〕
本発明は多重プロセッサシステムにおけるプロセッサ診
断方法に関する。
特に高信頼性を必要とする情報処理ンステム等において
、現用プロセッサと予備プロセッサとを具備する多重プ
ロセッサシステムが採用されている。
更に予備プロセッサに障害が発生している場合に、現用
プロセッサが稼動し乍ら予備プロセッサを診断する必要
が生ずる。
かかる場合に、現用プロセッサが予備プロセッサの診断
に大量の正解データを準備する必要が無く、また診断に
必要な負荷および時間が極力軽減されることが望ましい
〔従来の技jネi〕
第4図は従来ある多重プロセッサシステムの一例を示す
図である。
第4図において、二重化されたプロセッサ1−〇および
1−1は、−方(例えばプロセッサ1−0)が現用とし
て稼動し、他方(プロセッサ1−1)が予備として停止
中とする。
各プロセッサ1−0および1−1が実行する各種プログ
ラムおよびデータは、それぞれ併設される記憶装置2−
0および2−1に格納されている。
かかる状態で、プロセッサ1−0がプロセッサ1−1を
診断する場合に、プロセッサ1−0は記憶装置2−0に
格納されている診断プログラム21−0から起動命令を
命令レジスタ12−0に読出し、命令実行部13−0に
より実行することにより、シフトレジスタ11−0およ
び転送路3を経由してプロセッサ1−1に、診断の実行
開始を指示する。
診断起動指示を受信したプロセッサ1−1は、記憶装置
2−1から診断プログラム21−1を順次命令レジスタ
21−1に読出し命令実行部13−1により実行し、レ
ジスタ群14−1に蓄積された診断結果を、シフトレジ
スタ11−1および転送路3を経由してプロセッサ1−
0に返送する。
診断結果を受信したプロセッサ1−0は、記憶装置2−
0に格納されている照合プログラム22−〇を順次命令
レジスタ12−0に読出し、命令実行部13−0により
実行することにより、プロセッサ1−1から返送された
診断結果と、記憶装置2−0に格納されている正解デー
タ23−0と照合し、照合結果により予備プロセ・ノサ
1−1の正常性を判定する。
〔発明が解決しようとする問題点〕
以上の説明から明らかな如く、従来ある多重プロセッサ
システムにおいては、予備プロセッサ1−1を診断する
現用プロセッサ1−0は、予備プロセッサ1−1から返
送される診断結果を検証する為に、照合プログラム22
−0を実行する必要があり、検証の為に処理能力を消費
し、また検証に要する時間も長くなり、また診断結果を
検証する為に多数の正解データ23−0を予め準備して
置く必要があった。
c問題点を解決するための手段〕 第1図は本発明の原理を示す図である。
第1図において、100は現用プロセッサを、200は
予備プロセッサを示す。
101乃至lO3,202,203,301および30
2は、本発明により、現用プロセッサ100が予備プロ
セッサ200を診断する為の手順を示す。
〔作用〕
予備プロセッサ200を診断する際に、現用プロセンサ
ー00は現用プロセッサー00および予備プロセッサ2
00に診断起動を指示する(101)。
診断起動101を受信した現用プロセッサー00および
予備プロセッサ200は、指示された診断を並行して実
行する(102.202)。
診断実行102.202の結果、現用プロセッサ100
および予備プロセッサ200から出力される診断結果1
03.203を、現用プロセッサ(100)の処理に影
響を与えずに照合する(301)。
照合30Zの結果、得られる照合結果302を、現用プ
ロセッサー00に通知する。
従って、現用プロセッサー00は予備プロセッサ200
の診断結果203を検証する為の正解デ−タを予め準備
する必要が無くなり、また照合処理は現用プロセッサ1
00とは独立に行われる為、処理能力および診断時間の
削減が可能となる。
〔実施例〕
作経過の一例を示す図である。なお、全図を通じて同一
符号は同一対象物を示す。
第2図においては、現用プロセッサ100としてプロセ
ッサ1′−〇が、予備プロセッサ200としてプロセッ
サI’−1が設けられており、またプロセッサ1′−〇
および1′−1と独立に照合回路4が設けられている。
第2図および第3図において、現用プロセッサ1′−〇
は、所定周期T毎に実行する高便先度の処理Hの間隙(
時点t2乃至t4、t5乃至t7、・・・)をぬって実
行する低優先度の処理しの一つとして、時点t3、t6
、・・・に診断プログラム21−0から診断起動命令を
命令レジスタ12−oに読出し、命令実行部13−0に
より実行することにより、プロセッサ1“−〇に対し診
断プログラム21−Oの所定種類(1種類または複数種
類)の診断命令の実行を指示し、またシフトレジスタ1
1−0および転;i路3を経由してプロセッサ1−1に
対し、診断17グラム21−1内の、プロセッサ1°−
0に実行を指示したと同一種類の診断命令の実行を指示
する。
その結果プロセッサ1′−oおよび1′−1は、それぞ
れ診断プログラム21−oおよび21−1から、指示さ
れた同一種類の診断命令を順次抽命令レジスタ12−0
および12−1に読出し、命令実行部13−0および1
3−1により実行し、診断結果(第1図における103
および2o3)をそれぞれレジスタ群14−0および1
4−1に蓄積した後、最後(時点t4、t7、・・・)
に診断プログラム21−0および2ニー1から診断終了
命令を抽出し、命令レジスタ12−oおよび12−1に
蓄積し、命令実行部13−oおよび13−1により実行
することにより、レジスタ群14−〇および14−1に
蓄積した診断結果 (第1図における103および20
3)を、それぞれ診断レジスタ16−0および16−1
に蓄積する。
照合回路4は、プロセッサ1“−0内の診断レジスタ1
6−0に蓄積されている診断結果103と、プロセッサ
1°−1内の診断レジスタ16−1に蓄積されている診
断結果203とを照合し、照合結果302 (−致、ま
たは不一致)を出力し、プロセッサ1’−Qの照合レジ
スタ17−Oに蓄積する。
プロセッサ1′−〇は、照合レジスタ17−0に蓄積さ
れる照合結果302を分析し、−敗状態を示す場合には
、プロセッサ1“−1は指示された種類の診断命令を正
常に実行可能と判定し、また不一致状態を示す場合には
、プロセッサ1゛−1は指示された種類の診断命令を正
常に実行不可能と判定する。
以上の如き過程を、診断プログラム21−0および21
−1内に含まれる総ての診断命令に対し実行終了する迄
、所定周期T毎に繰返す。
以上の説明から明らかな如く、本実施例によれば、現用
プロセンサ1′−〇は、予備プロセッサ王゛−1に実行
させると同一種類の診断命令を、同一期間(時点む3乃
至t4、t6乃至t7、・・・)に実行し、診断結果1
03を正解データとして、予備プロセッサ1′−1の診
断結果203と照合する。従って第4図における如く、
正解データ23−0を予め準備する必要が無くなる。
また診断結果103および203の照合は、プロセッサ
1′−〇および1“−1と独立に設けた照合回路4によ
り行う為、プロセッサ1“−〇の処理能力を消費するこ
とも無く、また照合時間も短縮される。
なお、第2図および第3図はあく迄本発明の一実施例に
過ぎず、例えばプロセッサ1°−0および1°−1の構
成は図示されるものに限定されることは無く、他に幾多
の変形が考慮されるが、何れの場合にも本発明の効果は
変わらない。
〔発明の効果〕
以上、本発明によれば、前記多重プロセッサシステムに
おいて、現用プロセッサは予備プロセッサの診断結果を
検証する為の正解データを予め準備する必要が無くなり
、また照合処理は現用プロセッサとは独立に行われる為
、処理能力および診断時間の削減が可能となる。
【図面の簡単な説明】
第3図は第2図における動作経過の一例を示す図、第4
図は従来ある多重プロセッサシステムの一例を示す図で
ある。 図において、1−〇、1−1.1′−〇および1“−1
はプロセッサ、2−0および2−1は記ta装置、11
−0および11−1はシフトレジスタ、12−0および
12−1は命令レジスタ、13−0および13−1は命
令実行部、14−0および14−1はレジスフ群、15
−0および15−1はバス、16−0および16−1は
診断レジスタ、17−0および17−1は照合レジスタ
、21−0および21−1は診断プログラム、22−〇
および22−1は照合プログラム、23−0および23
−1は正解データ、100は現用プロセッサ、101は
診断起動、102および202は診断実行、103およ
び203は診断結果、200は予備プロセッサ、301
は照合溪冴、302は照合結果、Hは高優先度の処理、
Lは低優先度の処理、Tは周期、tl乃至tlは時点、
を示す。 代理人 弁理士 井 桁 貞 − 奈蚕朗の虎狸唄 箒 1 ■ ヒーーーγ−÷−7−一一一 ”FF−2W+二励了ろ電力イリ≦遁り亭 32 h−Iさ

Claims (1)

  1. 【特許請求の範囲】 現用プロセッサ(100)および予備プロセッサ(20
    0)を具備する多重プロセッサシステムにおいて、 前記現用プロセッサ(100)が予備プロセッサ(20
    0)に診断起動(101)を指示すると共に自現用プロ
    セッサ(100)にも診断起動(101)を指示し、 該診断起動(101)を受信した前記現用プロセッサ(
    100)および予備プロセッサ(200)が指示された
    診断を並行して実行し(102、202)、 該診断実行(102、202)の結果、前記現用プロセ
    ッサ(100)および予備プロセッサ(200)から出
    力される診断結果(103、203)を、前記現用プロ
    セッサ(100)の処理に影響を与えずに照合し(30
    1)、 該照合(301)の結果生成される照合結果(302)
    を前記現用プロセッサ(100)に通知することを特徴
    とするプロセッサ診断方法。
JP61145838A 1986-06-20 1986-06-20 プロセツサ診断方法 Pending JPS63736A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61145838A JPS63736A (ja) 1986-06-20 1986-06-20 プロセツサ診断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61145838A JPS63736A (ja) 1986-06-20 1986-06-20 プロセツサ診断方法

Publications (1)

Publication Number Publication Date
JPS63736A true JPS63736A (ja) 1988-01-05

Family

ID=15394273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61145838A Pending JPS63736A (ja) 1986-06-20 1986-06-20 プロセツサ診断方法

Country Status (1)

Country Link
JP (1) JPS63736A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649637A (en) * 1983-01-17 1987-03-17 Nec Corporation Method for producing resin-molded semiconductor device having heat radiating plate embedded in the resin
JP2007293524A (ja) * 2006-04-24 2007-11-08 Toyota Motor Corp 電子制御装置、及び、演算機能検査方法
JP2007324944A (ja) * 2006-06-01 2007-12-13 Fujitsu Ltd 無線基地局装置のリソース制御方法及び制御装置
WO2012043317A1 (ja) * 2010-09-30 2012-04-05 三菱重工業株式会社 制御装置および原子力発電プラント制御システム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649637A (en) * 1983-01-17 1987-03-17 Nec Corporation Method for producing resin-molded semiconductor device having heat radiating plate embedded in the resin
JP2007293524A (ja) * 2006-04-24 2007-11-08 Toyota Motor Corp 電子制御装置、及び、演算機能検査方法
JP2007324944A (ja) * 2006-06-01 2007-12-13 Fujitsu Ltd 無線基地局装置のリソース制御方法及び制御装置
WO2012043317A1 (ja) * 2010-09-30 2012-04-05 三菱重工業株式会社 制御装置および原子力発電プラント制御システム
JP2012078166A (ja) * 2010-09-30 2012-04-19 Mitsubishi Heavy Ind Ltd 制御装置および原子力発電プラント制御システム

Similar Documents

Publication Publication Date Title
CN115061803B (zh) 一种多核处理系统及其任务调度方法、芯片、存储介质
JPS63736A (ja) プロセツサ診断方法
CN112363972B (zh) 支持多cpu间通信的电子设备及方法
Tarafdar et al. Software fault tolerance of concurrent programs using controlled re-execution
TW200307200A (en) Multiple fault location in a series of devices
JP2581141B2 (ja) ディレイド・ジャーナル・マージ方式
JP2986930B2 (ja) 対称型マルチプロセッサのタスクスケジューリング方式
JPH07281915A (ja) 集積回路モジュール同期2重系情報処理装置
JPH0628058A (ja) イニシャライズ制御方式
JPS593610A (ja) Iplリトライ処理方式
JPH0214734B2 (ja)
JPS62208136A (ja) シ−ケンシヤル・コントロ−ル回路試験方式
JPS6118047A (ja) プログラムの冗長実行方式
JP2514023B2 (ja) プログラマブル制御装置の制御方法
JPS60250440A (ja) リトライ制御方式
JPS6049464A (ja) マルチプロセッサ計算機におけるプロセッサ間通信方式
JPH0973435A (ja) 密結合マルチプロセッサシステムの試験システム
JP2609456B2 (ja) マルチプロセッサ方式のプログラマブル制御装置
JP3019409B2 (ja) マルチプロセッサシステムのマシンチェックテスト方法
JPS6119072B2 (ja)
JPS5977553A (ja) デ−タ収集方式
JPH11249714A (ja) プログラマブルコントローラ
Newman et al. Processor failure recovery for a resource sharing algorithm
JPS6146545A (ja) 入出力命令制御方法
JPS5953902A (ja) 制御装置