JPS6386552A - 半導体装置の素子分離方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

（発明０月１的） （Ｒ業１−の利用分野） 本発明ＬＬ　７導体ＩＡ鱈の素子分離方法に関づるもの
である。 （従来の技術） ４Ｘ束、ＭＯ８望電界効果トランジスタおよびこれを用
いた集積四路の１迄方法として、シリコン窒化膜を使っ
た選択酸化法による素子分館技術が広く用いられている
。 この／Ｊ仏を用いてｒ１ブｒネルＭＯ５τ！電界効果ト
ランジスタを使った集積回路を製造する場合について、
第３図により説明する。 第３ｔｆ！４（ａ）に示４ようにρ型シリ」ン基板１０
表ｍ＋　（こ熱酸化法によりシリ−１ン窒化睦２を形成
した債、史にこの上に酸化防止膜としてシリコン窒化Ｎ
３をｆＪ　！’ｔ　’Ｊる。次にレジノド膜４を塗布し
て写貞蝕制法にＪ、す、ソース、ドレイン、グー１−に
シ（るｆｉ！形成領域を残り、」５うにシリ−１ン窒化
睦３を選択的にＪラング除〕、する。次いでレジスＩ・
躾４をイするした状態で、小つ県（［３）を４４２１１
人してフィールド反転訪止層５を形成４る。 次にレジスト１０４を除去した後、フィールド酸化を行
なうと同図（ｂ）に示されるＪ、うにフィールド酸化膜
６が形成される。 次にこの酸化■稈で形成されたシリ１ン窒化股３土の酸
化膜７、シリコン窒化膜３Δメよびイの−１；部のシリ
−１ン鍍化１２を順次１ツブング除人４る。 以下、常法に従った索ｒ形成の１稈を杆Ｃ１１ｉｌ　（
ｍ（Ｃ）に示４ようなソース領域１０、ドレイン領１４
１１、／−スおＪ、Ｕ　Ｆ　Ｌ／　イン領域１０．　１
１　Ｆ７１のチャネル領域−１にグー１−酸化膜１２を
介し７段ＧＪられたポリシリコンからイｊるグー］−電
極１３、層間絶縁膜１４、アルミニウム配線１ｔ）をイ
」Ｊる「１ヂ（・ネルＭＯＳキ！′？８稈効！Ｊ！Ｉ、
ランジスタを製造４る。 この完成したトランジスタ素子のψ面図Ｇ、１第１図（
ｄ）に根式的に示されており、この平面図のａ　−ａ縮
に沿った断面は同図（Ｃ）に、ｂ−ｂ線に沿った開面は
同図（Ｃ）の如く表わされる。 このＪ、うな従来の選択酸化法による素子分館は次のよ
うな問題がある。 第１に第３図（ｂ）に示す如くフィールド酸化膜６の形
成Ｉ稈でシリコン窒化膜３がめくり上っていわゆるバー
ズビークとなって素子領域が片側で０分減少し、またヂ
ャネル幅り向にも同図（ｅ）に承りように片側でα分だ
け減少する。従って最終の４１］り形状において所望の
大ぎさの素子領域を得る！こめにＬＬレジス１へ膜４の
幅を縦、横２α分だけ大きくする必要がある。 ｖ１換差αを小ざくするためには、シリコン窒化膜３の
膜厚を人ぎくづればよいが、反面、素子領域の端部に余
分のスＩ−レスが発生し、索子（悪影響を及ばづことに
なる。 第２の問題どして、シリコン窒化１１３をマスクとしく
ホウ＊をイＡン注入して形成したフィールド反転防止１
Ｉｌ１５のボウ素がフィールド酸化によって索子領域に
拡散し、第３図（ｅ）に示１Ｊ　Ｊ、うに片側βの幅で
ブヤネル幅が減少しでしまう。例えＬｒ　１−　ｔ＋ネ
ルの仕上り幅が３　ＩＩ　ｒＴｌの小さな索子（゛は０
分の減少は大きく、この分を児込んでシリ−１ン窒化膜
３を大きく形成しｈ　ｔｊればならない。 更に第３の問題としてフィールド酸化にＪ、ってシリコ
ン窒化１１３の端部がめくれ上ることから、素子ｆｉ域
にストレスが加わり、これが原因となって結晶欠陥を発
生させイΔ頼例の低下をＭｌ　＜などの問題がある。 このような種々の問題を解決する７Ｊ法としで、素子形
成領域上に酸化防止膜を選択的に形成し！、：後、全曲
にポリシリコンを珀栢し、基板面Ｋ　１４　Ｌで垂直な
方向性を有する置方竹、［ツ１−ング法により酸化防止
膜の周縁にポリシリコンを残りように酸化防止股上のポ
リシリコンを除去し、フィールド反転防止用の不純物を
１ｖ１妃酸化防１１Ｖ−おＪ：σこの因縁に残したポリ
シリコンをンスクとしでイＡンＨ人するようにした素子
分離方法が８１１案されている（特開昭５７−３５３／
ｌ　１月）。 第４図ｔまその方法を説明する工程別断面図である、１ 半導体基板として］）型シリ」ン基板１を用い、この表
面（、−熱酸化により約１０００人の厚さのシリ■」ン
耐化膜２を形成した後、この表面にシリコン窒化膜３を
厚さ約３０００八に付着させる。次に、このシリコン窒
化膜３の上に約１００人のシリ」ン酸化膜８を形成した
後、素子形成領域おにび配線領域を残すようにシリ」ン
窒化膜３おにびぞの１のシリ」ン酸化膜８を選択的に除
去して第４図（ａ）に示すように形成する。 次いで、ＣＶＤ法により厚さ約５００００人のポリシリ
７１ン層９を全面に堆積する（第４図（

【））。ひきつ
づき反応性イオンエツチングを全面に施す。この時、ポ
リシリコン層９はシリ」ン窒化膜８付近で同図（ｂ）の
ように基板シリコン１表面に対して垂直方向において実
質的に厚く形成されているためシリコン窒化膜８上のポ
リシリコン層９が完全にエツチング除去された時貞では
同図（Ｃ）に示１Ｊ、うにシリコン窒化膜３の周縁にポ
リシリコン層９が残存した状態となる。 次にこの状態で、シリコン窒化膜３およびこの周縁に残
存したポリシリ７１ン層９をマスクとしてホウ素を４Ｑ
ｅｖの加速電Ｊｆ−Ｃ６×１０１３／ｃＩｉのイオン打
込みを行ないシリコン基板１中にフィールド反転防ｎ層
５を形成する。 次いで、通常の酸化方法、にょってフィールド部分に約
１ｆ、ｚｍの厚さでフィールド酸化後を形成し以下通常
の１程に従ってＭＯ８型電界効宋１〜ランジスタを形成
づる。 このような半導体装置ではシリ」ン窒化膜３のめくれ上
りがないので第３図（ｔ））および同図（ｅ）に示１α
の値を、幅Ｏにすることができ、この結果不必要な変換
差を見込むことが／ｉ　＜卓子の高密度集積化が可能と
イｊる。 （発明が解決しようとＭる問題点） しかしながら、このような構成を採用した場合において
は、第４図（Ｃ）に示づシリ」ン窒化膜３の周縁に残存
したポリシリ−ｌン９の聞が第５図（ａ）に示づように
少ない場合にはポリシリ−】ンが♀く干ツｆ−ングされ
第４図（ａ）にお（プるフィールド酸化膜がシリコン窒
化ｌ！３下の酸化膜が大きくなり、第５図（ｂ）に示１
ようなシリコン窒化膜のめくり上りが生じ、通常の：」
ブレーナＩ　Ｂと近似した形状どなってしまい、ストレ
スが発生ｌるという問題がある。 また、シリ」ン窒化膜３の周縁に残存するポリシリ−１
ン吊を増加させるには単純にポリシリコン９の吊を増加
させれば良いが、この場合にはボリシリニ】ンが横方向
にも広がり第６図（ａ）に示す−Ｘ１法八が増加してフ
ィールド酸化後の反転防止層の延びが不足−することと
なる。 司法△を増加させることなくポリシリコン９０聞を増加
させるために第６図（ｂ）に示すようにシリコン窒化膜
３の厚さを増加させることが考えられるが、シリコン窒
化膜は厚みがある厚さ以上に増加づるとクラックが発生
しやすく厚さの増加には限瓜があるという問題がある。 本発明はこのような事情を考慮してなされたもので、ゆ
換差を少なく押さえ、かつバーズビーク−８＝ の発生のない信頼性の高い素子分館方法を提供Ｊること
を目的とする。 〔発明の構成〕 （問題点を解決４るための手段） 本発明にかかる半導体装ｎの素子分館方法によれば半導
体基板上に絶縁膜を形成Ｊる］−程と、この絶縁股上に
第１のポリシリコンを堆積する■稈と、このポリシリコ
ン膜の表面に酸化防止膜を形成する工程と、素子領域お
よび配線領域とを除いた領域の前記酸化防止膜を選択的
に除去４６丁工程、第２のポリシリコンを基板の全面に
Ｍ１積する工程と、基板表面に対して垂直な方向性を持
つ異方性エツチング法により酸化防止膜の周縁にポリシ
リコンを残Ｊように前記第２のポリシリ−コンを除去す
る■稈と、フィールド反転防Ｊ１川の不純物を前記酸化
防止膜およびこの周縁に残存しｌ（ポリシリコンをマス
クとしてイオンＨ入づるＴ稈と、フィールド酸化膜を形
成づる酸化工程とを備えることを特徴としている。 （作　用） このような素子分離法では酸化膜［に膜がある程亀の厚
さを右Ｊるポリシリコンの上に形成されるため、酸化膜
１Ｆ膜の厚さを大きくとることなく基板表面から酸化防
止膜表面までの高さを大きくとることができ、異方性］
−ツチングの際も所期の幅で残存Ｊる。したがって酸化
防止膜上のポリシリコン層の厚さを大きくする必要なく
チャネルストッパ領域を変換差を少イ

【＜正確に形成で
きるとともにバーズビークの発生を抑えることができる
。 （実施例） 以下図面を参照して本発明の一実施例につき詳細に説明
する。 第２図は本発明にかかる素子分離方法における最も特徴
的な−・工程を承り素子断面図であって第０図に対応Ｊ
るものである。 同図によれば半導体基板１の上に絶縁膜２が形成され、
その十に周縁にポリシリコン層９を有するシリ−コン窒
化膜３が形成されている点においては第６図ど同様であ
るが、シリコン窒化膜３と絶縁膜２との間にはポリシリ
コン膜が形成され、ぞの結果シリコン窒化膜の表面高さ
が＾クイ【す、シリコン窒化膜の厚さを即クシた場合と
同様に周縁部のポリシリコン９の吊は多くなっており、
かつその幅は所期の寸法と合致Ｊ−る。したがって、ブ
ヤネルストツパ領域の形成が正確に行えることになる。 第１図は本発明にがかる′ｆ導体装置の卓子分離方法を
説明するＴ程別断面図であっＣ１第３図および第４図に
示した従来のｊｊ７１と同一の部分には同一の符号を付
しである。 また、第１図（ａ）に示寸ようにＰ型シリ丁１ン基板１
の表面に熱酸化法により約１０００人の厚さのシリ」ン
酸化膜２を形成する。 このシリニ】ン酸化膜２の上に厚ざ数千へのポリシリコ
ン膜２１および酸化防止膜となる厚さ約３０００人のシ
リ」ン窒化膜３をＣｖＯ法にＪ、りそれぞれ付着させる
。 次に、このシリコン窒化膜３の」二に約１００へのシリ
」ン酸化膜８を形成した後、ソース、トレイン、ゲート
などの素子領域および配線領域が残存ＪるＪ、うにこれ
ら以外の領域にあるシリコン酸化膜８シリニ］ン窒化膜
３およびポリシリコン膜２１を選択的に除去すると第１
図（ａ）に示すような形状が得られる。 次いで、ＣＶＤ法により厚さ約５０００人のポリシリコ
ン層９を全面に堆Ｗ４づる。この時、第１図（ｂ）に示
すようにシリコン窒化膜３の周縁部ひはポリ９９１２層
９部分はシリコン窒化膜３上あるいはシリコン酸化膜２
上部分より実質的に厚く形成される。この状態で反応性
イオンエツチングを全面に施１ｊと、反応性イオンエツ
チングは基板表面に対して垂直な方向のみエツチングが
進行４るため、シリニ】ン窒化膜８上のポリシリコン層
９が完全に除去された時点では同図（Ｃ）に示すＪ、う
にシリ−１ン窒化膜３の周縁にポリシリコン層９が残存
した状態となる。なおここでシリコン窒化膜３の−１に
形成されたシリコン酸化膜８ポリシリ１ン］ツチングの
工程において、その上のポリシリ二］ンが完全に除去さ
れた後はエツチングの進行を妨げるストッパどしての役
割を果し、シリコン窒化膜３の膜厚減少を防ＩＦする働
きをする。 次にこの状態で、シリコン窒化膜３、ポリシリコン膜２
１およびこの周縁に残存したポリシリ−コン層９をマス
クとしてホウ素（Ｂ）を４０ｅｖの加速電圧で６×１０
１３／Ｃｉのドーズ吊Ｃ゛イＡ−ン打込みを行ない、シ
リコン基板１中にフィールド反転防止層５を形成する。 次いで、通常の酸化方法、例えば水素と酸素による燃焼
酸化によってフィールド部分に約１μｍの厚さでフィー
ルド酸化膜６を形成して、第２図（ｄ）の状態とする。 このときシリ」ン窒化膜３はフィールド酸化に対して酸
化防止膜としＣの作用をな１と共に、周縁に残したポリ
シリ−コン層９がこの付近に供給されたト１２０分子と
反応し、フィールド酸化と同支持に酸化されるのでこの
ポリシリコン層９下部のシリコン基板１にＪ３　ＬＪる
酸化の進行がポリシリコン層９が存在しない場合に比べ
て緩慢となり、シリコン窒化膜３のめくれｌりを防止す
ることができる。 次に、シリコン酸化膜８、シリ」ン窒化膜３、ポリシリ
ニー１ン膜２１をレジス１へを用いて選択的に一１ツブ
ング除去して素子形成領域の半導体基板を露出させ、ｎ
（−領域であるソース１０およびドレイン１１、グー１
へ酸化膜１２を介してチャネル上に形成されたゲート電
極１３、層間絶縁膜１４、アルミニウム配線１５を常法
に従っＣ形成して第１図（ｅ　）に示すＭＯ３型電界効
果トランジスタが完成づる。なお第１図（ｆ）は同図（
ｅ）と直交するｈ向から見た断面格成である。 なお、上述の実施例に４３いて窒化膜３の周縁に形成さ
れるポリシリコン９の幅は窒化膜上面の高さにＪ、るか
ら、この高さが最適になるようにポリシリコン層２１お
よび窒化膜３の岸さを定め、窒化膜３１のポリシリコン
９を完全に除去するように■ツブング条件を定めること
により、周縁部のポリシリコンの酸化が完了した後にシ
リコン基板側に酸化が進行づることを防止でき、酸化防
止膜のめくり上りを防止するように制御することができ
る。 〔発明の効果〕 以上のように、本発明にＪ、れば、シリコン酸化膜と酸
化防止膜の間にポリシリコン層を膜厚調整膜として介在
させているので、酸化防止膜の周縁に形成されるポリシ
リ−コン膜の幅を任意に調整て゛き、酸化防止膜のめく
り上りを防止すると共に、最適なチャネルストッパ領域
を形成できるため、寸法変換差が小さく、信頼性の高い
半導体装置を得ることができる。

【図面の簡単な説明】

第１図は本発明にかがる素子分離法を説明づる工程別断
面図、第２図は本発明の方法にＪ３ｔノる特徴部分を説
明する断面図、第３図および第４図はそれぞれ従来の素
子分離法を説明する工程別断面図、第５図および第６図
は従来の素子分離法における問題点を説明する断面図で
ある。 １・・・半導体基板、２・・・シリ」ン酸化膜、３・・
・シリコン窒化膜、５・・・チャネルストッパ領域、８
・・・シリコン酸化Ｗｉ！９・・・ポリシリコン、１０
・・・ソース領域、１１・・・ドレイン領域、１３・・
・ゲート電極、２１・・・ポリシリ−】ン。 出願人代理人　　佐　　藤　　−雄 第１図 第２図 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板上に絶縁膜を形成する工程と、この絶縁
   膜上に第１のポリシリコンを堆積する工程と、 このポリシリコン膜の表面に酸化防止膜を形成する工程
   と、 素子領域および配線領域とを除いた領域の前記酸化防止
   膜を選択的に除去する工程と、 第２のポリシリコンを基板の全面に堆積する工程と、 基板表面に対して垂直な方向性を持つ異方性エッチング
   法により前記酸化防止膜の周縁にポリシリコンを残すよ
   うに前記第２のポリシリコンを除去する工程と、 フィールド反転防止用の不純物を前記酸化防止膜および
   この周縁に残存したポリシリコンをマスクとしてイオン
   注入する工程と、 フィールド酸化膜を形成する酸化工程とを備えたことを
   特徴とする半導体装置の素子分離方法。 ２、ポリシリコンの堆積がＣＶＤ法で行われる特許請求
   の範囲第１項記載の半導体装置の素子分離方法。 ３、酸化防止膜の表面に酸化膜を形成し、酸化防止膜と
   ともに選択的に除去することを特徴とする特許請求の範
   囲第１項記載の半導体装置の素子分離方法。 ４、第１のポリシリコン膜と酸化防止膜とを選択的に除
   去した後酸化防止膜の表面に酸化膜を形成してその上に
   第２のポリシリコンを付着することを特徴とする特許請
   求の範囲第１項記載の半導体装置の素子分離方法。 ５、酸化防止膜がシリコン窒化膜であることを特徴とす
   る特許請求の範囲第１項ないし第３項のいずれかに記載
   の半導体装置の素子分離方法。 ６、異方性エッチング法が反応性、イオンエッチング法
   であることを特徴とする特許請求の範囲第１項記載の半
   導体装置の素子分離方法。