JPS6395708A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS6395708A JPS6395708A JP24168986A JP24168986A JPS6395708A JP S6395708 A JPS6395708 A JP S6395708A JP 24168986 A JP24168986 A JP 24168986A JP 24168986 A JP24168986 A JP 24168986A JP S6395708 A JPS6395708 A JP S6395708A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- collector
- amplifier circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、］−ランジスタを用いＣ構成された差動増幅
回路に関する。
回路に関する。
従来の技１６
従来、トランジスタを用いＬ構成された差動増幅回路ど
して、第５図を伴イ家って、次に述べる構成をイｊ−す
るものが提案されている。
して、第５図を伴イ家って、次に述べる構成をイｊ−す
るものが提案されている。
ｉＪなわら、コレクタを抵抗「く１を通じ−Ｃ定電位の
与えられる電ｊＰ、！’、ＪＥ１に接続しているトラン
ジスタＱ１と、コレクタを抵抗Ｒ２を通じて電ＩＱ線［
１に接続しているトランジスタＱ２どを有する。
与えられる電ｊＰ、！’、ＪＥ１に接続しているトラン
ジスタＱ１と、コレクタを抵抗Ｒ２を通じて電ＩＱ線［
１に接続しているトランジスタＱ２どを有する。
そして、トランジスタＱ１及びＣ２のエミッタが、それ
らに共通の定電流回路１−１を通じ−Ｃ電源線［１と対
になる電源線［２に接続されている。
らに共通の定電流回路１−１を通じ−Ｃ電源線［１と対
になる電源線［２に接続されている。
また、トランジスタＱ１及びＣ２のベースから、入力線
ＩＮＩ及びＩＮ２がそれぞれ導出され、さらに、トラン
ジスタＱ１及びＣ２のコレクタから、出力線Ｉ ０１及
び１０２がぞれぞれ導出されている。
ＩＮＩ及びＩＮ２がそれぞれ導出され、さらに、トラン
ジスタＱ１及びＣ２のコレクタから、出力線Ｉ ０１及
び１０２がぞれぞれ導出されている。
以上が、従来提案されている差動増幅回路の構成である
。
。
このような構成を右ケる差動増幅回路によれば、トラン
ジスタＱ１及びＣ２のベースに、それぞれ入力線ＩＮＩ
及びＩＮ２を介して、入）ｊ信号が供給されることによ
って、トランジスタＱ１及びＣ２がそれら入力信号のレ
ベル差に応じて差動的に動作し、よって、出力線１０１
及びＩＯ２に、人力信号の差動増幅された出力信号を出
力する、という差動増幅回路としての儂能を♀づる。
ジスタＱ１及びＣ２のベースに、それぞれ入力線ＩＮＩ
及びＩＮ２を介して、入）ｊ信号が供給されることによ
って、トランジスタＱ１及びＣ２がそれら入力信号のレ
ベル差に応じて差動的に動作し、よって、出力線１０１
及びＩＯ２に、人力信号の差動増幅された出力信号を出
力する、という差動増幅回路としての儂能を♀づる。
発明が解決しよ一乏、穎」二ゑｆ？Ｈｉｌ烏しかしなが
ら、第５図に示す従来の差動増幅回路の場合、出力線［
０１及びＩＯ２に′？ｑ価的に１８続されている奇生容
帛Ｃ１及びＣ２を有し、そして、それら寄生容ｆｆ１ｃ
１及びＣ２が、抵抗Ｒ１及びＲ２に直接接続されている
ので、抵抗Ｒ１及び奇生容量Ｃ１の値をそれぞれｒｌ及
びＣ１、抵抗Ｒ２及び寄生容量Ｃ２の値をそれぞれＣ２
及びＣ２とするとき、出力線Ｉ０１に、（ｒｌ・ｃｉ＞
によって決められる比較的大なる６Ｃｉの時定数を右−
４６時定数回路が接続され、また、出力線１０２に、（
Ｃ２−Ｃ２）によって決められる比較的大なる値の時定
数を右する時定数回路が接続されている構成を有ケる。
ら、第５図に示す従来の差動増幅回路の場合、出力線［
０１及びＩＯ２に′？ｑ価的に１８続されている奇生容
帛Ｃ１及びＣ２を有し、そして、それら寄生容ｆｆ１ｃ
１及びＣ２が、抵抗Ｒ１及びＲ２に直接接続されている
ので、抵抗Ｒ１及び奇生容量Ｃ１の値をそれぞれｒｌ及
びＣ１、抵抗Ｒ２及び寄生容量Ｃ２の値をそれぞれＣ２
及びＣ２とするとき、出力線Ｉ０１に、（ｒｌ・ｃｉ＞
によって決められる比較的大なる６Ｃｉの時定数を右−
４６時定数回路が接続され、また、出力線１０２に、（
Ｃ２−Ｃ２）によって決められる比較的大なる値の時定
数を右する時定数回路が接続されている構成を有ケる。
このため、第５図に示１従来の差動増幅回路の場合、信
号周波数が比較的低い領域においては、比較的高い増幅
利（りを右（〕ているが、信号周波数がその領域よりし
高くなるに応じて、増幅利得が大さく低下ｊ−るという
周波数特性を右する、という欠点を右していた。
号周波数が比較的低い領域においては、比較的高い増幅
利（りを右（〕ているが、信号周波数がその領域よりし
高くなるに応じて、増幅利得が大さく低下ｊ−るという
周波数特性を右する、という欠点を右していた。
問題点を解決するための手段
よって、本発明は、上述した欠点のない、新規な差動増
幅回路を提案せんとするしのである。
幅回路を提案せんとするしのである。
本願第１番目の発明による差動増幅回路は、第５図で上
述した従来の差動増幅回路の場合と同様に、コレクタを
第１の抵抗を通じて第１の電源線に接続している第１の
トランジスタと、コレクタを第２の抵抗を通じて上記第
１の電源線に接続している第２のトランジスタとを有し
、上記第１及び第２のトランジスタのエミッタが、それ
ぞれ第３及び第４の抵抗を通じてまたは通するく二とな
しに、それらに共通の定゛市流回路を通じて、」−２第
１の電源線と対になる第２の電源線に接続され、）２第
１及び′５２のトランジスタのベースから、第１及び第
２の入力線がイれぞれ導出され、また、Ｊ−２第１及び
第２のトランジスタのコレクタから、それぞれ第１及び
第２の出力線が導出されている構成をｎ１る。
述した従来の差動増幅回路の場合と同様に、コレクタを
第１の抵抗を通じて第１の電源線に接続している第１の
トランジスタと、コレクタを第２の抵抗を通じて上記第
１の電源線に接続している第２のトランジスタとを有し
、上記第１及び第２のトランジスタのエミッタが、それ
ぞれ第３及び第４の抵抗を通じてまたは通するく二とな
しに、それらに共通の定゛市流回路を通じて、」−２第
１の電源線と対になる第２の電源線に接続され、）２第
１及び′５２のトランジスタのベースから、第１及び第
２の入力線がイれぞれ導出され、また、Ｊ−２第１及び
第２のトランジスタのコレクタから、それぞれ第１及び
第２の出力線が導出されている構成をｎ１る。
しｈ１ノながら、本願第１番［１の発明ににる差動増幅
回路（よ、このよう＜ｒ構成を右する（動増幅回路に４
３いて、上記第１のトランジスタのコレクタど−に記第
１の電源線との間に、第３のトランジスタが、そのエミ
ッタを上記第１の１ヘランジスタの〕レクタ側にして、
介挿され、また、上記第２のトランジスタのコレクタど
上記第２の抵抗との間に、第４のトランジスタが、（の
エミッタを上記第２のトランジスタのコレクタ側にして
、介挿され、上記第３及び第４のトランジスタのベース
が、上記第２及び第１の抵抗の上記第１の電Ｊ９線側と
は反対側に接続されている、という構成を打する。
回路（よ、このよう＜ｒ構成を右する（動増幅回路に４
３いて、上記第１のトランジスタのコレクタど−に記第
１の電源線との間に、第３のトランジスタが、そのエミ
ッタを上記第１の１ヘランジスタの〕レクタ側にして、
介挿され、また、上記第２のトランジスタのコレクタど
上記第２の抵抗との間に、第４のトランジスタが、（の
エミッタを上記第２のトランジスタのコレクタ側にして
、介挿され、上記第３及び第４のトランジスタのベース
が、上記第２及び第１の抵抗の上記第１の電Ｊ９線側と
は反対側に接続されている、という構成を打する。
また、本願第２番［１の発明による差動増幅回路ｔよ、
本願第１番目の発明による差動増幅回路において、第１
の出力線が省略され、これに応じて、第３の１〜ランジ
スク及び第２の１１℃抗が省略され、まｌ、：は第３の
トランジスタのみが省略されていることを除いて、本願
第１祖目の発明による差動増幅回路と同様の構成をイ１
する５゜作用・効果 本願第１番１」の発明による差ｖＪ増幅回路によれば、
それが、」二連した事項を除いて、第５図で上述した従
来の差動増幅回路の場合と同様の構成を右し、そして、
第３及び第４のトランジスタが電流増幅用トランジスタ
として動作するので、第５図で１達した従来の差動増幅
回路の場合と同様に、差動増幅回路とじての機能を♀リ
ーる。
本願第１番目の発明による差動増幅回路において、第１
の出力線が省略され、これに応じて、第３の１〜ランジ
スク及び第２の１１℃抗が省略され、まｌ、：は第３の
トランジスタのみが省略されていることを除いて、本願
第１祖目の発明による差動増幅回路と同様の構成をイ１
する５゜作用・効果 本願第１番１」の発明による差ｖＪ増幅回路によれば、
それが、」二連した事項を除いて、第５図で上述した従
来の差動増幅回路の場合と同様の構成を右し、そして、
第３及び第４のトランジスタが電流増幅用トランジスタ
として動作するので、第５図で１達した従来の差動増幅
回路の場合と同様に、差動増幅回路とじての機能を♀リ
ーる。
なお、第３及び第４の抵抗を有り−る場合、差動増幅回
路としての機能が負帰還増幅効果を伴なって得られる しかしながら、本願第１番［１の発明による差動増幅回
路の場合、第１及び第２の出力線に等価的に接続されて
いる奇生容量を有していても、それら寄生容量が直接第
１及び第２の抵抗に接続されていないので、第１及び第
２の出力線には、第３及び第４のトランジスタの電流増
幅率をβどするとき、従来の場合の１／βの時定数をイ
１する時定数回路が接続されているだけである。このた
め、本発明による差動増幅回路の場合、（１１号周波数
が高＜ ’５−ってし、増幅刊１７が、従来の差動増幅
回路の場合のように大きく低下しない、という優れた周
波数特性を有する。
路としての機能が負帰還増幅効果を伴なって得られる しかしながら、本願第１番［１の発明による差動増幅回
路の場合、第１及び第２の出力線に等価的に接続されて
いる奇生容量を有していても、それら寄生容量が直接第
１及び第２の抵抗に接続されていないので、第１及び第
２の出力線には、第３及び第４のトランジスタの電流増
幅率をβどするとき、従来の場合の１／βの時定数をイ
１する時定数回路が接続されているだけである。このた
め、本発明による差動増幅回路の場合、（１１号周波数
が高＜ ’５−ってし、増幅刊１７が、従来の差動増幅
回路の場合のように大きく低下しない、という優れた周
波数特性を有する。
また、本願第２番目の発明による差動増幅回路によれば
、それが上述した事項を除いて、本願第１番ｌ」の発明
による差動増幅回路と同様の構成を有するので、本願第
１番目の発明による差動増幅回路と同様の作用効果が得
られる。ただし、本願第２番目の発明による差動増幅回
路の」Ｊ４合、１つの出力線のみから、出力借りを出力
する 実施例１ 次に、第１図を伴なって、本願第１番Ｆ］の発明による
差動増幅回路の第１の実施例を述べよう。
、それが上述した事項を除いて、本願第１番ｌ」の発明
による差動増幅回路と同様の構成を有するので、本願第
１番目の発明による差動増幅回路と同様の作用効果が得
られる。ただし、本願第２番目の発明による差動増幅回
路の」Ｊ４合、１つの出力線のみから、出力借りを出力
する 実施例１ 次に、第１図を伴なって、本願第１番Ｆ］の発明による
差動増幅回路の第１の実施例を述べよう。
第１図にｊ３いて、第４図との対応部分には同・−符号
を付し、；Ｔｍ説明を省Ｉ３する。
を付し、；Ｔｍ説明を省Ｉ３する。
第１図に示す本願第１番目の発明による差動増幅回路は
、次の事項を除いて、第４図に示す従来の差動」１′１
幅回路と同様の構成を右する。
、次の事項を除いて、第４図に示す従来の差動」１′１
幅回路と同様の構成を右する。
すなわち、トランジスタＱ１のコレクタと電源線「１と
の間に、トランジスタＱ３が、そのエミッタをトランジ
スタＱ１のコレクタ側にして、介挿され、また、トラン
ジスタＱ２のコレクタど抵抗Ｒ２との間に、トランジス
タＱ４が、そのエミッタをトランジスタＱ２のコレクタ
側にして、介挿され、ざらに、トランジスタＱ３及びＱ
４のベースが、抵抗Ｒ２及びＲ１の第１の電源線「１側
とは反対ｍｑに接続されている。
の間に、トランジスタＱ３が、そのエミッタをトランジ
スタＱ１のコレクタ側にして、介挿され、また、トラン
ジスタＱ２のコレクタど抵抗Ｒ２との間に、トランジス
タＱ４が、そのエミッタをトランジスタＱ２のコレクタ
側にして、介挿され、ざらに、トランジスタＱ３及びＱ
４のベースが、抵抗Ｒ２及びＲ１の第１の電源線「１側
とは反対ｍｑに接続されている。
以上が、本願第１番目の発明による差動増幅回路の第１
の実７１１％例の構成である。
の実７１１％例の構成である。
このような構成を右する本願第１番目の発明による差動
増幅回路の構成によれば、それが上述した事項を除いて
、第５図で上述した従来の差動増幅回路と同様の構成を
右し、そして、トランジスタＱ１及びＣ２がともに電流
増幅用トランジスタとして動作するので、詳細説明は省
略するが、第５図で上述した従来の差動増幅回路と同様
に、差動増幅回路としての機能を呈する。
増幅回路の構成によれば、それが上述した事項を除いて
、第５図で上述した従来の差動増幅回路と同様の構成を
右し、そして、トランジスタＱ１及びＣ２がともに電流
増幅用トランジスタとして動作するので、詳細説明は省
略するが、第５図で上述した従来の差動増幅回路と同様
に、差動増幅回路としての機能を呈する。
しかしながら、第１図に示す本願第１番目の発明による
差動増幅回路の場合、出力線１０１及び１０２に等価的
に接続されている寄生容量Ｃ１及びＣ２を右していても
、それら寄生容？Ｃ１及びＣ２が直接抵抗Ｒ１及びＲ２
にそれぞれ接続されていず、それぞれトランジスタＱ３
及びＣ４を介して抵抗Ｒ１及びＲ２に接続されているの
で、トランジスタＱ３及びＣ４の電流増幅率をそれぞれ
β１及びＲ２（通常、β１−Ｒ２）とするとき、出力線
１０１及び１０２にそれぞれ寄生容母Ｃ１及びＣ２の１
／β１及び１／β２の寄生容量が接続−されていること
と等価になり、従って、出力線ｒＯ１には、抵抗Ｒ１及
び奇生容量Ｃ１による時定数の１／β１の時定数しか有
しない時定数回路が接続されているのと等価になり、ま
た、出力線１０２には、抵抗Ｒ２及び寄生容量Ｃ２によ
る時定数の１／β２の時定数しか右しない時定数回路が
接続されているのと等価になる。このため、第１図に示
す本願第１番目の発明による差動増幅回路の場合、信号
周波数が高くなっても、増幅利得が、第５図に示Ｊ従来
の差動増幅回路の場合のように大きく低下しない。
差動増幅回路の場合、出力線１０１及び１０２に等価的
に接続されている寄生容量Ｃ１及びＣ２を右していても
、それら寄生容？Ｃ１及びＣ２が直接抵抗Ｒ１及びＲ２
にそれぞれ接続されていず、それぞれトランジスタＱ３
及びＣ４を介して抵抗Ｒ１及びＲ２に接続されているの
で、トランジスタＱ３及びＣ４の電流増幅率をそれぞれ
β１及びＲ２（通常、β１−Ｒ２）とするとき、出力線
１０１及び１０２にそれぞれ寄生容母Ｃ１及びＣ２の１
／β１及び１／β２の寄生容量が接続−されていること
と等価になり、従って、出力線ｒＯ１には、抵抗Ｒ１及
び奇生容量Ｃ１による時定数の１／β１の時定数しか有
しない時定数回路が接続されているのと等価になり、ま
た、出力線１０２には、抵抗Ｒ２及び寄生容量Ｃ２によ
る時定数の１／β２の時定数しか右しない時定数回路が
接続されているのと等価になる。このため、第１図に示
す本願第１番目の発明による差動増幅回路の場合、信号
周波数が高くなっても、増幅利得が、第５図に示Ｊ従来
の差動増幅回路の場合のように大きく低下しない。
ちなみに、抵抗Ｒ１及びＲ２の（ｉｎと、定電流回路ト
１に流れる電流Ｉ、とをパラメータとした、寄生容量Ｃ
１及びＣ２の値に対Ｊ−る連断周波数（ＭＨ７）を測定
したところ、第５図に示ず従来の差動増幅回路の場合、
第２図で点線図示の結果が得られたとき、第２図で実線
図示の結果が得られた。
１に流れる電流Ｉ、とをパラメータとした、寄生容量Ｃ
１及びＣ２の値に対Ｊ−る連断周波数（ＭＨ７）を測定
したところ、第５図に示ず従来の差動増幅回路の場合、
第２図で点線図示の結果が得られたとき、第２図で実線
図示の結果が得られた。
実施例２
次に、第３図を伴なって、本願第１番目の発明による差
動増幅回路の第２の実施例を述べよう。
動増幅回路の第２の実施例を述べよう。
第３図において、第１図との対応部分に同一符号を付し
て示す。
て示す。
第３図に示す本願第１番目の発明による差動増幅回路は
、第１図で上述した構成において、トランジスタＱ１及
びＣ２と定電流回路［１との聞に帰還用の抵抗Ｒ３及び
Ｒ４がそれぞれ介挿されていることを除いて、第１図の
場合と同様の構成を右する。
、第１図で上述した構成において、トランジスタＱ１及
びＣ２と定電流回路［１との聞に帰還用の抵抗Ｒ３及び
Ｒ４がそれぞれ介挿されていることを除いて、第１図の
場合と同様の構成を右する。
以上が、本願第１番目の発明による差動増幅回路の第２
の実施例の構成である。
の実施例の構成である。
このような構成を右する本願第１番目の発明による差動
増幅回路によれば、それが、上述した事項を除いて、第
１図の場合と同様の構成を右するので、３Ｔ細説明は省
略するが、第１図で上述したと同様の作用効果が、負鼎
還増幅効果を伴なって１すられる。
増幅回路によれば、それが、上述した事項を除いて、第
１図の場合と同様の構成を右するので、３Ｔ細説明は省
略するが、第１図で上述したと同様の作用効果が、負鼎
還増幅効果を伴なって１すられる。
実施例３
次に、第４図を伴なって、本願第２番目の発明による差
動増幅回路の実施例を述べよう。
動増幅回路の実施例を述べよう。
第４図にＪ３いて、第１図どの対応部分に同一符号を付
して示′？ｉ。
して示′？ｉ。
第４図に示す本願第１番目の発明による差動増幅回路は
、第１図で上述した構成において、出力線ＩＯ１が省略
され、これに応じて、トランジスタＱ３及と抵抗Ｒ２と
が省略されていることを除いて、第１図の場合と同様の
構成を有する。
、第１図で上述した構成において、出力線ＩＯ１が省略
され、これに応じて、トランジスタＱ３及と抵抗Ｒ２と
が省略されていることを除いて、第１図の場合と同様の
構成を有する。
以上が、本願第２番目の発明による差動増幅回路の実施
例の構成である。
例の構成である。
このような構成を右する本願第２番目の発明による差動
増幅回路によれば、それが、上述した事項を除いて、第
１図の場合と同様の構成を有するので、詳細説明は省略
するが、第１図で上述し！こと同様の作用効果が得られ
る。ただし、この場合、１つの出力線１０２のみから、
出力信号を出力する。
増幅回路によれば、それが、上述した事項を除いて、第
１図の場合と同様の構成を有するので、詳細説明は省略
するが、第１図で上述し！こと同様の作用効果が得られ
る。ただし、この場合、１つの出力線１０２のみから、
出力信号を出力する。
なＪ３、上述においては、本発明の僅かな例を示したに
留まり、第４図の構成において、第１図及び第３図の場
合と同様に、抵抗Ｒ２を有している構成とすることもで
き、また、抵抗Ｒ３及びＲ４を有している構成とするこ
ともでき、その他、種々の変型、変更をなし得るであろ
う。
留まり、第４図の構成において、第１図及び第３図の場
合と同様に、抵抗Ｒ２を有している構成とすることもで
き、また、抵抗Ｒ３及びＲ４を有している構成とするこ
ともでき、その他、種々の変型、変更をなし得るであろ
う。
第１図は、本願第１番目の発明による差動増幅回路の第
１の実施例を示す接続図である。 第２図は、その説明に供する奇生容量に対するｍ断層波
数の関係を示す図である。 第３図は、木Ｊｆｆｉ第１番目の発明による差動増幅回
路の第２の実施例を示り゛接続図である。 第４図は、本願第２番目の発明による差動増幅回路の第
１の実施例を示す接続図である。 第５図は、従来の差動増幅回路を示す接続図である。 Ｑ１〜Ｑ４・・・・・・・・・・・・・・・トランジス
タＲ１〜Ｒ４・・・・・・・・・・・・・・・抵抗Ｈ・
・・・・・・・・・・・・・・・・・・・・・・・・・
・定電流回路１Ｎ１．ＩＮ２・・・・・・・・・入力線
１０１、ＩＯ２・・・・・・・・・出力線Ｅ１．Ｅ２・
・・・・・・・・・・・・・・電源線出願人 日本電
信電話株式会社 第２図 （＋−ｃｚ（ｙｐ） 第３図 第４図
１の実施例を示す接続図である。 第２図は、その説明に供する奇生容量に対するｍ断層波
数の関係を示す図である。 第３図は、木Ｊｆｆｉ第１番目の発明による差動増幅回
路の第２の実施例を示り゛接続図である。 第４図は、本願第２番目の発明による差動増幅回路の第
１の実施例を示す接続図である。 第５図は、従来の差動増幅回路を示す接続図である。 Ｑ１〜Ｑ４・・・・・・・・・・・・・・・トランジス
タＲ１〜Ｒ４・・・・・・・・・・・・・・・抵抗Ｈ・
・・・・・・・・・・・・・・・・・・・・・・・・・
・定電流回路１Ｎ１．ＩＮ２・・・・・・・・・入力線
１０１、ＩＯ２・・・・・・・・・出力線Ｅ１．Ｅ２・
・・・・・・・・・・・・・・電源線出願人 日本電
信電話株式会社 第２図 （＋−ｃｚ（ｙｐ） 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １、コレクタを第１の抵抗を通じて第１の電源線に接続
している第１のトランジスタと、コレクタを第２の抵抗
を通じて上記第１の電源線に接続している第２のトラン
ジスタとを有し、 上記第１及び第２のトランジスタのエミッ タが、それぞれ第３及び第４の抵抗を通じてまたは通ず
ることになしに、それらに共通の定電流回路を通じて、
上記第１の電源線と対になる第２の電源線に接続され、 上記第１及び第２のトランジスタのベース から、第１及び第２の入力線がそれぞれ導出され、 上記第１及び第２のトランジスタのコレク タから、それぞれ第１及び第２の出力線が導出されてい
る差動増幅回路において、 上記第１のトランジスタのコレクタと上記 第１の電源線との間に、第３のトランジスタが、そのエ
ミッタを上記第１のトランジスタのコレクタ側にして、
介挿され、 上記第２のトランジスタのコレクタと上記 第２の抵抗との間に、第４のトランジスタが、そのエミ
ッタを上記第２のトランジスタのコレクタ側にして、介
挿され、 上記第３及び第４のトランジスタのベース が、それぞれ上記第２及び第１の抵抗の上記第１の電源
線側とは反対側に接続されていることを特徴とする差動
増幅回路。 ２、コレクタを第１の抵抗を通じて第１の電源線に接続
している第１のトランジスタと、コレクタを第２の抵抗
を通じてまたは通ずることなしに、上記第１の電源線に
接続している第２のトランジスタとを有し、 上記第１及び第２のトランジスタのエミッ タが、それぞれ第３及び第４の抵抗を通じてまたは通ず
ることになしに、それらに共通の定電流回路を通じて、
上記第１の電源線と対になる第２の電源線に接続され、 上記第１及び第２のトランジスタのベース から、第１及び第２の入力線がそれぞれ導出され、 上記第２のトランジスタのコレクタから、 出力線が導出されている差動増幅回路において、 上記第２のトランジスタのコレクタと上記 第２の抵抗または上記第１の電源線との間に、他のトラ
ンジスタが、そのエミッタを上記第２のトランジスタの
コレクタ側にして、介挿され、 上記他のトランジスタのベースが、上記第 １の抵抗の上記第１の電源線側とは反対側に接続されて
いることを特徴とする差動増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24168986A JPS6395708A (ja) | 1986-10-11 | 1986-10-11 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24168986A JPS6395708A (ja) | 1986-10-11 | 1986-10-11 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6395708A true JPS6395708A (ja) | 1988-04-26 |
Family
ID=17078053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24168986A Pending JPS6395708A (ja) | 1986-10-11 | 1986-10-11 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6395708A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043912A (ja) * | 2000-07-31 | 2002-02-08 | Fujitsu Ltd | 電流出力回路、アナログスイッチ回路、オペアンプ回路及び半導体装置 |
-
1986
- 1986-10-11 JP JP24168986A patent/JPS6395708A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043912A (ja) * | 2000-07-31 | 2002-02-08 | Fujitsu Ltd | 電流出力回路、アナログスイッチ回路、オペアンプ回路及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245724B2 (ja) | ||
| JPH0143485B2 (ja) | ||
| FI60329B (fi) | Aoterkopplad foerstaerkare | |
| US4517525A (en) | Balancing compensation in differential amplifiers with a single-ended drive | |
| US3401351A (en) | Differential amplifier | |
| KR0177928B1 (ko) | 광대역 증폭회로 | |
| JPH0320924B2 (ja) | ||
| US5115204A (en) | Differential amplifier | |
| JPS6395708A (ja) | 差動増幅回路 | |
| JP2739952B2 (ja) | オーディオ増幅回路 | |
| JPH0237723B2 (ja) | ||
| US3460049A (en) | Single ended and differential stabilized amplifier | |
| JPS6228087Y2 (ja) | ||
| JPH0516766B2 (ja) | ||
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPS63102503A (ja) | 二重平衡変調回路 | |
| JPS6259926B2 (ja) | ||
| JPS6246329Y2 (ja) | ||
| JP3006981B2 (ja) | 増幅回路 | |
| JPS6330012A (ja) | 差動増幅回路 | |
| JPH0198307A (ja) | トランジスタ増幅器 | |
| JPH0241929Y2 (ja) | ||
| JPH0821820B2 (ja) | 平衡変換回路 | |
| JPS63196102A (ja) | 増幅回路 | |
| JPH0451787B2 (ja) |