JPS641059B2 - - Google Patents
Info
- Publication number
- JPS641059B2 JPS641059B2 JP57062097A JP6209782A JPS641059B2 JP S641059 B2 JPS641059 B2 JP S641059B2 JP 57062097 A JP57062097 A JP 57062097A JP 6209782 A JP6209782 A JP 6209782A JP S641059 B2 JPS641059 B2 JP S641059B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- lead
- isolated pattern
- circuit substrate
- piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は絶縁体から成る電子回路用基体の製造
方法に関し、特に基体上にアイソレートパターン
を具え、さらに外部引出用金属リードを具備する
電子回路用基体の電解メツキ方法に関するもので
ある。
方法に関し、特に基体上にアイソレートパターン
を具え、さらに外部引出用金属リードを具備する
電子回路用基体の電解メツキ方法に関するもので
ある。
従来電子回路用基体でアイソレートパターンを
具えたものにメツキを施す方法としては前記リー
ドの外端を支持して枠組みとするリードフレーム
をメツキ用電極に接続せしめ、このリードとアイ
ソレートパターンとに銅の細線等を接触するよう
に巻きあげてアイソレートパターンの導通をとり
リードフレームと基体に施されたメタライズ部に
ニツケルメツキしさらに金メツキを施す方法が用
いられた。しかし細線をまく作業は非能率であり
不安定な面もあり、煩雑であつた。特にこの巻き
あげた細線と金属リードとの接点はメツキされな
いでピンホール状となつて残つたり、極端な場合
にはリードを構成する金属がむき出した状態とな
り、肉眼で見える程度の痕跡となつたり、また細
線の巻き方によつてはリード或はアイソレートパ
ターンに細線が充分接触しない場合もあり、メツ
キ不良を生じ歩留の低下を招く不具合があつた。
さらにピンホール等を原因として発生する金属リ
ードの応力腐食割れの現象があり、そのためメツ
キ作業を２度に分けて所定のメツキ厚みの中途で
一旦メツキ作業を中断し、洗滌作業を行い乾燥さ
せて後導通用細線をはづし、接触場所を変えて細
線の巻き直しを行い、再度メツキを施して初回の
ピンホール部をメツキ被覆するようにして所定メ
ツキ厚を得て後細線をはずすというような煩雑な
メツキ作業を行う始末であつた。
具えたものにメツキを施す方法としては前記リー
ドの外端を支持して枠組みとするリードフレーム
をメツキ用電極に接続せしめ、このリードとアイ
ソレートパターンとに銅の細線等を接触するよう
に巻きあげてアイソレートパターンの導通をとり
リードフレームと基体に施されたメタライズ部に
ニツケルメツキしさらに金メツキを施す方法が用
いられた。しかし細線をまく作業は非能率であり
不安定な面もあり、煩雑であつた。特にこの巻き
あげた細線と金属リードとの接点はメツキされな
いでピンホール状となつて残つたり、極端な場合
にはリードを構成する金属がむき出した状態とな
り、肉眼で見える程度の痕跡となつたり、また細
線の巻き方によつてはリード或はアイソレートパ
ターンに細線が充分接触しない場合もあり、メツ
キ不良を生じ歩留の低下を招く不具合があつた。
さらにピンホール等を原因として発生する金属リ
ードの応力腐食割れの現象があり、そのためメツ
キ作業を２度に分けて所定のメツキ厚みの中途で
一旦メツキ作業を中断し、洗滌作業を行い乾燥さ
せて後導通用細線をはづし、接触場所を変えて細
線の巻き直しを行い、再度メツキを施して初回の
ピンホール部をメツキ被覆するようにして所定メ
ツキ厚を得て後細線をはずすというような煩雑な
メツキ作業を行う始末であつた。
本発明は上記の現状に鑑み煩雑な作業を大巾に
省略する能率的且つ確実なメツキ作業の方法を提
供するものである。
省略する能率的且つ確実なメツキ作業の方法を提
供するものである。
本発明はアイソレートパターンを具えた電子回
路用基体にリードをろう付け後ニツケルメツキま
たは金メツキを施す有効な方法を提供するもので
あり、以下図面にもとづいて実施例を詳説する。
第１図は超高周波トランジスター用パツケージの
製品の平面図であり、第２図はそのＡ−Ａ線断面
図である。第１図に示すようにリード３は一端を
基体１にろう付けされる。第３図は本発明の製造
法の一段階での状態の斜視図であつて、第４図は
その要部の拡大図である。生テープにスクリーン
印刷法により所望のメタライズパターンを印刷し
テープ積層法により積層焼結し、各基体１に切断
分離した後その上面には第２図に示すようにNi
メツキ等で形成されたアイソレートパターン６を
具え、リード部２とこれを支持するリードフレー
ム４を一体とした枠体を該リード部２の基端で前
記のごとく基体１にろう付けする。５はリードフ
レーム４に並設されたダミーリード片である。今
リードフレーム４の一つの枠辺９を隅に近い切断
点１０で切断して片持ちの状態に形成する。その
先端部１４は逆Ｖ字状の形状をなし、尖つた凸部
をもつ形状に成形する。上記の片持ち状から第４
図に示すようにその本体をループ状などに曲成し
て断片１１を形成し、その先端部１４が一旦アイ
ソレートパターン６の面より下方の位置をとるよ
う強制してこの位置への復元性を該断片１１に与
えてから前記先端部１４をアイソレートパターン
６の上面部に接触させる。この操作により金属素
材から成る枠辺９の断片１１はその先端部１４で
弾力的にアイソレートパターンに接触することが
できる。この圧接状態は安定的で確実である。切
断点１０の位置は断片１１が充分上記の曲成と接
触を可能とする長さをもつようえらぶこととす
る。このような曲成加工と圧接加工を施したリー
ドフレーム４はその一辺に設けた係止部１２の透
孔１３によつて電解メツキ用ラツク（図示せず）
等の電極に吊下接続して電解を行うことができ
る。第６図は別の実施例を示すもので、リードフ
レーム４の外方に付設したダミーリード片５はア
イソレートパターン１６の幅より広幅の金属片か
ら成り、ダミーリード片５の先端部５を逆Ｗ字状
に成形加工して凸部を尖端状とする。このダミー
リード片５を曲成して前記実施例と仝様にしてバ
ネ性を与えてアイソレートパターン１６の上面部
に接触させる。第７図に示すようにこの先端部１
５はアイソレートパターン１６を跨ぐように接触
させることが好ましい。このとき第６図に示すよ
うにアイソレートパターン１６の幅が基体１の上
面の幅より狭い場合でも先端部１５の逆Ｗ字状の
尖つた中央凸出部がアイソレートパターンの上面
部に圧接して導通をとることができる。先端部の
形状は逆Ｗ字状のほか鋸歯状に成形加工すること
によつて同様の効果を発揮することができる。こ
のようにして導通のための加工処理を施した電子
回路用基体の素材は前実施例と仝様にリードフレ
ームの係止部によつて電解メツキ用ラツクに取り
付けられ、メツキ処理を行い所望の製品とする。
路用基体にリードをろう付け後ニツケルメツキま
たは金メツキを施す有効な方法を提供するもので
あり、以下図面にもとづいて実施例を詳説する。
第１図は超高周波トランジスター用パツケージの
製品の平面図であり、第２図はそのＡ−Ａ線断面
図である。第１図に示すようにリード３は一端を
基体１にろう付けされる。第３図は本発明の製造
法の一段階での状態の斜視図であつて、第４図は
その要部の拡大図である。生テープにスクリーン
印刷法により所望のメタライズパターンを印刷し
テープ積層法により積層焼結し、各基体１に切断
分離した後その上面には第２図に示すようにNi
メツキ等で形成されたアイソレートパターン６を
具え、リード部２とこれを支持するリードフレー
ム４を一体とした枠体を該リード部２の基端で前
記のごとく基体１にろう付けする。５はリードフ
レーム４に並設されたダミーリード片である。今
リードフレーム４の一つの枠辺９を隅に近い切断
点１０で切断して片持ちの状態に形成する。その
先端部１４は逆Ｖ字状の形状をなし、尖つた凸部
をもつ形状に成形する。上記の片持ち状から第４
図に示すようにその本体をループ状などに曲成し
て断片１１を形成し、その先端部１４が一旦アイ
ソレートパターン６の面より下方の位置をとるよ
う強制してこの位置への復元性を該断片１１に与
えてから前記先端部１４をアイソレートパターン
６の上面部に接触させる。この操作により金属素
材から成る枠辺９の断片１１はその先端部１４で
弾力的にアイソレートパターンに接触することが
できる。この圧接状態は安定的で確実である。切
断点１０の位置は断片１１が充分上記の曲成と接
触を可能とする長さをもつようえらぶこととす
る。このような曲成加工と圧接加工を施したリー
ドフレーム４はその一辺に設けた係止部１２の透
孔１３によつて電解メツキ用ラツク（図示せず）
等の電極に吊下接続して電解を行うことができ
る。第６図は別の実施例を示すもので、リードフ
レーム４の外方に付設したダミーリード片５はア
イソレートパターン１６の幅より広幅の金属片か
ら成り、ダミーリード片５の先端部５を逆Ｗ字状
に成形加工して凸部を尖端状とする。このダミー
リード片５を曲成して前記実施例と仝様にしてバ
ネ性を与えてアイソレートパターン１６の上面部
に接触させる。第７図に示すようにこの先端部１
５はアイソレートパターン１６を跨ぐように接触
させることが好ましい。このとき第６図に示すよ
うにアイソレートパターン１６の幅が基体１の上
面の幅より狭い場合でも先端部１５の逆Ｗ字状の
尖つた中央凸出部がアイソレートパターンの上面
部に圧接して導通をとることができる。先端部の
形状は逆Ｗ字状のほか鋸歯状に成形加工すること
によつて同様の効果を発揮することができる。こ
のようにして導通のための加工処理を施した電子
回路用基体の素材は前実施例と仝様にリードフレ
ームの係止部によつて電解メツキ用ラツクに取り
付けられ、メツキ処理を行い所望の製品とする。
叙上の構成により基体にろう付けされているリ
ード部には何等電極の接触なしにメツキが可能で
あり、応力腐食割れの原因であるピンホールを完
全に除去し得るものである。さらに金属素材のバ
ネ性を利用した押圧接触であるため電解メツキ中
に接触部が移動したり離脱したりするおそれなく
特に幅広の片による外嵌的接触の圧接では一層安
定した確実な接触状態に保持される。リード部に
は従来方法におけるごときピンホールは見られな
かつた。またこの際もしアイソレートパターン上
の接触部にピンホールが発生しても該パターンに
被着されるシーリングやキヤツプ等により隠蔽さ
れるため不都合はない。リードフレームはメツキ
作業終了後リード部端で切断除去されるのでリー
ドフレームの使用による不都合な問題は何等生じ
ない。
ード部には何等電極の接触なしにメツキが可能で
あり、応力腐食割れの原因であるピンホールを完
全に除去し得るものである。さらに金属素材のバ
ネ性を利用した押圧接触であるため電解メツキ中
に接触部が移動したり離脱したりするおそれなく
特に幅広の片による外嵌的接触の圧接では一層安
定した確実な接触状態に保持される。リード部に
は従来方法におけるごときピンホールは見られな
かつた。またこの際もしアイソレートパターン上
の接触部にピンホールが発生しても該パターンに
被着されるシーリングやキヤツプ等により隠蔽さ
れるため不都合はない。リードフレームはメツキ
作業終了後リード部端で切断除去されるのでリー
ドフレームの使用による不都合な問題は何等生じ
ない。
第１図は本発明の方法によつて得られた超高周
波トランジスタパツケージの平面図、第２図は第
１図Ａ−Ａ線断面図、第３図は本発明の方法の一
実施例を示すリードフレームの枠辺断面を基体の
アイソレートパターンに弾接した状態の斜視図、
第４図はその要部の拡大図、第５図は別の実施例
を示すリードフレームの斜視図、第６図はそのダ
ミーリード片を用いた導通状態の斜視図、第７図
はその要部の拡大図である。 １……基体、２……リード部、３……リード、
４……リードフレーム、５……ダミーリード片、
６，１６……アイソレートパターン、９……枠
片、１１……断片、１４，１５……先端部。
波トランジスタパツケージの平面図、第２図は第
１図Ａ−Ａ線断面図、第３図は本発明の方法の一
実施例を示すリードフレームの枠辺断面を基体の
アイソレートパターンに弾接した状態の斜視図、
第４図はその要部の拡大図、第５図は別の実施例
を示すリードフレームの斜視図、第６図はそのダ
ミーリード片を用いた導通状態の斜視図、第７図
はその要部の拡大図である。 １……基体、２……リード部、３……リード、
４……リードフレーム、５……ダミーリード片、
６，１６……アイソレートパターン、９……枠
片、１１……断片、１４，１５……先端部。
Claims (1)
- 【特許請求の範囲】 １ アイソレートパターンを具え且つ外部引出し
用金属リードの一端をろう付けされた電子回路基
体の製造法であつて、前記リードの他端を支持す
るフレームの任意の一辺をえらんで片持状に形成
した断片か或は前記フレームに対し一体に付設し
たダミーリード片のいずれかの片の先端部を前記
アイソレートパターンに対し弾力的に接触するよ
うその片を曲成して電解メツキを行うことを特徴
とする電子回路用基体の製造方法。 ２ 前記弾力的に接触する片の先端部を逆Ｖ字状
に成形加工することを特徴とする特許請求の範囲
第１項記載の電子回路用基体の製造方法。 ３ 前記弾力的に接触する片の先端部を逆Ｗ字状
或は鋸歯状に成形加工することを特徴とする特許
請求の範囲第１項記載の電子回路用基体の製造方
法。 ４ 前記弾力的に接触する片の幅を前記アイソレ
ートパターンの幅より広幅としたことを特徴とす
る特許請求の範囲第１項乃至第３項いずれか記載
の電子回路用基体の製造方法。 ５ 前記金属フレームの断片又はダミーリード片
を充分に折り曲げその状態への復元時のバネ性を
利用して前記アイソレートパターンに圧接させる
ことを特徴とする特許請求の範囲第１項乃至４項
いずれか記載の電子回路用基体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57062097A JPS58178543A (ja) | 1982-04-13 | 1982-04-13 | 電子回路用基体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57062097A JPS58178543A (ja) | 1982-04-13 | 1982-04-13 | 電子回路用基体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58178543A JPS58178543A (ja) | 1983-10-19 |
| JPS641059B2 true JPS641059B2 (ja) | 1989-01-10 |
Family
ID=13190202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57062097A Granted JPS58178543A (ja) | 1982-04-13 | 1982-04-13 | 電子回路用基体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178543A (ja) |
-
1982
- 1982-04-13 JP JP57062097A patent/JPS58178543A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58178543A (ja) | 1983-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5531860A (en) | Structure and method for providing a lead frame with enhanced solder wetting leads | |
| JPS641059B2 (ja) | ||
| US4785990A (en) | Electronic component with lead terminals and method of manufacturing said electronic component | |
| JPH0710973U (ja) | 集積回路基板の実装構造 | |
| CA1092205A (en) | Electrolytic capacitor with self-retaining lead assembly | |
| JPH0533807B2 (ja) | ||
| US6323544B1 (en) | Plated leadframes with cantilevered leads | |
| JP3078795B1 (ja) | 配線基板のメッキ方法及びそれに用いるメッキ用冶具 | |
| JP3584887B2 (ja) | 電子部品の製造方法 | |
| JP2958597B2 (ja) | Ｉｃパッケージの製造方法とメッキ用フレーム | |
| JPS5825214A (ja) | リ−ドレス円筒形磁器コンデンサ | |
| JPH0310714Y2 (ja) | ||
| JPH0642366Y2 (ja) | プリント基板 | |
| JPH03173462A (ja) | 半導体装置の製造方法 | |
| JP2699129B2 (ja) | 連結タブ端子の製造方法 | |
| JP4307439B2 (ja) | 固体電解コンデンサの製造方法 | |
| JPH0410610A (ja) | リード端子の製造方法およびそのリード端子を備えた電子部品 | |
| JP2616571B2 (ja) | 半導体装置の製造方法 | |
| JPH02208917A (ja) | コンデンサの製造方法 | |
| JP3294312B2 (ja) | ジャンパーチップの製造方法 | |
| JPH02114507A (ja) | 大電流用コンデンサの端子構造 | |
| JPH0443698A (ja) | 多層積層配線基板 | |
| KR970017724A (ko) | 박막형 인덕터 및 그의 제조방법 | |
| JPS61148813A (ja) | 電解コンデンサのタブ端子およびその製造方法 | |
| JPS62186519A (ja) | 電子部品 |