JPS644708B2 - - Google Patents
Info
- Publication number
- JPS644708B2 JPS644708B2 JP56094835A JP9483581A JPS644708B2 JP S644708 B2 JPS644708 B2 JP S644708B2 JP 56094835 A JP56094835 A JP 56094835A JP 9483581 A JP9483581 A JP 9483581A JP S644708 B2 JPS644708 B2 JP S644708B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- register
- pcm code
- zero
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明はPCMコード化されたFSK（Frequency
Shift Keying）信号から、データ信号を復調す
る方式の改良に関する。
Shift Keying）信号から、データ信号を復調す
る方式の改良に関する。
FSK信号を復調する方式として、第１図に示
したように零交差の間隔T1又はT2を計数し、こ
の計数値を基準値と比較することにより周波数が
低群か、高群であるかを判定し、復調データを論
理“１”にするか論“０”にするかを決定する方
法がある。一方音響カツプラ端末等のFSK信号
をPCMコード化した場合は、PCMコードをその
まま用いて前述と同様な方法が考えられる。すな
わちPCMコードの極性が、負から正に変化した
時カウントを開始し、再びPCMコードが負から
正に変化した時カウントを停止し、この時のカウ
ント値を基準値と比較する方法である。
したように零交差の間隔T1又はT2を計数し、こ
の計数値を基準値と比較することにより周波数が
低群か、高群であるかを判定し、復調データを論
理“１”にするか論“０”にするかを決定する方
法がある。一方音響カツプラ端末等のFSK信号
をPCMコード化した場合は、PCMコードをその
まま用いて前述と同様な方法が考えられる。すな
わちPCMコードの極性が、負から正に変化した
時カウントを開始し、再びPCMコードが負から
正に変化した時カウントを停止し、この時のカウ
ント値を基準値と比較する方法である。
しかしながらこの方法ではPCMコードはサン
プル値のため第２回ａのように、T1からT2の間
カウントすべき所、零交差間隔にサンプル誤差が
含まれるのでT1′からT2′の間カウントしてしま
い、復調特性が劣化する欠点がある。
プル値のため第２回ａのように、T1からT2の間
カウントすべき所、零交差間隔にサンプル誤差が
含まれるのでT1′からT2′の間カウントしてしま
い、復調特性が劣化する欠点がある。
本発明は、この様な欠点を除去することを目的
とし、この様な目的は、PCMコード化された
FSK信号を入力し、現在のPCMコードと１サン
プル前のPCMコードが書き込まれるレジスタと、
前記レジスタの出力から符号が反転したことを検
出する符号、反転検出回路と基本クロツクをカウ
ントするカウント回路と、前記レジスタ出力によ
つてアドレスされる補間データをストアしたメモ
リを設け、符号反転が検出された場合、前記レジ
スタからの現在のPCMコードと１サンプル前の
PCMコードの両出力によつてアクセスされるメ
モリから補間データを出力し、カウント回路出力
との差を求めることにより補正した零交差間隔を
求め、この零交差間隔からFSK信号の周波数が
高群か低群かの判定を行ない、前記メモリからの
補間データにより零交差タイミングに対応したタ
イミングで復調データを出力することを特徴とす
るFSK信号復調方式によつて達成される。
とし、この様な目的は、PCMコード化された
FSK信号を入力し、現在のPCMコードと１サン
プル前のPCMコードが書き込まれるレジスタと、
前記レジスタの出力から符号が反転したことを検
出する符号、反転検出回路と基本クロツクをカウ
ントするカウント回路と、前記レジスタ出力によ
つてアドレスされる補間データをストアしたメモ
リを設け、符号反転が検出された場合、前記レジ
スタからの現在のPCMコードと１サンプル前の
PCMコードの両出力によつてアクセスされるメ
モリから補間データを出力し、カウント回路出力
との差を求めることにより補正した零交差間隔を
求め、この零交差間隔からFSK信号の周波数が
高群か低群かの判定を行ない、前記メモリからの
補間データにより零交差タイミングに対応したタ
イミングで復調データを出力することを特徴とす
るFSK信号復調方式によつて達成される。
以下本発明を実施例に基づいて説明する。
第３図は本発明の概要を示す図で、PCMコー
ドの符号が負から正に反転した時×印の如くサン
プル値を補間する様にしたもので、これにより、
カウント間隔はTbとなり、理想的な間隔Taに極
めて近似させることが可能である。
ドの符号が負から正に反転した時×印の如くサン
プル値を補間する様にしたもので、これにより、
カウント間隔はTbとなり、理想的な間隔Taに極
めて近似させることが可能である。
次に本発明を一実施例により説明する。
第４図は、本発明の実施例を示し、DIVは分周
器、Ｓ／Ｐはシリアル・パラレル変換器、REG1
〜REG4はレジスタ、Ｍはメモリ、DETは極性反
転検出回路、ANDはアンドゲート、DEL1，
DEL2は遅延回路、CTはカウント、SVBは差回
路、JVは判定器、OTCは出力タイミング調整回
路である。
器、Ｓ／Ｐはシリアル・パラレル変換器、REG1
〜REG4はレジスタ、Ｍはメモリ、DETは極性反
転検出回路、ANDはアンドゲート、DEL1，
DEL2は遅延回路、CTはカウント、SVBは差回
路、JVは判定器、OTCは出力タイミング調整回
路である。
動作を第５図のタイムチヤートに従つて説明す
る。
る。
PCMコードが、第５図ａに示す様にクロツク
CKの1/8の速度でシリアル・パラレル変換器Ｓ／
Ｐに入力し、パラレル信号に変換され、レジスタ
REG1，REG2に順次入力する。
CKの1/8の速度でシリアル・パラレル変換器Ｓ／
Ｐに入力し、パラレル信号に変換され、レジスタ
REG1，REG2に順次入力する。
一方第５図ｂの如きクロツクCKは分周器DIV
により第５図ｃの如く1/8分周され、アンドゲー
トAND、シリアル・パラレル変換器Ｓ／Ｐ、レ
ジスタREG1，REG2に供給される。
により第５図ｃの如く1/8分周され、アンドゲー
トAND、シリアル・パラレル変換器Ｓ／Ｐ、レ
ジスタREG1，REG2に供給される。
極性反転検出回路DETはレジスタREG2からの
１サンプル前のPCMコードOPCMと現在のPCM
コードNPCMが入力され、それぞれの符号ビツ
トを比較し、負から正に反転したか否かを検出す
る。
１サンプル前のPCMコードOPCMと現在のPCM
コードNPCMが入力され、それぞれの符号ビツ
トを比較し、負から正に反転したか否かを検出す
る。
反転していなければアンドゲートANDから出
力が得られないためレジスタREG3へクロツク信
号が入力されないため、レジスタREG3，REG4
の内容は変化せず、“１”又は“０”を出力して
いる。
力が得られないためレジスタREG3へクロツク信
号が入力されないため、レジスタREG3，REG4
の内容は変化せず、“１”又は“０”を出力して
いる。
ここで極性が反転していた場合極性反転険出器
DETから出力が得られ、アンドゲートANDから
クロツクが出力される。
DETから出力が得られ、アンドゲートANDから
クロツクが出力される。
このクロツクは遅延回路DEL1，DEL2によりそ
れぞれ第５図ｄ，ｅの如くT1、T2遅延され、カ
ウンタCTへロード信号LOADとして出力され
る。
れぞれ第５図ｄ，ｅの如くT1、T2遅延され、カ
ウンタCTへロード信号LOADとして出力され
る。
尚遅延回路DEL1の出力はPOLとしてレジスタ
REG3に入力される。
REG3に入力される。
カウンタCTはクロツクCKのカウント数を出力
するが、ロード信号LOADが入力されると、カ
ウンタCTはメモリＭからの出力ｎにプリセツト
される。
するが、ロード信号LOADが入力されると、カ
ウンタCTはメモリＭからの出力ｎにプリセツト
される。
これにより第５図ｈの如く、カウンタは、
PCMコードの符号が負から正に反転し、再び負
から正に反転する間カウントを行なうことにな
る。
PCMコードの符号が負から正に反転し、再び負
から正に反転する間カウントを行なうことにな
る。
一方メモリＭからは、レジスタREG1とREG2
の出力NPCMとOPCMによつて指定されるアド
レスに書込まれた補間データｎが出力され、カウ
ンタCTと差回路SUBに入力する。
の出力NPCMとOPCMによつて指定されるアド
レスに書込まれた補間データｎが出力され、カウ
ンタCTと差回路SUBに入力する。
このｎは次の様にして求められる。
即ち時刻T3におけるPCMコードの値をｂ、時
刻T4におけるPCMコードの値をａとすると、第
５図ａに示す如く、２点間がほぼ直線と考えられ
るから次の関係が生じる。
刻T4におけるPCMコードの値をａとすると、第
５図ａに示す如く、２点間がほぼ直線と考えられ
るから次の関係が生じる。
ａ／ａ＋ｂ＝ｎ／８
従つてｎは
ｎ＝８・ａ／ａ＋ｂ ……(1)
となる。
(1)式から明らかな如くｎは、ａとｂによつて変
化するので、メモリＭにさまざまなａとｂによる
ｎをストアしておく。
化するので、メモリＭにさまざまなａとｂによる
ｎをストアしておく。
ストアするアドレスは、ｎを求めた時に用いる
ａとｂの値で示されるアドレスとする。
ａとｂの値で示されるアドレスとする。
差回路SUBはカウンタCTの出力Ｋからｎを差
し引くＫ−ｎの演算を行ない、判定器JUに入力
する。
し引くＫ−ｎの演算を行ない、判定器JUに入力
する。
判定器JUでは基準値と比較し、Ｋ−ｎが基準
値より大きければ“１”を小さければ“０”をレ
ジスタREG3に出力する。
値より大きければ“１”を小さければ“０”をレ
ジスタREG3に出力する。
レジスタREG4への書込みは出力タイミング調
整回路OTCからのクロツクにより書込まれる。
整回路OTCからのクロツクにより書込まれる。
この調整は第５図ｆの如くPCMコードのサン
プリング間隔、（本実施例では８）から(1)式によ
つて求めたｎを差し引いた時間だけ遅れる様にさ
れる。
プリング間隔、（本実施例では８）から(1)式によ
つて求めたｎを差し引いた時間だけ遅れる様にさ
れる。
出力タイミング調整について、第６図を用いて
説明する。
説明する。
第６図ａに示す如く、アナログのFSK変調信
号の零交叉点を検出してカウントをした場合のカ
ウント時間間隔をT0とする。
号の零交叉点を検出してカウントをした場合のカ
ウント時間間隔をT0とする。
これに対し、本発明では黒丸の所でサンプリン
グしたとすると、零交叉点からn1だけ遅れた時点
でn1の補正を行ない基準値と比較し、次にn2だけ
遅れた時点でn2の補正を行ない、基準値と比較す
る。基準値と比較した時“１”又は“０”を直ち
に復調データとして出力すると、n1≠n2の時たと
え補正を行なつたとしても、第６図ｃの様に復調
データが歪んでしまう。
グしたとすると、零交叉点からn1だけ遅れた時点
でn1の補正を行ない基準値と比較し、次にn2だけ
遅れた時点でn2の補正を行ない、基準値と比較す
る。基準値と比較した時“１”又は“０”を直ち
に復調データとして出力すると、n1≠n2の時たと
え補正を行なつたとしても、第６図ｃの様に復調
データが歪んでしまう。
そこで本発明では、サンプリング時点から８−
n2だけ遅延させて出力する様にした。
n2だけ遅延させて出力する様にした。
これにより復調データは零交叉点からかならず
８だけずれた所で変化するため、変化のタイミン
グがアナログの場合と同一になる。
８だけずれた所で変化するため、変化のタイミン
グがアナログの場合と同一になる。
以上述べた様に、本発明によればデータの補正
を行ない、且つ出力タイミングの調整を行なつて
いるので、歪のない復調データを出力することが
可能である。
を行ない、且つ出力タイミングの調整を行なつて
いるので、歪のない復調データを出力することが
可能である。
実施例では、FSK信号の極性がからへ変
化した時のみに着目しているが、からへ極性
が変化するときの零交差間隔も別々に計ることに
すれば復調歪をさらに低下することができる。
化した時のみに着目しているが、からへ極性
が変化するときの零交差間隔も別々に計ることに
すれば復調歪をさらに低下することができる。
第１図は従来のFSK信号の復調方式を示す図、
第２図はFSK信号をPCMコード化した場合の従
来の復調方式の欠点を示す図、第３図は本発明の
概要を示す図、第４図は本発明の一実施例を示す
図、第５図は第４図の動作タイムチヤート、第６
図は出力タイミング調整を示す図である。 図中REG1〜REG4はレジスタ、DETは極性反
転検出器、Ｍはメモリ、CTはカウンタ、OTCは
出力タイミング調整回路、JUは判定器である。
第２図はFSK信号をPCMコード化した場合の従
来の復調方式の欠点を示す図、第３図は本発明の
概要を示す図、第４図は本発明の一実施例を示す
図、第５図は第４図の動作タイムチヤート、第６
図は出力タイミング調整を示す図である。 図中REG1〜REG4はレジスタ、DETは極性反
転検出器、Ｍはメモリ、CTはカウンタ、OTCは
出力タイミング調整回路、JUは判定器である。
Claims (1)
- 【特許請求の範囲】 １ PCMコード化されたFSK信号を入力し、現
在のPCMコードと１サンプル前のPCMコードが
書き込まれるレジスタと、 前記レジスタの出力から符号が反転したことを
検出する符号反転検出回路と、 基本クロツクをカウントするカウント回路と、 前記レジスタ出力によつてアドレスされる補間
データをストアしたメモリを設け、 符号反転が検出された場合、前記レジスタから
の現在のPCMコードと１サンプル前のPCMコー
ドの両出力によつてアクセスされるメモリから補
間データを出力し、カウント回路出力との差を求
めることにより補正した零交差間隔を求め、 この零交差間隔からFSK信号の周波数が高群
か低群かの判定を行ない、 前記メモリからの補間データにより零交差タイ
ミングに対応したタイミングで復調データを出力
することを特徴とするFSK信号復調方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56094835A JPS57210750A (en) | 1981-06-19 | 1981-06-19 | Fsk signal demodulating system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56094835A JPS57210750A (en) | 1981-06-19 | 1981-06-19 | Fsk signal demodulating system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57210750A JPS57210750A (en) | 1982-12-24 |
| JPS644708B2 true JPS644708B2 (ja) | 1989-01-26 |
Family
ID=14121093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56094835A Granted JPS57210750A (en) | 1981-06-19 | 1981-06-19 | Fsk signal demodulating system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57210750A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5385449A (en) * | 1977-01-05 | 1978-07-27 | Meidensha Electric Mfg Co Ltd | Zero point detecting system |
| JPS55107366A (en) * | 1979-02-09 | 1980-08-18 | Fujitsu Ltd | Waveform reproduction system |
-
1981
- 1981-06-19 JP JP56094835A patent/JPS57210750A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57210750A (en) | 1982-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4400664A (en) | Digital phase detector | |
| US3864529A (en) | Receiver for decoding duobinary signals | |
| US3417333A (en) | Error corrector for diphase modulation receiver | |
| JPS644708B2 (ja) | ||
| KR100229242B1 (ko) | 데이터재생장치 | |
| US4373209A (en) | Method and circuitry for controlling the intermediate frequency of an FM receiver to lessen phase distortion | |
| US4065796A (en) | Digital data decoder | |
| JPH08138324A (ja) | Ｅｐｒ４信号の位相差検出回路 | |
| JPS6171736A (ja) | 微係数判別回路 | |
| JPH06231547A (ja) | ディジタル信号再生装置 | |
| JP2769777B2 (ja) | パルス幅変調信号のディジタル信号への復調回路 | |
| JP3037201B2 (ja) | 誤同期検出装置 | |
| JPH0410776B2 (ja) | ||
| JPH0738630B2 (ja) | デジタルパターンデコーダおよびデコード方法 | |
| SU1628217A2 (ru) | Устройство дл демодул ции цифровых сигналов с частотной модул цией | |
| JPS5943020B2 (ja) | 受信タイミング信号生成方式 | |
| JPH0138244B2 (ja) | ||
| JP2545803B2 (ja) | スタ−トパタ−ン検出装置 | |
| JP2834881B2 (ja) | データ判定装置 | |
| JPH01194709A (ja) | 位相判別回路 | |
| JPS62192982A (ja) | コンパクトデイスクのバ−ストエラ−検出回路 | |
| JPH0738651B2 (ja) | Ｆｓｋ復調回路 | |
| JPH02161843A (ja) | 同期信号検出回路 | |
| JPS6160623B2 (ja) | ||
| JPH0340783A (ja) | ディジタル位相制御回路 |