JPS645486B2 - - Google Patents
Info
- Publication number
- JPS645486B2 JPS645486B2 JP54161031A JP16103179A JPS645486B2 JP S645486 B2 JPS645486 B2 JP S645486B2 JP 54161031 A JP54161031 A JP 54161031A JP 16103179 A JP16103179 A JP 16103179A JP S645486 B2 JPS645486 B2 JP S645486B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- buffer amplifier
- peak
- amplifier
- peak value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of AC or of pulses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Description
本発明は信号のピーク値を検出する回路におい
て、特に高速パルスや巾の狭いインパルス信号等
のピーク値を検出するピーク検波回路に関するも
のである。 従来、ピーク検波回路として、第１図、第２図
の如きものがある。 第１図では入力１からの入力信号が増幅器２で
増幅され、その出力はダイオード３で整流され、
整流された信号がコンデンサ４に充電される。こ
の場合コンデンサ４に電荷が充電され、充電電圧
が入力電圧の約80％位になると、充電電流は除々
に減小し始める。これはダイオード３のインピー
ダンスが電圧・電流特性を持つ非直線抵抗である
ため、充電電流の減小と共にインピーダンスは急
激に高くなる。従つて時定数も大きくなり、充電
電圧が一定値に達するまでの時間が長くなる。こ
の結果、正確なピーク値の検出が困難となる。 また、入力信号の波形によつて異なるピーク値
を検出することもある。 第２図は上記のダイオード３のインピーダンス
の非直線性に基づくピーク値検波の特性の劣化を
補償するための回路図である。 このためにダイオード３の出力を演算増幅器６
（以後OP―Ampと記す）の一端子に帰還させる
ことにより、ダイオード３のインピーダンスを一
定の範囲内に抑え、ピーク検波の特性を改善して
いる。 しかしこの場合、OP―Amp６は低周波の範囲
で、入力インピーダンスを高くして良好なピーク
検波特性を持たせることができるが、高周波の信
号に対してはOP―Amp６の入力インピーダンス
が低くなるため、放電の時定数が小さくなり、放
電が早く行なわれてしまう。 本発明は以上の難点を解消し、ピーク値検波の
特性を向上させることを計つたピーク検波回路を
提供するものである。その概要は次の通りであ
る。 特性の等しい第１及び第２のトランジスタ７，
８のエミツタに共通の電流源９を接続し、第１の
トランジスタ７のベースに入力信号を受ける電流
切替形増幅器の一方のトランジスタのコレクタに
コンデンサ４を含む積分回路を設け、該一方のト
ランジスタのコレクタと第２のトランジスタ８の
ベースとの間に高入力インピーダンスのバツフ
ア・アンプを帰還接続し、該バツフア・アンプの
出力にてピーク値を得るように構成している。 次に、本発明を図について説明する。第３図
ａ，ｂは本発明の一実施例である。 ａ図は、正のピーク値検波回路、ｂ図は、負の
ピーク値検波回路を示す。 ａ，ｂ図で、１は入力、４はコンデンサ（１，
４は第１図、第２図と同一のもの）、７，８はそ
れぞれ特性の等しい第１と第２のトランジスタで
電流切替形増幅器を構成している。以後単にトラ
ンジスタ７、トランジスタ８と記す。９は電流
源、１０は非反転形の高入力インピーダンスのバ
ツフア・アンプ、１１は反転形の高入力インピー
ダンスのバツフア・アンプであつて以後単にバツ
フア・アンプ１０、バツフア・アンプ１１と記
す。１２は各バツフアアンプの出力であると共に
電流切替形増幅器の一方の入力端子でもある。Ａ
はトランジスタ７のベース電位、Ｂはトランジス
タ８のベース電位を示す。 第４図ａ，ｂは第３図の動作説明図である。図
で横軸は時間軸、縦軸は電圧を示す。 ａ図はトランジスタ７のベースに入力される入
力波形を示し、ｂ図はトランジスタ８のベースに
帰還される出力信号波形を示す。図でＯ〜T1は
入力波形のパルス巾、T′は充電時間、T1は放電
開始時間を示す。 いま、第３図ａで入力１に入力信号として第４
図ａの如き単一パルス（パルスのピーク値Ｅ、巾
T1）が入力されるとき、ｔ０でトランジスタ
８がオンとなり、コンデンサ４は電流源９の電流
I0で充電される。これによりトランジスタ８のベ
ース電位即ちＢ点の電位は第４図ｂに示されるよ
うに、I0／Ｃの傾斜で上昇する。前記Ｂ点の電位
がトランジスタ７のベース電位即ちＡ点の電位よ
り大となるとトランジスタ８はオフし、コンデン
サ４に充電された電荷は保持される。 ここでコンデンサ４の充電時間T′は次式で表
わされる。 T′＝CE／I0（sec） (1) ここに、Ｃ〔Ｆ〕：コンデンサ４の容量 Ｅ〔Ｖ〕：ピーク値電圧 I0〔Ａ〕：電流源９ を示す。 また、コンデンサ４に充電された電荷はｔ＞
T1で放電が開始される。ここでバツフア・アン
プ１０の入力インピーダンスが大〔例えばFET
（電界効果トランジスタ）のソースフオロアなど〕
であるので、放電がT1で開始されても、殆んど
減衰せずＢ点の電位Edは、Ed＝ピーク値電圧Ｅ
として保持される。それ故、ピーク値を正確に検
出できる。 第３図のｂ図は負のピーク値の検波回路でその
動作機能は第３図のａ図と同じであるが、この場
合入力信号の負のピーク値を検出するように構成
された回路である。 本発明のピーク検波回路の特長は次の通りであ
る。 １ 充電時間は電流源９を大にするか、コンデン
サ４を小にすることにより早くして、高速パル
スのピーク検波を容易にしている。 ２ バツフア・アンプ１０，１１の入力インピー
ダンスが高いので放電が長く保持され、単一パ
ルス等のピーク検波が容易である。 ３ PCM通信等の高速データでデユーテイ比の
非常に小さいシステムに有効である。 ４ 入力波形の種類（正弦波、パルス等）による
ピーク値検出の誤差が小さい。 ５ 回路の構成が簡単である。 等の利点をもつ。
て、特に高速パルスや巾の狭いインパルス信号等
のピーク値を検出するピーク検波回路に関するも
のである。 従来、ピーク検波回路として、第１図、第２図
の如きものがある。 第１図では入力１からの入力信号が増幅器２で
増幅され、その出力はダイオード３で整流され、
整流された信号がコンデンサ４に充電される。こ
の場合コンデンサ４に電荷が充電され、充電電圧
が入力電圧の約80％位になると、充電電流は除々
に減小し始める。これはダイオード３のインピー
ダンスが電圧・電流特性を持つ非直線抵抗である
ため、充電電流の減小と共にインピーダンスは急
激に高くなる。従つて時定数も大きくなり、充電
電圧が一定値に達するまでの時間が長くなる。こ
の結果、正確なピーク値の検出が困難となる。 また、入力信号の波形によつて異なるピーク値
を検出することもある。 第２図は上記のダイオード３のインピーダンス
の非直線性に基づくピーク値検波の特性の劣化を
補償するための回路図である。 このためにダイオード３の出力を演算増幅器６
（以後OP―Ampと記す）の一端子に帰還させる
ことにより、ダイオード３のインピーダンスを一
定の範囲内に抑え、ピーク検波の特性を改善して
いる。 しかしこの場合、OP―Amp６は低周波の範囲
で、入力インピーダンスを高くして良好なピーク
検波特性を持たせることができるが、高周波の信
号に対してはOP―Amp６の入力インピーダンス
が低くなるため、放電の時定数が小さくなり、放
電が早く行なわれてしまう。 本発明は以上の難点を解消し、ピーク値検波の
特性を向上させることを計つたピーク検波回路を
提供するものである。その概要は次の通りであ
る。 特性の等しい第１及び第２のトランジスタ７，
８のエミツタに共通の電流源９を接続し、第１の
トランジスタ７のベースに入力信号を受ける電流
切替形増幅器の一方のトランジスタのコレクタに
コンデンサ４を含む積分回路を設け、該一方のト
ランジスタのコレクタと第２のトランジスタ８の
ベースとの間に高入力インピーダンスのバツフ
ア・アンプを帰還接続し、該バツフア・アンプの
出力にてピーク値を得るように構成している。 次に、本発明を図について説明する。第３図
ａ，ｂは本発明の一実施例である。 ａ図は、正のピーク値検波回路、ｂ図は、負の
ピーク値検波回路を示す。 ａ，ｂ図で、１は入力、４はコンデンサ（１，
４は第１図、第２図と同一のもの）、７，８はそ
れぞれ特性の等しい第１と第２のトランジスタで
電流切替形増幅器を構成している。以後単にトラ
ンジスタ７、トランジスタ８と記す。９は電流
源、１０は非反転形の高入力インピーダンスのバ
ツフア・アンプ、１１は反転形の高入力インピー
ダンスのバツフア・アンプであつて以後単にバツ
フア・アンプ１０、バツフア・アンプ１１と記
す。１２は各バツフアアンプの出力であると共に
電流切替形増幅器の一方の入力端子でもある。Ａ
はトランジスタ７のベース電位、Ｂはトランジス
タ８のベース電位を示す。 第４図ａ，ｂは第３図の動作説明図である。図
で横軸は時間軸、縦軸は電圧を示す。 ａ図はトランジスタ７のベースに入力される入
力波形を示し、ｂ図はトランジスタ８のベースに
帰還される出力信号波形を示す。図でＯ〜T1は
入力波形のパルス巾、T′は充電時間、T1は放電
開始時間を示す。 いま、第３図ａで入力１に入力信号として第４
図ａの如き単一パルス（パルスのピーク値Ｅ、巾
T1）が入力されるとき、ｔ０でトランジスタ
８がオンとなり、コンデンサ４は電流源９の電流
I0で充電される。これによりトランジスタ８のベ
ース電位即ちＢ点の電位は第４図ｂに示されるよ
うに、I0／Ｃの傾斜で上昇する。前記Ｂ点の電位
がトランジスタ７のベース電位即ちＡ点の電位よ
り大となるとトランジスタ８はオフし、コンデン
サ４に充電された電荷は保持される。 ここでコンデンサ４の充電時間T′は次式で表
わされる。 T′＝CE／I0（sec） (1) ここに、Ｃ〔Ｆ〕：コンデンサ４の容量 Ｅ〔Ｖ〕：ピーク値電圧 I0〔Ａ〕：電流源９ を示す。 また、コンデンサ４に充電された電荷はｔ＞
T1で放電が開始される。ここでバツフア・アン
プ１０の入力インピーダンスが大〔例えばFET
（電界効果トランジスタ）のソースフオロアなど〕
であるので、放電がT1で開始されても、殆んど
減衰せずＢ点の電位Edは、Ed＝ピーク値電圧Ｅ
として保持される。それ故、ピーク値を正確に検
出できる。 第３図のｂ図は負のピーク値の検波回路でその
動作機能は第３図のａ図と同じであるが、この場
合入力信号の負のピーク値を検出するように構成
された回路である。 本発明のピーク検波回路の特長は次の通りであ
る。 １ 充電時間は電流源９を大にするか、コンデン
サ４を小にすることにより早くして、高速パル
スのピーク検波を容易にしている。 ２ バツフア・アンプ１０，１１の入力インピー
ダンスが高いので放電が長く保持され、単一パ
ルス等のピーク検波が容易である。 ３ PCM通信等の高速データでデユーテイ比の
非常に小さいシステムに有効である。 ４ 入力波形の種類（正弦波、パルス等）による
ピーク値検出の誤差が小さい。 ５ 回路の構成が簡単である。 等の利点をもつ。
第１図、第２図は従来例の回路図、第３図ａ，
ｂは本発明の一実施例を示す回路図で、ａ図は正
のピーク検波回路図、ｂ図は負のピーク検波回路
図、第４図ａ，ｂは本発明の動作説明図を示す。 図で、１は入力、２はOP―Amp、３はダイオ
ード、４はコンデンサ、５は出力、６はOP―
Amp、７，８はそれぞれ特性の等しい第１のト
ランジスタTr1と第２のトランジスタTr2、９は
電流源I0、１０は非反転形の高入力インピーダン
スのバツフア・アンプ、１１は反転形の高入力イ
ンピーダンスのバツフア・アンプ、１２は各バツ
フアアンプの出力を示す。
ｂは本発明の一実施例を示す回路図で、ａ図は正
のピーク検波回路図、ｂ図は負のピーク検波回路
図、第４図ａ，ｂは本発明の動作説明図を示す。 図で、１は入力、２はOP―Amp、３はダイオ
ード、４はコンデンサ、５は出力、６はOP―
Amp、７，８はそれぞれ特性の等しい第１のト
ランジスタTr1と第２のトランジスタTr2、９は
電流源I0、１０は非反転形の高入力インピーダン
スのバツフア・アンプ、１１は反転形の高入力イ
ンピーダンスのバツフア・アンプ、１２は各バツ
フアアンプの出力を示す。
Claims (1)
- 【特許請求の範囲】 １ 特性の等しい第１及び第２のトランジスタ
７，８の各エミツタに共通の電流源９を接続し、
第１のトランジスタ７のベースに入力信号を受け
る電流切替形増幅器の一方のトランジスタのコレ
クタにコンデンサ４を含む積分回路を設け、該一
方のトランジスタのコレクタと第２のトランジス
タ８のベースとの間に高入力インピーダンスのバ
ツフア・アンプを帰還接続し、該バツフア・アン
プの出力にてピーク値を得るようにしたことを特
徴とするピーク検波回路。 ２ 前記一方のトランジスタは第２のトランジス
タ８であり、前記バツフア・アンプは非反転形バ
ツフア・アンプ１０であり、正のピーク値を得る
ことを特徴とする特許請求の範囲第１項記載のピ
ーク検波回路。 ３ 前記一方のトランジスタは第１のトランジス
タ７であり、前記バツフア・アンプは反転形バツ
フア・アンプ１１であり、負のピーク値を得るこ
とを特徴とする特許請求の範囲第１項記載のピー
ク検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16103179A JPS5684030A (en) | 1979-12-12 | 1979-12-12 | Peak detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16103179A JPS5684030A (en) | 1979-12-12 | 1979-12-12 | Peak detecting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5684030A JPS5684030A (en) | 1981-07-09 |
| JPS645486B2 true JPS645486B2 (ja) | 1989-01-31 |
Family
ID=15727275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16103179A Granted JPS5684030A (en) | 1979-12-12 | 1979-12-12 | Peak detecting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5684030A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020203082A1 (ja) * | 2019-04-01 | 2020-10-08 | Ntn株式会社 | 状態監視システム及びそれを備える風力発電システム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046339A (ja) * | 2001-07-30 | 2003-02-14 | Niigata Seimitsu Kk | Ａｍ検波回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52140746A (en) * | 1976-05-19 | 1977-11-24 | Sankyo Oilless Kogyo Kk | Oilless bush attached guide bush holder |
| US4104545A (en) * | 1977-08-04 | 1978-08-01 | Krautkramer-Branson, Incorporated | Pulse peak detector circuit |
-
1979
- 1979-12-12 JP JP16103179A patent/JPS5684030A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020203082A1 (ja) * | 2019-04-01 | 2020-10-08 | Ntn株式会社 | 状態監視システム及びそれを備える風力発電システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5684030A (en) | 1981-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3832627A (en) | Transistor circuit with slow voltage rise and fast voltage fall characteristic | |
| US4262246A (en) | Standing wave ratio detecting apparatus | |
| JPS645486B2 (ja) | ||
| US4420698A (en) | Peak detector | |
| JPH1038930A (ja) | ピーク電圧検出回路 | |
| JP4375848B2 (ja) | 超音波伝搬時間検出回路 | |
| US3107307A (en) | Combined transistor amplifier and switching circuit | |
| JPH0339942Y2 (ja) | ||
| JPS6334339Y2 (ja) | ||
| JPS6311768Y2 (ja) | ||
| JPS641779Y2 (ja) | ||
| SU1192112A1 (ru) | Устройство дл усилени электрических напр жений | |
| JPH05281266A (ja) | サンプリング回路 | |
| JPH02194412A (ja) | レギュレータ回路 | |
| JP3423150B2 (ja) | レベル検出回路 | |
| US4050054A (en) | Multi-contact brush type fish detecting sonar | |
| JPS584253Y2 (ja) | バツフア増幅器 | |
| JPS6282703A (ja) | 高入力インピ−ダンス広帯域増幅器 | |
| JPS62183612A (ja) | 検波回路 | |
| JPH0559946U (ja) | 演算増幅器 | |
| JPH04332875A (ja) | 最低電位検出回路 | |
| JPS6333326B2 (ja) | ||
| JPH0481016A (ja) | ピーク・ディテクタ回路 | |
| JPH02145975A (ja) | ピークホールド回路 | |
| JPH0256112A (ja) | 周波数てい倍回路 |