JPH0122748B2

JPH0122748B2 -

Info

Publication number: JPH0122748B2
Application number: JP56072089A
Authority: JP
Inventors: Patarongu Heruberuto
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1980-05-14
Filing date: 1981-05-13
Publication date: 1989-04-27
Also published as: DE3018499A1; US4464673A; CA1164105A; DE3018499C2; EP0039941A1; EP0039941B1; JPS577159A

Description

【発明の詳細な説明】本発明は、半導体ウエーハが交互の伝導形式の
４つの層として外側に位置しカソードを設けられ
たＮエミツタ層と外側に位置しアノードを設けら
れたＰエミツタ層とこれらの層にそれぞれ境を接
する二つのベース層とを含んでおり、アノードお
よびカソードはそれぞれ外部電流回路に対する端
子を有しており、またＮエミツタ層（Ｐエミツタ
層）と並んで半導体ウエーハの境界面に対して絶
縁されたゲート電極が設けられており、制御可能
なエミツタ・シヨート部を形成するMIS構造が配
置されている半導体素子に関するものである。

米国特許第3243669号明細書から、上記のよう
に構成され、アノードとカソードとの間に導通方
向の極性の電圧が与えられている際、低抵抗であ
りかつ通流している第１の開閉状態、もしくはア
ノードとカソードとの間に実際上電流が流れず阻
止状態とも呼ばれる第２の状態にある半導体素子
は公知である。この場合、MIS構造は、Ｐエミツ
タ層と並んで配置され境界面に達するＰ伝導形の
領域と、Ｐエミツタ層の側縁部と、これらの両部
分の間で境界面を絶縁しておおうゲート電極とか
ら成り、Ｐ伝導形の領域がＮベース層内に埋込ま
れており境界面上に配置された導電性の被層によ
りＮベース層と接続されている。制御電圧がゲー
ト電極に印加されると、アノードと接続されてい
るＰエミツタ層とそれに境を接しているＮベース
層との間のPN接合を橋絡する短絡回路が有効状
態に切換えられる。その結果、流通状態から阻止
状態への切換が行なわれる。阻止状態から通流状
態への移行は、ゲート電極を設けられているもう
１つのMIS構造によるＰベース層とＮベース層と
の間のPN接合の橋絡によつて行なわれる。

他方、ドイツ連邦共和国特許出願公告第
2438894号公報から、Ｐベース層の追加部分を含
んでおりそれらがカソードと導電接続されている
固定的なエミツタ・シヨート部を冒頭に記載した
半導体素子に設けることは公知である。これらは
半導体素子の安定性を良好にする。すなわち、導
通方向の極性を有し部分的に非常に速く立ち上が
る電圧がアノード・カソード間に生じた際の意図
せざる点弧経過に対する大きな安全性（高い
du／dt耐量）が得られる。

公知の半導体素子の欠点として、安定性を良好
にするために必要なエミツタ・シヨート部が意図
する点弧過程または意図せざる点弧過程において
半導体素子の熱的過負荷に通じやすい。すなわ
ち、阻止状態から通流状態への移行の際、先ず非
常に薄い電流回路がアノードとカソードとの間に
生じ、それが続いて拡がり、半導体素子の全横断
面が通流状態となるに至る。それぞれ通流する面
の縁部の拡がり速度は、Ｎエミツタ層またはＰエ
ミツタ層を含む境界面で測つて、エミツタ・シヨ
ート部を設けられている半導体素子では約0.01な
いし0.1mm／μsで過ぎない。このことは高いター
ンオン損失、従つてまた低い電流負荷能力に通ず
る。

本発明の目的は、冒頭に記載した種類の半導体
素子において、一方では良好な安定性、他方では
速い点弧拡がり速度従つてまた大きな電流負荷能
力を有するものを提供することである。この目的
は、本発明によれば、カソード端子（アノード端
子）に対して直列となるよう外部電流回路に挿入
された抵抗のカソード（アノード）とは反対側の
端子とゲート電極が接続されていることにより達
成される。

本発明により得られる利点は特に、阻止状態か
ら流毒状態への意図する移行または高い阻止電圧
の発生時に行なわれる意図せざる移行が公知の半
導体素子の場合よりもはるかに速く実行されるこ
とである。カソード端子（アノード端子）に対し
て直列に接続されている抵抗を介してのMIS構造
のゲート電極の制御により、MIS構造により形成
されたエミツタ・シヨート部は半導体素子を通つ
て流れる負荷電流に関係して自動的に無効状態に
なる。それによつて、大きな負荷電流により最初
に点弧された半導体領域に生ずる最初は非常に高
いエネルギー蜜度がこの種の従来の半導体素子の
場合よりもはるかに速く、半導体素子に全面点弧
状態における値に下げられる。

以下、図面により本発明を一層詳細に説明す
る。

第１図に示されている半導体素子は、たとえば
Siから成り交互の伝導形式の４つの層を有する半
導体ウエーハを含んでいる。ここで、外側に位置
するＮ伝導形の層１はＮエミツタ層と呼ばれ、ま
た外側に位置するＰ伝導形の層４はＰエミツタ層
と呼ばれている。Ｐ伝導形の層２はいわゆるＰベ
ース層であり、他方Ｎ伝導形の層３はＮベース層
と呼ばれている。Ｎエミツタ層１は端子Ｋを有す
るカソード５を設けられており、他方Ｐエミツタ
層４は端子Ａを有するアノード６により接触され
ている。端子ＡおよびＫに、負荷抵抗Ｒおよび直
流または交流電圧源８を含む外部電流回路７が接
続されている。

Ｎエミツタ層１と並んで、Ｐベース層２に埋込
まれたＮ伝導形の領域９が設けられており、この
領域は半導体ウエーハの境界面１ａまで延びてい
る。領域９とＮエミツタ領域１の右縁との間に、
Ｐベース層２の一部分から成る幅ｂのＰ中間層１
０が位置している。境界面１ａはＰ中間層１０の
上側を薄い電気絶縁性の層１１によりおおわれて
いる。層１１の上に、たとえばアルミニウムまた
は高濃度にドープされた多結晶シリコンから成る
ゲート電極１２が位置している。領域９とＰベー
ス層２との間のPN接合は導電性の被層１３によ
り橋絡される。外部電流回路７にはカソード端子
Ｋに対して直列に抵抗R_Sが挿入されており、そ
のカソード５とは反対側の端子１４はゲート電極
１２と接続されている。

Ｎ伝導形の半導体部分１および９はＰ中間層１
０と絶縁層１１のゲート電極１２とともにデイプ
リーシヨン形のMIS構造を形成している。このこ
とは、カソード５およびゲート電極１２の電位が
同一の場合にＮ伝導形の反転チヤネル１５がＰ中
間層１０の範囲で境界面１ａの生ずることを意味
する。交流電圧源８から阻止電圧がアノード端子
Ａとカソード端子Ｋとの間に印加された場合、す
なわちアノードがカソードよりも高い電位にある
場合には、Ｐベース層２からの正電荷担体１６に
対して、部分１３，９，１５および１を経てカソ
ード５に延びる短絡回路１７が生ずる。この短絡
回路１７は、反転チヤネル１５を固有の開閉間隙
として含む制御可能なエミツタ・シヨート部SK
を形成する。エミツタ・シヨート部が有効状態に
切換えられているか否かは反転チヤネル１５の存
在または不存在に関係する。

シヨツクレー・ダイオードとも呼ばれる第１図
の半導体素子の阻止状態では、反転チヤネル１５
が存在するため短絡回路１７は有効状態に切換え
られており、高い阻止電圧まで点弧を妨げる。降
伏電圧への到達時に初めて、Ｐベース層２からの
正電荷担体１６が層１と２との間のPN接合に達
しそこで層１から層２への負電荷担体の注入を生
じさせることにより、カソード５とアノード６と
の間の電流回路が形成される。同時に電子が層２
と３との間の空乏層の形成時にＮベース層から排
除され、そこに正孔の注入を生じさせる。その際
に生ずる負荷電流ｉが抵抗R_Sに電圧降下を生じ、
それがカソード５に対して負のバイアス電圧をゲ
ート電極１２に与える。しかし、それによりＮ伝
導形の反転チヤネル１５が除かれるので、エミツ
タ・シヨート部が無効状態に切換えられている場
合、通流または点弧面は横方向に半導体素子の全
横断面にわたり非常に速く拡がる。阻子状態で安
定化のために存在するエミツタ・シヨート部の遮
断は、阻止状態から通流状態への移行時に流れ始
める負荷電流ｉに関係して行なわれる。それによ
つて、半導体ウエーハを貫く電流回路に負荷電流
ｉにより生じたエネルギー密度は実際上直ちに、
半導体ウエーハの全横断面に点弧面が拡がつた際
の値に低下する。

Ｎエミツタ層１およびＮ伝導形領域９は細長く
構成されていてよく、その大きいほうの寸法は第
１図の紙面に対して垂直な面内にある。この場
合、部分５，１１，１２および１３は同様に細長
く構成されているのが目的にかなつており、それ
らは実際上全境界面１ａにわたつて延びている。
この半導体素子は、第１図の紙面に対して垂直に
延び直線１８により示されている平面に対して対
称に構成され得る。この場合、直線１８から左側
にもう１つの制御可能なエミツタ・シヨート部が
設けられており、そのゲート電極は同様に端子１
４と接続されている。また、第１図の半導体素子
が直線１８を対称軸線として回転対称に構成され
ることも有利である。この場合、部分１ないし５
は円形に構成されており、他方部分９，１１，１
２および１３は環状に構成され、部分１ないし５
に対して同心に配置されている。

第２図には、第１図の半導体素子の変形例とし
て、Ｎエミツタ層１が２つのＮエミツタ領域１′
に分割されているものが示されている。各エミツ
タ領域と並んでＮ伝導形の領域９′が設けられて
おり、領域９′は既に第１図により説明した部分
１１′ないし１３′とともに制御可能なエミツタ・
シヨート部SK₁およびSK₂を形成する。これらの
エミツタ・シヨート部の各々は既に説明したよう
に作動する。この場合にも直線１８は対称平面ま
たは対称軸線として理解されてよい。第２図に示
されている２つのＮエミツタ領域のかわりに、２
つ以上のＮエミツタ領域が設けられていてもよ
い。

第３図に示されている実施例は、既に第１図に
より説明した同一の参照数字を付されている回路
部分とならんで、Ｐベース層２の上に配置された
点弧電極１９を有し、この点弧電極には点弧電流
回路に対する端子Ｚが設けられている。すなわ
ち、この実施例はサイリスタである。追加的なＮ
エミツタ領域１ｂ内にＰ伝導形の半導体領域２０
および２１が接合されており、これらの領域は境
界面１ａまで延び、そこで領域１ｂと同様にカソ
ード部分５ａにより接触されている。カソード部
分５ａはカソード５と導電接続されている。半導
体領域２０はＰベース層の部分２２および領域１
ｂの部分２３とともに横方向PNP構造を形成し、
このPNP構造は薄い絶縁層２４と部分２３を絶
縁しておおうゲート電極２５とともにデイプリー
シヨン形のMIS構造を形成する。ゲート電極２５
の制御電圧端子Ｇに電圧が与えられていなくて
も、領域１ｂの部分２３に部分２０および２２を
相互接続する反転チヤネル２６が存在している。
領域２０はカソード部分５ａと接続されているの
で、端子Ｇを介して制御可能なエミツタ・シヨー
ト部SKaが生じ、このエミツタ・シヨート部は反
転チヤネル２６の存在時に領域１ｂとＰベース層
２との間のPN接合を橋絡する。同様に領域２
１、Ｐベース層２の部分２７および領域１ｂの部
分２８はもう１つのPNP構造を形成し、この
PNP構造は、絶縁層２９の上に設けられ端子Ｇ
と接続されているゲート電極３０とともにもう１
つのエミツタ・シヨート部SKbを形成する。Ｎエ
ミツタ層１のなかに設けられたＰ伝導形の半導体
領域３１と絶縁層２９およびゲート電極３０の右
方延長部分とにより、さらにもう１つのエミツ
タ・シヨート部SKcが構成されている。

端子Ｇに電圧が印加されていないときに有効状
態に切換えられるエミツタ・シヨート部SKaない
しSKcは高い阻止電圧に対して、同様に有効状態
に切換えられるエミツタ・シヨート部SKととも
にサイリスタを安定化する。端子Ｚへの点弧パル
スＰ１の供給時に点弧が行なわれる。Ｐ１と同時
に、SKaないしSKcを開路させる正パルスＰ２が
端子Ｇに与えられる。この開路の結果、点弧面は
横方向にサイリスタの全横断面にわたり急速に拡
がる。しかし、抵抗R_Sを流れる負荷電流ｉの立
ち上がりによりエミツタ・シヨート部SKが無効
状態に切換えられるので、点弧面の急速な拡がり
はそれによつても促進される。ここで特記すべき
こととして、SKaないしSKcの制御は端子Ｇに与
えられるパルスＰ２を介して行なわれるが、SK
の制御は抵抗R_Sにおける電圧降下を介して自動
的に行なわれる。このことは、意図せざる点弧過
程においても、すなわち端子ＺおよびＧの相応の
制御が行なわれない場合にも、エミツタ・シヨー
ト部SKの無効状態への切換わりにより点弧面が
大きな面積に速く拡がり、サイリスタを熱的破壊
から保護することを意味する。このようなサイリ
スタは破壊のおそれなしに絶縁された制御電極を
介して点弧可能であるから、それに対して並列に
電圧制限素子を設ける必要はない。また、端子Ｇ
を端子Ｚと接続しておくことも有利である。この
場合、点弧パルスＰ１により端子Ｚに生ずる点弧
電圧パルスが端子Ｇの制御に利用される。直線１
８″は同じく対称平面が紙面と交わる線または対
称軸線として理解されてよい。

第４図には、第１図による２つの半導体素子を
逆並列接続したものに相当し、ダイアツクとも呼
ばれる半導体素子が示されている。右側部分は第
１図の構成に相当し、単に端子ＡおよびＫに参照
記号Ｅ１およびＥ２が付されているだけである。
参照数字32を付されているのは交流電圧源であ
る。端子Ｅ２に対して直列に、抵抗R_Sに相当す
る抵抗R_S′が接続されている。左側に図示されて
いる逆並列接続構造に対しては、延長したＰベー
ス層２がＰエミツタ層、延長したＮベース層３が
Ｎベース層、また延長したＰエミツタ層４がＰベ
ース層であり、最後にあげたＰベース層のなかに
Ｎエミツタ層３３およびＮ伝導形領域３４が接合
されている。右側システムのカソード５は同時に
左側システムのアノードであり、また右側システ
ムのアノード６は同時に左側システムのカソード
である。右側システムのゲート電極３５は抵抗
R_S′の６とは反対側の端子３６と接続されてい
る。第４図の半導体素子では、右側システムは交
流電圧源３２から与えられる交流電圧の一方の半
波に対して第１図の半導体素子に導通方向の極性
の電圧が加えられた場合と同様に作動し、他方左
側システムは他方の半波に対して右側システムと
同様に作動する。両半波において、最初に点弧さ
れた面はそれぞれのシステムの全横断面にわたり
非常に急速に拡がる。

第５図に示されている実施例は、第３図による
２つの半導体素子の逆並列接続により構成された
トライアツクである。右側のシステムは第３図の
構成に相当し、簡単化のため領域１ｂならびに部
分５ａ，２４，２５および２９ないし３１は省略
されている。点弧電極１９の一部分の下側にはＮ
伝導形の領域１９′がＰベース層２のなかに位置
している。第５図の半導体素子の構成は、第４図
の上側電極５が互いに導電接続された２つの部分
５および５ｂに分割され、それらの間に点弧電極
１９が位置しているという相違点を除けば、第４
図の構成と同じである。第５図の右側システム
は、第４図と同様に接続された交流電圧源３２の
一方の半波の間、第３図の半導体素子に導通方向
の極性の電圧が加えられた場合と同様に作動し、
他方第５図の左側システムは他方の半波の間に右
側システムと同様に作動する。点弧電極１９の制
御は異なる極性のパルスＰ３，Ｐ４により行なわ
れ、Ｐ３は右側システムに対するパルスＰ１に、
またＰ４は左側システムに対するＰ１に相当す
る。

本発明の範囲内で、それぞれＰエミツタ層４を
Ｎエミツタ層１のかわりに１つまたはそれ以上の
制御可能なエミツタ・シヨート部SKにより橋絡
することもできる。第１図ないし第５図はこの変
形例の説明図としても利用可能であり、それには
端子ＡおよびＫの記号を交換し、かつ半導体部分
１ないし４，９，２０，２１，３１，３３および
３４の伝導形式をそれぞれこれまでの説明と反対
にすればよい。この場合、パルスＰ１ないしＰ４
はそれぞれこれまでの説明と反対の極性を有す
る。

【図面の簡単な説明】

第１図は本発明の第１の実施例の横断面図、第
２図は第１の実施例を変形した例の横断面図、第
３図は第２の実施例の横断面図、第４図は第３の
実施例の横断面図、第５図は第４の実施例の横断
面図である。１……Ｎエミツタ層、１ａ……境界面、２……
Ｐベース層、３……Ｎベース層、４……Ｐエミツ
タ層、５……カソード、６……アノード、７……
外部電流回路、８……交流電圧源、９……Ｎ伝導
形領域、１０……Ｐ中間層、１１……絶縁層、１
２……ゲート電極、１３……導電性被層、１４…
…端子、１５……Ｎ伝導形反転チヤネル、１６…
…正電荷担体、１７……短絡回路、１８……対称
平面または対称軸線、１９……点弧電極、２０，
２１……Ｐ伝導形半導体領域、２４……絶縁層、
２５……ゲート電極、２６……反転チヤネル、２
９……絶縁層、３２……交流電圧源、３３……Ｎ
エミツタ層、３４……Ｎ伝導形領域、３５……ゲ
ート電極、３６……端子、Ａ……アノード端子、
Ｇ……ゲート端子、Ｋ……カソード端子、R_S…
…抵抗、SK……エミツタ・シヨート部、Ｚ……
点弧端子。

Claims

【特許請求の範囲】１半導体ウエーハが交互の伝導形式の４つの層
として外側に位置しカソードを設けられたＮエミ
ツタ層と外側に位置しアノードを設けられたＰエ
ミツタ層とこれらの層にそれぞれ境を接する二つ
のベース層とを含んでおり、アノードおよびカソ
ードはそれぞれ外部電流回路に対する端子を有し
ており、またＮエミツタ層（Ｐエミツタ層）と並
んで半導体ウエーハの境界面に対して絶縁された
ゲート電極が設けられており、制御可能なエミツ
タ・シヨート部を形成するMIS構造が配置されて
いる半導体素子において、カソード端子（アノー
ド端子）に対して直列となるよう外部電流回路に
挿入された抵抗のカソード（アノード）とは反対
側の端子とゲート電極が接続されていることを特
徴とする半導体素子。２特許請求の範囲第１項記載の半導体素子にお
いて、MIS構造がＮエミツタ層（Ｐエミツタ層）
と並んで配置され半導体ウエーハの境界面に達す
るＮ伝導形（Ｐ伝導形）領域とエミツタ層の側縁
部とこれらの両部分の間で半導体ウエーハの境界
面を絶縁しておおうゲート電極とから成り、Ｎ伝
導形（Ｐ伝導形）領域がそれに境を接するベース
層と導電接続されていることを特徴とする半導体
素子。３特許請求の範囲第１項または第２項記載の半
導体素子において、Ｎエミツタ層（Ｐエミツタ
層）が複数のエミツタ領域に分割されており、そ
れらと並んでそれぞれ制御可能なエミツタシヨー
ト部として用いられるMIS構造が配置されてお
り、それらのゲート電極が抵抗のカソード（アノ
ード）とは反対側の端子と接続されていることを
特徴とする半導体素子。４特許請求の範囲第１項ないし第３項のいずれ
かに記載の半導体素子において、ベース層の一つ
が点弧電極を設けられていることを特徴とする半
導体素子。５特許請求の範囲第１項ないし第４項のいずれ
かに記載の半導体素子において、該素子が同一構
造を持つ第２の半導体素子に逆並列に接続されて
いることを特徴とする半導体素子。６特許請求の範囲第１項ないし第５項のいずれ
かに記載の半導体素子において、Ｎエミツタ層
（Ｐエミツタ層）と並んでまたは少なくとも１つ
のエミツタ領域と並んで半導体ウエーハの境界面
に対して絶縁されたゲート電極が設けられてお
り、制御可能なエミツタ・シヨート部を形成する
少なくとも一つの追加的なMIS構造が配置されて
おり、そのゲート電極が場合によつては点弧電極
と接続されている制御電圧端子を設けられている
ことを特徴とする半導体素子。