TW317023B - - Google Patents
Download PDFInfo
- Publication number
- TW317023B TW317023B TW084107453A TW84107453A TW317023B TW 317023 B TW317023 B TW 317023B TW 084107453 A TW084107453 A TW 084107453A TW 84107453 A TW84107453 A TW 84107453A TW 317023 B TW317023 B TW 317023B
- Authority
- TW
- Taiwan
- Prior art keywords
- patent application
- item
- component
- base
- wire
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
- H10W70/042—Etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/6875—Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
- H10W76/42—Fillings
- H10W76/47—Solid or gel fillings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7438—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
317023 A7 B7 經濟部中央梯準局員工消費合作社印製 五、發明説明(]) 本發明是有關於具有一體成型之電子封裝的组件β更特 別的是其支架和封裝基座包含有單一性的突起部以作爲和 外部電路之電性連結。 通常微電子元件是由諸如矽、銬或鎵/砷等半導髏材料 所製成。此類半導腫材料被製成骰子狀,通常是表面上有 電路的長方形構造。沿著活性電路表面的周園是输入/輸 出的墊層,用以和外部電路作電性上的連結。 半導《元件易碎,且需要保護使其免除水氣或裁械性的 損壞。此種保護是由電子封裝來達成的。電子封裝更進一 步包含了使半導髏元件和外部電路電性訊號傳输的導鼂方 式。 美國專利No. 4,939, 3 1 6中Mahulikar等人揭露了一 種電子封裝。此專利發明了分開的電鍍铝或鋁合金基座以 及定義孔洞的軍蓋组件。支架是安置於基座和軍蓋之間, 而且和此二者黏結在一起。半導體元件是封入孔洞之中, 而且和支架内側的導線端作電性的連結。支架外側的導線 端延仲至封裝元件周邊且和外電珞連結在一起。 在美國專利No. 5,155, 29 9中1^1111111^1:等人揭露了 另一価類似的電子封裝,其具有電鍍鋁或鋁合金的基座組 件,而且有鋁以外的材料所作成的軍蓋。 印刷電路板上可利用的空間有限,且最好能縮減封装的 周邊區域。具有導線之封裝的用邊區域延仲至封裝基座的 周邊,且涵蓋了支架外倒導線部份所定義的點》 爲了要減少電子封裝的周逢區域面積,電路連接可能會 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事\「填寫本頁) -裝. 、-° 線 317023 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明(2) 穿遢封裝的基座》美國專利No. 4,965,22 7 Chang等 人揭霧了這樣的一種黨子封裝。有許多终端栓線支持住且 和製成所需電子國樣的伸缩式金屬華作電性的連結❶终端 栓線的一端、件缩式金屬耄路及半導《元件隨後被封入塑 模樹脂中。塑模樹脂定義了封装的周邊,而终端栓線未封 入的一端則延伸至封裝基座外面。 终端栓線是薄薄的,例如使用直裎爲〇. 51毫米(0. 020 英吋)的铜,而長則可達12. 7毫米(0,5英吋此栓線易 於彎曲,且必需小心以維持栓線的對齊。栓線會被封塞至 印刷電路板上的接合洞内》同時必需小心地缵孔以確保觫 做到精確的配合。 在美國專利No. 4,677,526中Muehling揭露了一種 具導線的封裝和栓線格子陣列封裝間的十字交又。支架之 外侧導線被彎成相對於内導線定義的平面90°的角度。内 導綠及半導體元件被封入塑模樹脂之中,而外導蟓的部份 則延伸穿邑封裝的基座。 此種封裝方式的缺點是其命率半裎和支架材料及材料的 硬度有關。如果半裎形成的太緊,支架材料可能會龜裂或 產生”橘皮”。一般而言,最小彎曲半徑對支架厚度的比率 ,Hibr/t,對於鋼合金支架而言是命於大約1〜2之間。對於 0.25毫米(0.010英吋)厚的支架而言,至少需要〇· 25毫米( 0.010英吋)的曲率半徑以避免導線捐壞。 在美國專利No. 5, 241,133中IMullen,III等人揭 露了金屬銲魂及銲球應用於球狀格子陣列及平地格子陣列 -5- 本纸張尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注意事¥ —裝-- ,填寫本頁) 、一一9 線 A7 B7 經濟部中央標準局員工消費合作社印製 $·、發明説明(3 ) 封裝中。本專利發明了 一種電子封装,其第一侧私合電路 線具有絕緣的基板,而相對的第二侧則具有銲塊的均勻唪 列6半導髖元件被鑲入於基板的第一側,而且和電路線有 電性的連結。導電性的接點和電路線及銲塊有電性的連結 。塑模成型的塑膠單蓋會將元件及内導蟓端點封入。 1 9 94年9月29日出版之PCT國瞭期刊,094/22 1 68中樑 題”球狀格子沣列電子封裝”(Bal 1 Grid Array Electronic Package)揭露了一種具有金屬基座的球 狀格子唪列封裝。金屬基座組件具有一排孔洞。孔泗的麟 面都是不具有導電性的。舉例而言,如果基座是銘或鉬合 金則孔洞的牆面是以電鍰做成不導電的。终端栓線、銲料 或導雹性黏著劑會延件穿過孔洞,大概在基座外表面定義 的平面上终止。 球狀格子陣列封裝的一個問題是半導體封裝和印刷電路 板之間热膨脹係數的差異會造成銲球随著溫度的變化而延 件或蜃縮。這樣的伸縮會使銲球疲勞而產生接點處的破壞 0 在美國專利No. 4, 581,680中Garner揭露了 一種銲 球疲勞的解決之道。在封裝基座的凹處形成金屬化的墊層 。此凹處的深度是隨著四洞和封裝基座中心間的距離而增 加。在封裝周逢有較長的銲點可改善其件缩性以補償無膨 脹係數的差異。 然而,對於改善的支架有一偭需求要使其外導線和内導 線垂直。同時,對於球狀格子陣列電子封裝或平地格子陣 -6- (請先閱讀背面之注意事填寫本頁) .裝.
>1T 線 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 經濟部中央標準局員工消費合作社印装 A7 B7 五、發明説明(4) 列t子封裝也有一個需求是要降低鮮點的疲勞問題· 因此,本發明的第一個目的是要提供一種具有外導線大 致和内導線垂直的支架,使其不會随著厚度變化受限於最 小的彎曲半徑《本發明的第二個目的是要提供一種6降低 銲點疲勞的球狀格子電子封装。 本發明的特性是第一個目的和第二個目的都可由一«成 型的封裝组件來滿足。本發明的特性是其支架乃由相當厚 的導電材料之外導線突出部飪刻而形成的。此突出部是由 飩刻形成而#JS·崎方式形成的,而且其最小彎曲半樣並不 和支架厚度有關。本發明的優》是此半桎可能達到零。 本發明的另一個特性是一饉成型在封装基板上》這些一 髏成型的物體可支持住封裝,並且留下遘旋空間以避免因 封裝組件的重量而使銲球扭曲變形。本發明的ft點是可減 少連結封裝组件及印刷電路板所用的銲點嫌積,這樣可使 疲勞破壞前之热循環數增加。 上文提到的目的、特性及優點和其它的特點都可在下文 的規格及圈例中明蘋看出。 圈1顯示的是用於蝕刻以形成一種根據本發明的支架之 金屬板的上視國》 »2顯示的是圈1之金屬板的橫截面視«。 國3顯示在第一次蝕刻之後,金屬板的橫截面視國。 圈4顯示圈3的金屬板擁有高分子背墊層的橫截面視圈。 圈5顯示第二次蝕刻之後,金屬板的橫截面視國。 圈6顯示本發明之支架的透視國。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事填寫本頁 ,裝· 訂 經濟部中央搮準局貝工消費合作社印製 317023 A7 _____^_____ 五、發明説明(5) 圈7顯示根據本發明所形成的孔洞向下型塑楗電子封装 的橫截面視圏。 «8期示圈7孔洞向下型封裝的底部平面梘»。 圈9類示根據本發明的一種具饉實施例的球狀格子陣列 電子封装之橫截面視国。 圈10顯示根據本發明的一種具有導線之電子對裝的橫截 面視Κ » »11類示包含有高分密封隔離物的球狀格子陣列電子封 装之橫截面視國。 圈12颟示具有鍵結線支架的球狀格子陣列電子封裝之橫 截面視圈。 圈13蘋示具有高分密封隔離物之萍性結合方式的電子封 装橫截面視圈。 圈14類示一體成型孔洞向下型的球狀格子陣列鼇子封裝 之橫截面視圈。 圈15颟示具有多層電路之孔洞向上型的球狀格子陣列電 子封装之橫截面視圖》 圈16襄示具有跳動片鍵結半導饉元件方式的孔洞向上型 球狀格子陣列電子封裝橫截面視圈。 圈17類示具有跳動片键結半導體元件方式的孔润向下型 球狀格子陣列電子封装橫截面視圈。 圈18蘋示兩個一體成型的電子封裝组合在一起的橫截面 視圈。 圈19顯示一種根據本發明之具《實施例的一體成型衝蜃 -8- 本紙張尺度適用中國國家標準(CNS)A4规格(210X297公釐) (請先閱讀背面之注意事h填寫本頁) -裝_ 訂 A7 B7 五、發明説明(6 ) 支架。 圈20顯示圈19之支架在蝕刻里輿導線絕緣時的橫截面 國1是_示根據本發明從金屬板(10)製成的支架之第一 種製造方法的透視國,》2所顯示的則是沿著橫截線2-2 所看到的相同金屬板。 金屬板是利用諸如銅、鋼合金及鐵镍合金等容易餉刻的 導電性材料所形成的。铜合金是較受喜歡的材料,因爲銅 具有高導電性且銅易於被蝕刻。遑用的銅合金包含了鋼發 展诲會(CDA)所命名的C194(通常其重量百分比爲2.35X 鐵、0.03X磷、0.12X鋅、其它爲銅),以及C7025C通 常其重量百分比爲3.0X鎳、0.65X矽、0.15X銕、其它 爲鋼)。 金屬板(10)的厚度是取決於下文中所要提及的一體成 型期望厚度。通常金屬板(10)的厚度是從大約0.15毫米 至大約0. 51毫米(0.006〜0·020英吋),且最好是從大約0.20 毫米至大約0. 30毫米(0.008〜0.012英吋)《» 金屬板(10)的第一倒(12)被覆了第一層光阻(14) »第 —層光阻(14)是任何一種可以在蝕刻金屬板(1〇)的化學 溶液中阻擋侵餞的光阻,而且同時最好是可由光學成影的 ’以符合電珞製作的需要。有一種合遴的第一層光阻材料 稱爲 R I S Τ Ο Ν ” (這是 D u ρ ο n t, W i 1 期 i n g t ο η, D Ε 的 商襟名稱)》此種光阻可用諸如嘖鍍(spraying)、鏵選 (screening)或浸泡(dipping)等任何合逋的方法來塗 -9- 本紙張尺度適用中國國家標準(CNS ) A4g (210X297公釐) (請先閱讀背面之注意事 壤寫本頁) -裝 訂 經濟部中央標準局貝工消費合作社印製 經濟部中央標準扃負工消费合作社印装 A7 ___B7_ ___ 五、發明説明(7 ) 覆。金屬板(10)的整個第一侧(12)最好是以第一層光阻 層(14)來塗種> 相澍的第二侧(16)則選擇性地以第二層光阻層(18)來 塗復。第二層可以是任何對飪刻溶液有抗化學侵#性的高 分子,而且可和第一層光阻層(14)是同樣组成的物質。 第二層光阻層(18)沉積成許多不連續的墊層(20)( pad) ,相當於一體成型的支架中所期望的隆起_列。如果也需 要整合的热收集庫時,可加入對中心配置的不連磧墊層 (22)。 塗復上光阻的金屬板(10)被漫入於合逍的化學蝕刻溶 液中。對於銅合金而言,浸溃於包含55 °C下氣化亞銅和氣 氯酸混合溶液之水溶液時,可以以大約每分鐘0.04毫米 (0· 0016英吋)的速率來侵蝕金屬板。如國3所示,金屬板 (10)被浸溃於蝕刻溶液中,其浸溃時間足以使未塗復笫 二層光阻層(18)的金屬板部份飪刻至剩下厚度ΊΓ,大 約是0.013毫米至大約0. 1毫米( 0.0005〜0.004英吋)》 之後,第二層光阻層(18)溶解於合遣的溶劑中而除去 。對於RISTON而言,碳酸鈉是逋用於未受到紫外光照射 部份的溶劑,而氳氧化餉則是遑用於受到紫外光照射部份 的溶劑。除去第二層光阻層(18)會曝霧出如《4中所示的 一體成型隆起部份(24)。此一髏成型隆起部份(24)和金 屬板(10)是一 tt的,而且形成了支架的外導線部份。 在舳刻後金屬板(10)留下的部份”R·是薄薄的,而且 它是較遑合來支掸蝕刻後的金屬板(10)。一種高分子光 -10- H張尺度適用中國國家標準(CNS ) A4規格(210X297公釐1 (請先閎讀背面之注意事填寫本頁) -裝. 、1Τ 經濟部中央樣準局負工消費合作社印製 Α7 Β7 五、發明説明(8) 阻(26)填入了一髏成型隆起部份(24)間的蝕刻部份。該 高分子光阻對於蝕刻溶液有抗化學侵铀性,而且對於提升 杜刻後金屬板的剛性亦有故。環氧樹脂(epoxy)是一種合 遑的高分子(2 6 )。 高分子光阻填入蝕刻部份至稍低於一髏成型隆起部(24) 的高度。最好一體成型隆起部份(24)的高度是在高分子 光阻(26)高度的上方大約0.1毫米到大約0.4毫米的範面 ( 0.004〜0.015英吋)。 至此第一層光阻層(14)已成像爲所需要的電路國案。 此種成像可以利用本技藝領域大家所知道的光學飪刻照相 技術來速成。使用一種軍摹來部份遑蔽諸如紫外光(UV) 的放射性高分子化光源照射在第一層光祖層(14)上。第 一層光阻層(14)上受到紫外光照射的部份(28)會進行高 分子聚合,而且不會被所選用的溶蒯所除去(對”正型_的 光阻而言)。第一層光陳層上未受到紫外光胰射的部份 (30)很容易被所遘用的溶劑所除去。 在除去第一層光&層(14)上未爆光部份(30)的區域後 ,金屬板(10)會浸入合逋的蝕剜溶液中。爲了避免一髏 成型隆起部份(24)會受到化學溶解,須使隆起部份再塗 復上光阻,或者是只將部份金屬板(1〇)浸入化學溶液就 好,讓隆起部份保持在溶液外面》 化學溶液會如圈5所示,經由金屬板(10)留下的部份 ”R”蝕刻電絕緣通路(32),完成整個支架〇 一體成型隆起部份(24)可以塗覆上諸如金或錫的可銲 -11 - 本紙張尺度適用中國國家標準(CNS ) Μ規格(2丨〇><297公釐) (請先閲讀背面之注意事寫本頁) -裝· 、11 317023 A7 B7 經濟部中央揉準局貝工消費合作社印装 五、發明説明(9) 材料,以fc合和印刷電路板的鍵Μ »另外一個方式,一髄 成型的隆起部份可塗覆上錫/鉬合金銲劑,或其它低熔點 的銲劑。可銲材料(34)最好是以電鍍的方式來塗布,其 厚度範園大約是1到5微米,若是金則偏向較小的厚度,若 是銲劑則偏向較大的厚度。 支架的相反側(36)可以整個或是選擇性地塗覆上諸如 銀或鋁等可和導線键結的蘚層(38) »此種可和導緣鍵結 的薄層之厚度是從大約0.5到2微米,而且最好是以電解 的方式(如銀),或是以蒸氣相沉積方式(如鋁)。 支架(40)是以圈6中透視及半橫截面的视國來類示。金 屬板已被蝕刻而形成許多電絕緣的導線(42),每一導妹 都具有一外側的部份(44),终止在延件至高分子支持榭 糜(26)外的一體成型隆起部份(24)上》導線(4 2)具有 一個廷仲向支架(40)中央區域的内導線部份(46)。 另外一個選择性是如圈1和6所示的,從相同的金屬板上 形成一個位於中心區的散熱板(48)。一個或多梱半導《 元件隨後被黏合到散熱板(48)或是高分子街臢(26)上, 而且和内導線部份(46)作電性連接》 支架(40)和先前技藝所用的支架相較之下的優點是其 外導線部份(44 )乃向下延件,而非向外延伸,故可以減 少電子封裝周邊的醴積。外導線部份(44)大體上和内導 線部份(46)是互相垂直的,這是藉飪刻方式而非彎曲方 式所形成的。其結果外導線部份(44)和内導線部份(46) 間的角度”π”會趙近90。,而且不受abr/t的限制。 -12- (請先閲讀背面之注意事WC%寫本頁) -裝.
.1T 本紙張尺度速用中國國家標準(CNS ) A4规格(210X297公釐) A7 B7 經濟部中央標準局負工消費合作社印装 五、發明説明(10) 圈7顙示一種利用本發明之支架所做出來的孔洞向下型 電子封装(50)。其外導線部份(44)延仲至高分子樹脂 (26)之外,作爲和外部電路的電性連結β内導線部份(4 6) 做成電路線的國案及散無板(48) »爲了能和電路練絕緣 且避免污染而造成短珞,採用背墊層(52)*於内導蟓部 份的上方。諸如環氧樹脂或聚酿亞胺等高分子是合遑的背 墊層》塗覆有類似下文中敘逮的封裝基底之電絕緣層的金 屬基板是第二種合迷的背墊層(52)。 至少有一個半導體元件(54)是藉由合逍的黏結材料(56) 和散熱板(48)結合。諸如低熔點鍩/錫合金銲劑或含有銀 的環氧榭廉黏著劑等任何傳统的黏結材料都可能被用到。 半導«元件是藉由小直裎的鍵結線(58)或是由已知自動 上帶鍵結方式("TAB")之銅箔薄板和支架(40)的内導 線部份(46)作電性連結》 在電性連結之後,諸如環氧樹膺或矽膠等封口用的化合 物(60)會把半導體元件、鍵結線和一部份鍵結線旁的内 導線(46)封起來。 圈8是爲了清楚起見,顳示出封口用化合物移除時,封 裝(50)的下視圈。外導線部份(44)會向外延仲受到高分 子樹躕(26)的支撑。半導體元件(54)會和散無板(48) 結合,而且和内導線部份(46)作電性上連結。 另一種製造支架的方法如»19和20中所類示的橫截面 示意圈。在圈19中,金屬板(10)受到機械性變形,例如 採用深抽或拉成杯狀,以形成許多一體成型的隆起部份 -13- (請先閲讀背面之注意事A,%寫本頁
本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) 經濟部中央梯準局貝工消費合作社印製 A7 B7五、發明説明(1!) (24),而且亦可選擇性做出散熱板(48) *採用高分子樹 賄(26)來支撐導線,而第二廣光阻(18)則用在金屬板 (10)的第二侧(16) » 第二層光阻層(18)可用諸如光學飪刻照相技術使其形 成所需要的電珞國案。該支架結構被浸入合迷的蝕刻溶液 中,須注意不要飪刻到和圈20所示之内導線部份絕緣的一 體成型隆起部份(24) »支架(40’)也是採取和上文所提 之支架(40)相同的方式來做。 支架(40’)的一個優點是這些一髄成型隆起部份(24) 是藉著件展金屬板(10)而形成的。這些隆起部份比未變 形的部份(59)還要薄,而且非常服貼。印刷電路板和電 子封装間的热膨脹係數差異可藉著一體成型隆起部份(24) 的伸縮而得到補償,使銲劑上的循環應力能降低因而減少 疲勞性。 圈9是《示一種根橡本發明之具嫌實施例的球狀格子陣 列封装(61)。該球狀格子瘁列封裝(61)具有一基座(62) 。此基座可以是諸如金屬、高分子或昀瓷等任一種合遑的 材料做成的。金屬是較遑合於高熱導係數、仕刻性及加工 性的要求。如果基座(62)具有導電性,此基座會塗覆上 一層雹絕緣層(64)。 對於金屬基座較合遑的材料是飴或館合金β之後電絕緣 層(64)是一種電鍍層。銘的重量輊,其比起其它由較密 質材料在相同髗積基座上所用的銲球重量來得輕。此種重 责的減少使其長時間下鮮球較不易發生濟變。濟變的問題 -14 - 本紙張尺度逍用中國國家揉準(CNS ) Α4規格(210Χ297公釐) ~: (請先閲讀背面之注^%寫本頁 .裝· 、1Τ 317023 A7 經濟部中央標準局負工消费合作社印製 B7五、發明説明(12) 是緊密排列的銲球會接觸而發生電路問题。 電鍍鉬並非藉著熔釉的銲球來澗濕接合。因此該銲球不 會從期望的位置向它處遷移。黑色的整饉電鍍鋁之紅外發 射特性使其具有有故的熱傳導。本發明之封裝對於目前表 面黏著技術(SMT)紅外銲劑再流動處理(ref 1〇〇的設備 配合性良好。 館具有低弹性摸數而且對銲球有最小的抗壓及抗張效果 ,可降低銲球的疲勞性。 基座(62)可以由諸如鈦或鈦合金等可電鍍或由諸如鋼 之非t艘的方式來形成。如果是採用非電鈹的金屬,則該 金屬可塗復上諸如三氧化二鋁(Al2〇3)或高分子之電絕緣 層(64)。對於能夠同時形成耐火性氧化層的金屬也是合 遑的,例如含有大約2X至大約12X重量百分率铝的銅合金 〇 雹路線(66)可藉著任何合遑的方式在絕緣層上面形成 。導電性的油墨可以藉由網版印刷來塗復,而鋼電解沉積 在導電性油墨上至達到所要的厚度及導電度》另一方面的 做法,電路線(66)可以藉由蒸氣相沉積或直接窝入來沉 積。如果絕緣層(64)是一種諸如有機高分予的絕緣薄板 ,則可將金屬绪片接著至薄板上,而且利用傳统可撓式電 路的製造技術以光學成像方式作成所要的電路國樣。 半導tt元件(54)是藉著黏贴物(56)黏著至基座(62)的 中心部份》另一選擇方案是可在基座(62)上形成一個孔 洞(68),以降低鍵結線(58)的高度。此元件是藉著鍵結 -15 - 本紙張尺度逍用中囷國家梂準(CNS ) A4規格(210X297公釐) ~: (請先閲讀背面之注意事SCI填寫本頁) .裝· 訂 線 經濟部中央樣準局員工消費合作社印製 317023 A7 ____B7____ 五、發明説明(13) 練(58)和電路綵(66)作電路上的速結。此元件、鍵結綠 (58)和電路線(66)鄰接鍵結線(58)的部份隨即被封口 用的材料(60)包封起來。 電珞蟓(66)之用邊部份和鲜球(70)連結以作爲和外電 路之電性連接。另外一種方式是該封装基座可以包含有凹 洞作爲銲球對準之用。電路線或導電性的金屬窗口可提供 和銲球間的接觸點。 當絕緣層(64)是一種電鍍貘時,該薄貘上會具有如美 國專利No. 5,066,368中尸8891^1〇111等人所揭露的均 勻散布的孔柄。當孔洞的尺寸從大約50至大約500埃時, 可以獲得對高分子黏著材料(56)及對封口化合物(80)之 優良黏著性。然而,此種孔洞會妨礙到電路線(66)的沉 積》因此,在本發明之較佳的具髏實施例中,位於高分子 下方的絕緣層部份,此種孔洞並未密封,至於絕緣層的其 錶部份則最好是密封起來》 電鍍層是利用諸如漫泡在沸水中15〜30分鐘或漫泡在 含有醋酸鎳的热水溶液中之任何傳統製程來密射。 位於黏著物(56)下方的絕緣層(64)部份,以及遘擇性 的孔洞(68)倒壁在密封步驟時會遮蔽起來以保持開口的 孔洞。 »10中顯示了根據本發明之具有導線的封裝(80)的橫 截面視圈β此封装具有金屬基座(62),上面塗復有絕緣 層(64)。支架的導線(82)是以高分子黏著劑(84)黏結 至絕緣層(64)上,或是以低溫銲銅(86)或其它導電介質 -16- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ2.97公釐) ~ ;~.- (請先閲讀背面之注意事wc.%寫本頁) 訂 線 A7 B7 經濟部中央橾準局貝工消费合作社印製 五、發明説明(14) 和電路線(66)連結。 如果絕緣層是一種電鍍膜,則最好該孔洞在除了和高分 子黏著物或高分子黏贴物之外,能夠把所有表面密封起來 。之後封口材料會把半導II元件(54)、鍵結線(58)及内 導線部份或粼接鍵結線的電珞線部份密封住。 圈11是顯示一種能避免銲球(70)疲勞的電子封裝(90) 的橫截面視围。銲球的疲勞是因爲電子封裝(90)和印刷 電珞板(92)的熱膨脹係數不同時,在循環伸張及收縮之 下造成的。當印刷電路板爲FR-4時,屬於耐火性填充玻 璃的環氧樹墉材料,其熱膨脹係數C.T.E.大約是等於餉 的大小,即180 X °C^如果封裝基座(62)是飴,則其 C. T. E.大约爲230 X 1(T 7 / °C,而苦其基座是氧化鋁時, 其 C. T. E.大約爲 60 X l〇-?/*C。 藉著加入一個隔離墊(94),可以降低銲球(70)的件張 和收縮,減少銲劑濟變、銲劑疲勞及銲球餍扃等情形。同 時’可以使因爲熱膨脹係數差異所引起的基座平面應力 (X&Y方向)得以降低。此隔離墊(94)是一種降伏應力值 大於形成銲球(70)之銲劑的材料"典型的銲劑组成爲60X 錫/40X鉛,其具有大約52.5MPa (7.61 ksi)的抗拉強度, 以及26*C時4.5MPa ( 6 5 0 psi)應力下,具有1〇〇〇小時 的漘變破壞強度的極限。在80Ό時1.4MPa ( 2 0 0 pSi)應 力下,具有1000小時潛變破壞強度的極限。潛變破壞強度 是指在一特定環境下,某一時間内的濟變測轼中,會造成 破壞的應力。 -17- (請先閲讀背面之注意ΫΑ,蜞寫本頁) 線 本紙張尺度適用中國國家揉準(CNS ) Α4规格(210X297公釐) 317023 A7 B7 經濟部中央揉準局—工消費合作社印策 五、發明説明(15) 降伏應力高於此值的一種合遑隔離墊高分子是環氧樹贘 。此隔離墊(94)可避免當溫度波動時,封裝物(90)和印 刷電路板(92)問的炬離產生變化β最好高分子密封物的 C.T.E.儘可能愈低愈妤,使其不會助長銲球的循環疲勞。 此種隔離墊可由任何合迷的材料來做,最好是黏著劑。 隔離墊可做成封裝物(90)用園的一個環,以提供半導體 元件(54〉更大的環境保護》 國12是蘋示一種具有鍵結線支律架(102)的電子封裝 000)的橫截面視國。此鍵結線支撑架(102)大致上和具 有重路線(66)的封裝基座(62)之表面(104)是共平面的 。此種共平面性是其在採用諸如蒸氣相沉積及光租和導電 性油墨之網版印刷等一條線的沉積製程下,有均勻沉積的 電路線。鍵結線支撑架(102)和表面(104)間的侧壁 (106)會有小於90°的角度,而且最好是介於40°和60 。之間以得到電路線(66)和其它材料之均勻沉積。如同 前面所提之具體實施例,可以採用一種封口化合物(60 > 來密封半導髗元件(54)及鍵結線(58) » 圈13是顯示一種直接將半導醴元件(54)和印刷電路板 (92)鍵結的電子封裝(110)之橫截面视圈。此技術稱爲 跳動片踺結法(flip chip bonding)或是可控制之崩 溃片連結(Controlled collapse chip connection) (C4),而且在PCT International Publication 1095/08188,1995 年3 月 23 曰出版之 ”余屬電子封裝中之眺動片”中有詳細的敘述。 -18- 本紙張尺度適用中國國家橾準(CNS ) A4规格(210X297公釐) (請先閱讀背面之注意事\填寫本页)
T 經濟部中央標準局貝工消費合作社印製 A7 B7五、發明説明(1β) 使元件(54)和印刷電路板(92)上電路緣(112)電性連 結的大量小銲球(70)特別容為造成疲勞失效及濟變。即 使只是單一個銲球的失效,亦可能使整個元件失去作用。 藉著上文所提之隔離墊(94),能夠使鏵球(70)的收缩及 伸張循環故應降低以減少疲勞。同時亦使得Χ&Υ方向熱膨 脹係數C. Τ. Ε.導致的應力降低。 »14是顯示一種具有基座组件(122〉的電子封裝(120) 之橫截面視圈,其可以進一步降低銲球的疲勞。該基座 0 22)具有許多和其結合的一體成型隆起部份(124)且是 由衝蜃、滾靂或化學蝕刻所形成的。另一個方式是該基座 (122)可由塑模或燒結方式形成。此基座(122)和隆起部 份若是由導電性材科形成的,則塗覆上一層絕緣層(126) 。若基座是由非導電性材料(如氧化鋁或氮化鉬)所形成, 則沒有必要塗復任何絕緣層。 最好該基座(122)是由諸如铝或铝合金等電鍍金屬所形 成,而其絕緣層(126)是一種電鍍膜,厚度大約從5微米 至50微米,而且最好是從大約10微米至25微米。 此一髏成型隆起部份之峰(1 28)谷(1 30)間高度差大約 從0· 4毫米至0. 8毫(米0.015〜0.030英吋),而且最好是從 大約0. 5毫米至0. 65毫米(0. 020〜0.025英吋)。 此一體成型隆起部份(124)使電子封装(120)和印刷電 路板(92)分離,而其結果使得封裝物和印刷電路板間的 鍵結只需要用直裎很小的銲球(70)。銲球髖積的減少可 減低收飧及仲張的量,進而降低疲勞失故及潛變。 -19- (請先閲讀背面之注意事wC唭寫本頁) -裝· 訂 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) A7 317023 B7 五、發明説明(17) 電路線(66)使半導髏元件(54)和銲球(70)產生電性上 的連結。爲了要鼕合電路線(66)的沉積,鍵結線支撐架 (102)的平面和一髏成型隆起部份(124)間的角度,万, 要介於30°和60°之間,或是介於120。和150°之間,違是 依測量的方向而定。最好這個夾角是介於40°和50°之間, 或是130°和140°之間。 隆起部份(124)的山峰(128)處可以塗復上可銲材料 (132)以利於銲球(70)的接合。合遣的可銲材料包含有 金、錫、以及錫/鉛合金銲劑》 圈15是類示一種孔洞向上的電子封装(140),具有連Μ 至金屬基座(122)之絕緣層(126)上的電路(142)。該電 路可以是由任何已知的金屬化技術在絕緣層上形成一層導 電層,或者可以包含有由一個或多個電絕緣層(146)所分 隔及鍵結的一層或多層導電層(144) ^通常此導電層是铜 或銅合金箔片,而介於其間的絕緣層(146)是聚醢亞胺》 電路線是利用光學蝕刻照相技術在導電層中形成。半導體 元件(54)藉著鍵結線(58)和電路練作電性的連結。 一個導電性窗口(148)穿越基座(122)而形成。金屬基 座穿越孔之孔壁以諸如電鍍膜之絕緣層(150)作成非導電 性的。之後此孔洞内填入諸如銲劑、填充有高分子的銀或 有銅端點的針等導電性材料。另外有一方式是該導電性窗 口(148)會利用蒸氣相沉積填入導電性雹路線(144)。 此導電性材料會使導電層(144)和延伸至隆起部份 (124)山峰(128)的電路線(66)連結。 -20- 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閲讀背面乏注意事填寫本頁) .裝. 經濟部中央標準局貞工消費合作社印簟 經濟部中央標準局負工消費合作社印製 A7 _______B7_五、發明説明(18) 圈16是麇示一種孔洞向上型的球狀格子電子封裝(160) 之橫截面視》,其具有和跳動片鍵結的半導體元件(54) 。該封装(160)有一個基座(122),最好是用金屬的。如 果基崖(122)有導電性,則要加上一個絕缘層(126)。電 路線(162)是在基座(122)的表面(164)形成的。包含電 路線在内有一個導電性陣列(166)和半導醴元件(54)之 電活性的表面上之輸入/輸出墊層的_列對齊。銲劑(70) 使導電性蝽列(166)和半導《f元件(54)作電性的連結。 有一條或更多條的導電性接觸窗口(148)使電路練 (162)和基座相反側上之隆起部份(124)上形成的電路線 (66)作電性上的連結。 圈17是蒴示一個孔洞向下型的球狀格子陣列電子封裝 (170)的橫截面視圈》此封裝並無導電性的接觸窗口,增 加其生產的容易度及信賴性。 一個半導髏元件(54)藉著可能是低熔》銲谢或高分子 黏著劑的黏著材料(56)鍵結至封裝基座(122)上面。高 溫油脂或是其它高無傳導性的材料,例如銀或填充有黏著 劑的石墨,都是希望能用來增加元件(54)至基座022) 的熟傳導至最快的程度。 C.T.E.和半導髄元件(54),基產(122)或其中間介質 相近的電路板(172)會藉著銲球(70)和元件(54)键結且 作電性上的連結》電路板(172)具有一支撑薄層(174)、 一個和半導體元件(54)上輸入/輸出墊層對齊的内電路線 (176)陣列,以及一個和封裝基座(122)表面上電路線作 -21 - 本紙張尺度逍用中國围家標準(CNS ) Α4^格(210X297公釐) (請先閲讀背面之注意事Sr.**寫本頁) f 、?τ 經濟部中央橾準局貝工消費合作社印装 A7 B7________五、發明説明(19) 耄性連結的外電路線(178)陣列。 當半導髏元件是矽作成時,那麼可用銘、填充有環氧樹 脂的FR-4玻璃,或其它合遑的材料作爲支撐薄層074) 。電路線則是任何諸如麴-鈦金屬化上的铜之合逍材料。 單蓋(180)可以是一個和基座(122)有不連續黏結的單 子(如國所示),或是一種封口用的化合物,把元件(54) 密封起來。 圈18是類示一種本發明一 «成型封裝的獨特應用之橫截 面視國。第一種封装(190)之導電性隆起部份可和第二種 封裝(194)上形成的電路練(192)鍵結且作電性連結。經 由這種一體成型隆起部份(124)和絕緣層(126)上形成之 電路線的應用,任何數目的電子封裝都可以作成一饵個的 窝,大大提高了印刷電路板上的姆裝密度· 本發明之電子封装已經以主要由金屬基座型式作了描述 ,此基座也可以由其它諸如塑膠、陏瓷、金屬/陶瓷複合 物(珣金),以及玻璃/陶瓷複合物(岣玻)等合迷的材料來 做成。 在此很明類地已提供一種根镍本發明的方法,可用於支 架及具有一體成型隆起部份的電子封装之製造,完全滿足 了之前所提之目的、特點及優點。本發明結合了特定的具 體實施例已作了描述,證明了對於本技藝領域之專業人士 在昧解先前的描後述後,可以明廉地知道尚有其它遘择方 案可作修改’且有其差異性在。因此,在後面的中靖專利 範固之精神及廣泛領域中,將會包含了所有這些遘择替代 方案、修改方案、及各種差異性。 -22- 本紙張纽逍财關家揉準(CNS ) ( 21GX297公釐) ~ ------Γ.-----裝-- (請先閲讀背面之注意事\唭寫本頁) 、1Τ
Claims (1)
- 經濟部中央標準局貝工消費合作社印衮 3±^ββ&453號專利申請案 as I — 中又申請專利範圍修正本晰年5月〕ρ ——---—_二補无_ ^、申請專利範圍 ----- 1· 一種製造支架(4 〇 )的方法,其特點包含有以下之步驟: a)製備一厚度”t”及有相對第一侧(1 2)和第二側(1 6) 來定義平面的金屬板(10); t>)由孩第二側(1 6)選擇性移除部份該金屬板,以形成厚 度小於” t ’’的縮減厚度” R ” ,而一體成型的隆起部份 (24)之厚度大約爲”t,,,大致是從該平面垂直向外延伸 i C )選擇移除該厚度縮減’< r ”部份的剩餘部份以形成許 多導線(42),該每一條導線(42)都有一厚度縮減 R 部份,及一個隆起部份(2 4 )。 2. 根據申請專利範圍第1項之方法,其特性是從該第二侧(丨6 ) 厚度縮減"R”部份上面沉積了一種高分子樹脂(16)。 3. 根據申請專利範圍第1項之方法,其特性是該第一侧(丨2) 係黏固在一支撑基板(5 2)上。 4. 一種製造支架(40')的方法,其特點包含有以下之步驟: a)製備一具有相對第一側(1 2)和第二侧(1 6)的金屬板 (10); b )使該金屬板(1 〇 )之選擇性邵份機械性變形以使得隆起 部份從該第二侧(1 6)向外延伸; c) 在該第二側(1 6)之未變形部份(59)上沉積一高分子支 撑薄層(2 6 ),使得該未變形部份(5 9 )和該高分子支撑薄層 (2 6 )的總和厚度小於該隆起部份(2 4 )的高度; d) 選擇性移除部份該未變形部份(5 9 )以形成導線(4 2 ), 本紙張尺度適用中國國家標準(CNS ) M規格(210 X 297公釐) (請先閣讀背面之注意事項再填寫本頁) 裝. 訂 6· A8 B8 C8 D8 申請專利範圍 該每一條導線具有一未變形的部份(5 9 )及一體成型隆起部 份(24)。 5·根據申請專利範圍第1至4項任一項之方法,其特點爲%降 起部份(24)至少有一最突出向外的部份是塗覆了可銲材科 (34) 〇 根據申請專利範圍第1至4項之任一方法,其特點爲至少有 —部份第一側(1 2 )塗覆有可和導線固接的材料(3 8.)。 7_ —種用於電子封裝(6 1,丨〇 〇 )的組件(6 2 ),其特點爲: 一具有第一側(1 〇 4 )和第二侧大致是平面相對側的金屬基 板(6 2 );以及 一種覆該金屬基板(6 2 )的絕緣層(6 4 ),該絕緣層(6 4 )包 含了有許多孔的第一部份及大致上沒有孔的第二部份。 8. 根據申請專利範圍第7項之組件(62),其特點爲該第一部 份適於接受高分子(;60)。 9. 根據申請專利範圍第8項之組件(6 2 ),其特點爲該第二部 份適於接受金屬化處理(66)。 1〇·根據申請專利範圍第8項之組件(6 2 ),其特點爲該第一部 份包含了 一個接受晶片(c h i p)用的孔洞(6 8 ),位於該第一 側(1 〇 4 )中具有厚度’< d ” 。 1 1 ·根據申請專利範圍第1 〇項之组件(6 2 ),其特點爲有一個 導線固接的支撑架(1 〇 2)位於該孔洞(6 8 )深度小於w d ” 的牆面(1 0 6 )上。 12.根據申清專利範圍第1 1項之組件(6 2 ),其特點爲該導線 本紙浪尺度適用中國國家揉準(CNS ) A4规格(210X297公釐) .--------^ λII Γ靖先聞讀背面之注意事項再填寫本頁) 1、?τ 經濟部中央標準局貝工消費合作社印製 317023 A8 B8 C8 D8 經濟部中央揉準局負工消費合作社印製 、申請專利範圍 固接支撑架(1 0 2 )及該第一侧(1 〇 4 )間的該牆面(丨〇 6 )形成 一角度,大約從30。至60。,或從大約12〇。至15〇。。 13.根據申請專利範圍第12項之组件(62),其特點是電路線 (6 6 )使泫導線因接支撑架(丨〇 2)和該第一側(丨〇 4 )互相連 結。 H.根據申請專利範圍第丨3項之組件(62) 線終止於適合接受銲劑的金屬墊層上。 15.根據申請專利範圍第13項之纽件(62) 線(6 6 )終止於銲球(7 〇 )。 16_根據申請專利範圍第7項之組件(6 2 ),其特點是有許多一 體成型隆起部份(124)由該基板(62)之一侧延伸。 17. 根據申請專利範圍第丨6項之组件(6 2 ),其特點是電路線 (6 6)延伸至至少一部份該隆起部份(124)之最外圍部份。 18. 根據申请專利範圍第1 7項之组件(6 2 ),其特點是至少有 一些該隆起部份(1 2 4 )之最外圍部份(1 2 8 )塗覆有可銲材 料(132)。 19_根據申請專利範圍第丨7項之組件(6 2 ),其特點是導電性 接觸窗口(148)從該基板(62)之第一側延伸至該基板(62 之第二側。 20. —種球狀格子陣列電子封裝組件(9〇),其特點有: 一個具有相對的第一側和第二侧的基板(6 2 ): 一個在該第一侧表面上形成之金屬化陣列(6 6 ); 連結至該金屬化陣列之銲球(7 〇 );及 其特點是該電路 其特點是該電路 -—^m m^— mnn *—^1— 4 ^ " J ^ 旁 (請先閲讀背面之注意事項再填寫本頁} <δτ. 本紙張尺度適用中國國家樣準(CNS ) A4· ( 21Gx297公董 經濟部中央標準局貝工消費合作社印製 A8 B8 C8 —~~~~~-_D8 _ 、申請專利範圍 和該第一側整合在一起的隔離墊(9 4 ),該隔離墊(9 4)具 有一高度有效於減少該銲球(7 0 )的疲勞。 21·根據申請專利範圍第2 0項之組件(9 〇 ),其特點是該隔離墊 (94)具有一降伏強度是大於該銲球的降伏強度。 22_根據申請專利範圍第21項之組件(90),其特點是該隔離墊 (9 4 )是一種高分子黏著劑,同時和該基板(6 2 )及外侧的印 刷電路板固接。 23. —種電子封裝,其特點有: —個具有相對的第一側和第二側之鋁或鋁合金基座(6 2 ) » 塗覆了至少一部份該基座(62)之電鍍層(64): 在該第一側表面内形成之孔洞; 固接在該孔洞之底座的半導體元件(5 4 ); 固接在該基座(6 2.)且和該半導體元件(54)電性連結之支 架(8 2 );以及 一種用來填充該孔洞之封口化合物(60),而且將該半導 體元件(54)及該支架(82)之内導線部份密封住。 24. —種電子封裝(61),其特點有: 一個具有相對的第一侧及第二側之鋁或鋁合金基座(6 2 ) 塗覆了至少一部份該基座(6 2 )的電鍍層(6 4 ); 在該第一側表面内形成之孔洞(6 8 ); 固接在該孔洞底座之半導體元件(5 4); 從該孔洞延伸至該基座週邊部份且和該半導體元件(5 4 ) _— .. ------- - - 4, 本紙承尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) •裝. 、9T' 317023作電性連結之金屬化電路線(6 6 );及 -種用來填充該孔洞之封口化合物(6〇),⑥且將半導體 元件(54)及該電路線(66)之内側部份密封住。 25,根據申請專利範圍第2 4項之電子封裝(6丨),其特點是在該 封口化合物(6 0 )下方之該電鍍層(6 4 )部份包含有孔,而且 在該金屬化電路線(6 6 )下方之該電鍍層部份被密封住。 (請先閲讀背面之注意事項再填寫本頁) -裝- -訂 經濟部中央梯準局員工消费合作社印策 -5- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/277,387 US5629835A (en) | 1994-07-19 | 1994-07-19 | Metal ball grid array package with improved thermal conductivity |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW317023B true TW317023B (zh) | 1997-10-01 |
Family
ID=23060640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW084107453A TW317023B (zh) | 1994-07-19 | 1995-07-19 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5629835A (zh) |
| EP (1) | EP0771519A4 (zh) |
| JP (1) | JPH10504137A (zh) |
| KR (1) | KR970705330A (zh) |
| AU (1) | AU3000995A (zh) |
| TW (1) | TW317023B (zh) |
| WO (1) | WO1996003020A1 (zh) |
Families Citing this family (84)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6033764A (en) * | 1994-12-16 | 2000-03-07 | Zecal Corp. | Bumped substrate assembly |
| US6150716A (en) * | 1995-01-25 | 2000-11-21 | International Business Machines Corporation | Metal substrate having an IC chip and carrier mounting |
| SG59997A1 (en) * | 1995-06-07 | 1999-02-22 | Ibm | Apparatus and process for improved die adhesion to organic chip carries |
| JPH0917919A (ja) * | 1995-06-29 | 1997-01-17 | Fujitsu Ltd | 半導体装置 |
| KR19990028818A (ko) * | 1995-07-14 | 1999-04-15 | 와인스타인 폴 | 금속 볼 그리드 전자 패키지 |
| JPH0964244A (ja) * | 1995-08-17 | 1997-03-07 | Hitachi Ltd | 半導体装置およびその製造方法 |
| ES2170272T3 (es) * | 1995-10-16 | 2002-08-01 | Siemens Nv | Carcasa de matriz de protuberancias polimeras para sistemas de conexiones de microondas. |
| US5710695A (en) * | 1995-11-07 | 1998-01-20 | Vlsi Technology, Inc. | Leadframe ball grid array package |
| US5854511A (en) * | 1995-11-17 | 1998-12-29 | Anam Semiconductor, Inc. | Semiconductor package including heat sink with layered conductive plate and non-conductive tape bonding to leads |
| EP0956589A1 (en) * | 1995-11-20 | 1999-11-17 | Olin Corporation | Ground ring for metal electronic package |
| US5764484A (en) * | 1996-11-15 | 1998-06-09 | Olin Corporation | Ground ring for a metal electronic package |
| US5805427A (en) * | 1996-02-14 | 1998-09-08 | Olin Corporation | Ball grid array electronic package standoff design |
| US5731244A (en) | 1996-05-28 | 1998-03-24 | Micron Technology, Inc. | Laser wire bonding for wire embedded dielectrics to integrated circuits |
| JP3185682B2 (ja) * | 1996-09-19 | 2001-07-11 | 株式会社村田製作所 | 放熱板付誘電体基板 |
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| US5818697A (en) * | 1997-03-21 | 1998-10-06 | International Business Machines Corporation | Flexible thin film ball grid array containing solder mask |
| IL120866A0 (en) | 1997-05-20 | 1997-09-30 | Micro Components Systems Ltd | Process for producing an aluminum substrate |
| US5834839A (en) * | 1997-05-22 | 1998-11-10 | Lsi Logic Corporation | Preserving clearance between encapsulant and PCB for cavity-down single-tier package assembly |
| US5939784A (en) * | 1997-09-09 | 1999-08-17 | Amkor Technology, Inc. | Shielded surface acoustical wave package |
| US5952083A (en) * | 1997-10-21 | 1999-09-14 | Advanced Technology Interconnect, Inc. | Aluminum alloys for electronic components |
| JP3063709B2 (ja) * | 1997-11-05 | 2000-07-12 | 日本電気株式会社 | 電子部品の実装構造、搭載用基板および電子部品の搭載方法 |
| US6297550B1 (en) * | 1998-04-01 | 2001-10-02 | Lsi Logic Corporation | Bondable anodized aluminum heatspreader for semiconductor packages |
| JPH11289023A (ja) * | 1998-04-02 | 1999-10-19 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| SG84538A1 (en) * | 1998-07-03 | 2001-11-20 | Sumitomo Metal Mining Co | Wiring board for bump bonding, semiconductor device assembled from the wiring board and manufacturing method of wiring board for bump bonding |
| US6404048B2 (en) * | 1998-09-03 | 2002-06-11 | Micron Technology, Inc. | Heat dissipating microelectronic package |
| US6040631A (en) * | 1999-01-27 | 2000-03-21 | International Business Machines Corporation | Method of improved cavity BGA circuit package |
| DE19905055A1 (de) | 1999-02-08 | 2000-08-17 | Siemens Ag | Halbleiterbauelement mit einem Chipträger mit Öffnungen zur Kontaktierung |
| US6052045A (en) * | 1999-03-12 | 2000-04-18 | Kearney-National, Inc. | Electromechanical switching device package with controlled impedance environment |
| US6507095B1 (en) | 1999-03-25 | 2003-01-14 | Seiko Epson Corporation | Wiring board, connected board and semiconductor device, method of manufacture thereof, circuit board, and electronic instrument |
| US6077766A (en) * | 1999-06-25 | 2000-06-20 | International Business Machines Corporation | Variable thickness pads on a substrate surface |
| US6867499B1 (en) * | 1999-09-30 | 2005-03-15 | Skyworks Solutions, Inc. | Semiconductor packaging |
| JP3681155B2 (ja) | 1999-12-22 | 2005-08-10 | 新光電気工業株式会社 | 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法 |
| US6214650B1 (en) * | 2000-02-01 | 2001-04-10 | Lockheed Martin Corporation | Method and apparatus for sealing a ball grid array package and circuit card interconnection |
| JP3752949B2 (ja) * | 2000-02-28 | 2006-03-08 | 日立化成工業株式会社 | 配線基板及び半導体装置 |
| US6661082B1 (en) * | 2000-07-19 | 2003-12-09 | Fairchild Semiconductor Corporation | Flip chip substrate design |
| USRE38381E1 (en) | 2000-07-21 | 2004-01-13 | Kearney-National Inc. | Inverted board mounted electromechanical device |
| JP2002093853A (ja) * | 2000-09-07 | 2002-03-29 | Internatl Business Mach Corp <Ibm> | プリント配線板およびフリップチップ実装方法 |
| JP2002111185A (ja) * | 2000-10-03 | 2002-04-12 | Sony Chem Corp | バンプ付き配線回路基板及びその製造方法 |
| US6414847B1 (en) * | 2001-04-09 | 2002-07-02 | Agilent Technologies, Inc. | Integral dielectric heatspreader |
| US6562656B1 (en) * | 2001-06-25 | 2003-05-13 | Thin Film Module, Inc. | Cavity down flip chip BGA |
| US6651319B2 (en) * | 2001-09-07 | 2003-11-25 | Visteon Global Technologies, Inc. | Compliant standoff for low pressure sensing device |
| US20030057544A1 (en) * | 2001-09-13 | 2003-03-27 | Nathan Richard J. | Integrated assembly protocol |
| US6787916B2 (en) | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
| US20030059976A1 (en) * | 2001-09-24 | 2003-03-27 | Nathan Richard J. | Integrated package and methods for making same |
| US6894397B2 (en) * | 2001-10-03 | 2005-05-17 | International Rectifier Corporation | Plural semiconductor devices in monolithic flip chip |
| US20030153119A1 (en) * | 2002-02-14 | 2003-08-14 | Nathan Richard J. | Integrated circuit package and method for fabrication |
| ES2294279T3 (es) * | 2002-03-08 | 2008-04-01 | Kearney-National, Inc. | Rele moldeado de montaje superficial y el metodo de fabricacion del mismo. |
| DE10221503A1 (de) * | 2002-05-14 | 2003-11-27 | Infineon Technologies Ag | Zur wenigstens teilweisen Beschichtung mit einer Substanz bestimmter Metallgegenstand |
| US6903458B1 (en) | 2002-06-20 | 2005-06-07 | Richard J. Nathan | Embedded carrier for an integrated circuit chip |
| DE10339692A1 (de) * | 2003-08-28 | 2005-03-31 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Entwärmende Isolationsschicht |
| US7459781B2 (en) * | 2003-12-03 | 2008-12-02 | Wen-Kun Yang | Fan out type wafer level package structure and method of the same |
| US7514767B2 (en) * | 2003-12-03 | 2009-04-07 | Advanced Chip Engineering Technology Inc. | Fan out type wafer level package structure and method of the same |
| JP4285364B2 (ja) * | 2004-08-20 | 2009-06-24 | パナソニック株式会社 | 立体回路モジュールとこれを用いた携帯端末機器および立体回路モジュールの製造方法 |
| DE102004063994B4 (de) * | 2004-10-26 | 2009-01-02 | Advanced Chip Engineering Technology Inc. | Chipgroße Packungsstruktur |
| US7238602B2 (en) * | 2004-10-26 | 2007-07-03 | Advanced Chip Engineering Technology Inc. | Chip-size package structure and method of the same |
| DE102004058413B4 (de) * | 2004-10-26 | 2006-10-19 | Advanced Chip Engineering Technology Inc. | Verfahren zur Herstellung einer Chipgroßen Packungsstruktur |
| KR100726240B1 (ko) * | 2005-10-04 | 2007-06-11 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
| US20070215997A1 (en) * | 2006-03-17 | 2007-09-20 | Martin Standing | Chip-scale package |
| US7741158B2 (en) * | 2006-06-08 | 2010-06-22 | Unisem (Mauritius) Holdings Limited | Method of making thermally enhanced substrate-base package |
| EP1918941A1 (en) * | 2006-10-31 | 2008-05-07 | Abb Research Ltd. | A high voltage bushing |
| US20080136004A1 (en) * | 2006-12-08 | 2008-06-12 | Advanced Chip Engineering Technology Inc. | Multi-chip package structure and method of forming the same |
| US20080142946A1 (en) * | 2006-12-13 | 2008-06-19 | Advanced Chip Engineering Technology Inc. | Wafer level package with good cte performance |
| JP4705614B2 (ja) * | 2007-08-06 | 2011-06-22 | パナソニック株式会社 | 樹脂封止型半導体装置 |
| WO2009031588A1 (ja) * | 2007-09-06 | 2009-03-12 | Murata Manufacturing Co., Ltd. | 回路基板、回路モジュール及び回路基板の製造方法 |
| US7529095B2 (en) * | 2007-09-28 | 2009-05-05 | Visteon Global Technologies, Inc. | Integrated electrical shield in a heat sink |
| DE102007056269A1 (de) * | 2007-10-22 | 2009-04-23 | Rohde & Schwarz Gmbh & Co. Kg | Gekühltes Multichipmodul |
| DE102008026636B4 (de) | 2008-06-03 | 2019-01-24 | Polaris Innovations Ltd. | Schaltungsträger, Integrierter Schaltkreis mit einem Schaltungsträger und Herstellungsverfahren |
| US7951647B2 (en) * | 2008-06-17 | 2011-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Performing die-to-wafer stacking by filling gaps between dies |
| KR101022912B1 (ko) * | 2008-11-28 | 2011-03-17 | 삼성전기주식회사 | 금속범프를 갖는 인쇄회로기판 및 그 제조방법 |
| JP2011025548A (ja) * | 2009-07-27 | 2011-02-10 | Kyocera Corp | 配線基板およびその製造方法、ならびに記録ヘッドおよび記録装置 |
| CN103180944A (zh) * | 2010-10-25 | 2013-06-26 | 松下电器产业株式会社 | 电子元件的接合方式 |
| JP5893838B2 (ja) * | 2011-03-18 | 2016-03-23 | 新光電気工業株式会社 | 放熱部品及びそれを有する半導体パッケージ、放熱部品の製造方法 |
| US9786584B2 (en) * | 2012-09-04 | 2017-10-10 | Infineon Technologies Ag | Lateral element isolation device |
| KR102130757B1 (ko) * | 2014-01-03 | 2020-07-08 | 해성디에스 주식회사 | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 |
| CN104766832B (zh) | 2014-01-03 | 2020-07-14 | 海成帝爱斯株式会社 | 制造半导体封装基板的方法及用其制造的半导体封装基板 |
| KR102111730B1 (ko) * | 2014-01-03 | 2020-05-15 | 해성디에스 주식회사 | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 |
| KR101845150B1 (ko) * | 2016-04-20 | 2018-04-04 | 전자부품연구원 | 반도체 패키지 및 그 제조방법 |
| US9991193B2 (en) * | 2016-06-15 | 2018-06-05 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package |
| JP2019161007A (ja) * | 2018-03-13 | 2019-09-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US10925156B2 (en) * | 2018-09-30 | 2021-02-16 | HKC Corporation Limited | Circuit board structure and display panel |
| US11901309B2 (en) | 2019-11-12 | 2024-02-13 | Semiconductor Components Industries, Llc | Semiconductor device package assemblies with direct leadframe attachment |
| US11404343B2 (en) * | 2020-02-12 | 2022-08-02 | Qualcomm Incorporated | Package comprising a substrate configured as a heat spreader |
| JP7424914B2 (ja) * | 2020-05-29 | 2024-01-30 | 旭化成エレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7637852B2 (ja) * | 2021-07-07 | 2025-03-03 | 三菱電機株式会社 | 半導体装置及びインバータ装置 |
Family Cites Families (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3642541A (en) * | 1969-02-12 | 1972-02-15 | Republic Steel Corp | Method for applying corrosion-resistant composite coating to ferrous metals and product resulting therefrom |
| US3745095A (en) * | 1971-01-26 | 1973-07-10 | Int Electronic Res Corp | Process of making a metal core printed circuit board |
| US3711625A (en) * | 1971-03-31 | 1973-01-16 | Microsystems Int Ltd | Plastic support means for lead frame ends |
| US3811186A (en) * | 1972-12-11 | 1974-05-21 | Ibm | Method of aligning and attaching circuit devices on a substrate |
| DE2546301A1 (de) * | 1975-10-16 | 1977-04-21 | Grundig Emv | Basismaterial zur herstellung gedruckter schaltungen |
| US4153988A (en) * | 1977-07-15 | 1979-05-15 | International Business Machines Corporation | High performance integrated circuit semiconductor package and method of making |
| NL169394C (nl) * | 1977-11-23 | 1982-07-01 | Gennady Grigorievich Smolko | Elektronisch apparaat. |
| US4445274A (en) * | 1977-12-23 | 1984-05-01 | Ngk Insulators, Ltd. | Method of manufacturing a ceramic structural body |
| JPS5835367B2 (ja) * | 1978-07-18 | 1983-08-02 | ミツミ電機株式会社 | 回路素子基板及びその製造方法 |
| US4621026A (en) * | 1981-12-09 | 1986-11-04 | Richmond Metal Finishers, Inc. | Process for providing metallic articles and the like with wear-resistant coatings, and improved coated metallic articles and the like |
| CA1212484A (en) * | 1982-04-19 | 1986-10-07 | Sheldon H. Butt | Semiconductor package |
| JPS58182238A (ja) * | 1982-04-19 | 1983-10-25 | Sharp Corp | 電子部品 |
| US4633035A (en) * | 1982-07-12 | 1986-12-30 | Rogers Corporation | Microwave circuit boards |
| US4477828A (en) * | 1982-10-12 | 1984-10-16 | Scherer Jeremy D | Microcircuit package and sealing method |
| JPS5980946A (ja) * | 1982-10-30 | 1984-05-10 | Ngk Insulators Ltd | セラミツクリ−ドレスパツケ−ジおよびその製造法 |
| US4677526A (en) * | 1984-03-01 | 1987-06-30 | Augat Inc. | Plastic pin grid array chip carrier |
| GB8411896D0 (en) * | 1984-05-10 | 1984-06-13 | Automotive Prod Plc | Transmission |
| US4581680A (en) * | 1984-12-31 | 1986-04-08 | Gte Communication Systems Corporation | Chip carrier mounting arrangement |
| GB2178894B (en) * | 1985-08-06 | 1988-07-27 | Gen Electric Co Plc | Preparation of fragile devices |
| US4700473A (en) * | 1986-01-03 | 1987-10-20 | Motorola Inc. | Method of making an ultra high density pad array chip carrier |
| US4786545A (en) * | 1986-02-28 | 1988-11-22 | Seiko Epson Corporation | Circuit substrate and method for forming bumps on the circuit substrate |
| JPS6376444A (ja) * | 1986-09-19 | 1988-04-06 | Nec Corp | チツプキヤリア |
| JPH0773117B2 (ja) * | 1986-11-25 | 1995-08-02 | 株式会社東芝 | 半導体パッケ−ジ |
| US4965227A (en) * | 1987-05-21 | 1990-10-23 | Olin Corporation | Process for manufacturing plastic pin grid arrays and the product produced thereby |
| JPS63291439A (ja) * | 1987-05-25 | 1988-11-29 | Matsushita Electric Works Ltd | 半導体搭載用基板および半導体パッケ−ジ |
| US5013871A (en) * | 1988-02-10 | 1991-05-07 | Olin Corporation | Kit for the assembly of a metal electronic package |
| JPH01238143A (ja) * | 1988-03-18 | 1989-09-22 | Nec Corp | 半導体装置の製造方法 |
| JPH01238148A (ja) * | 1988-03-18 | 1989-09-22 | Fuji Electric Co Ltd | 半導体装置 |
| JPH0212933A (ja) * | 1988-06-30 | 1990-01-17 | Nec Corp | 半導体集積回路用セラミックパッケージ |
| US4939316A (en) * | 1988-10-05 | 1990-07-03 | Olin Corporation | Aluminum alloy semiconductor packages |
| US5155299A (en) * | 1988-10-05 | 1992-10-13 | Olin Corporation | Aluminum alloy semiconductor packages |
| US5055967A (en) * | 1988-10-26 | 1991-10-08 | Texas Instruments Incorporated | Substrate for an electrical circuit system and a circuit system using that substrate |
| US5025114A (en) * | 1989-10-30 | 1991-06-18 | Olin Corporation | Multi-layer lead frames for integrated circuit packages |
| JP2813682B2 (ja) * | 1989-11-09 | 1998-10-22 | イビデン株式会社 | 電子部品搭載用基板 |
| US5073521A (en) * | 1989-11-15 | 1991-12-17 | Olin Corporation | Method for housing a tape-bonded electronic device and the package employed |
| US5103292A (en) * | 1989-11-29 | 1992-04-07 | Olin Corporation | Metal pin grid array package |
| US5098864A (en) * | 1989-11-29 | 1992-03-24 | Olin Corporation | Process for manufacturing a metal pin grid array package |
| JPH03177055A (ja) * | 1989-12-05 | 1991-08-01 | Sumitomo Electric Ind Ltd | 半導体素子搭載用基体 |
| US5045921A (en) * | 1989-12-26 | 1991-09-03 | Motorola, Inc. | Pad array carrier IC device using flexible tape |
| US5045914A (en) * | 1989-12-26 | 1991-09-03 | Motorola, Inc. | Plastic pad array electronic AC device |
| US4997517A (en) * | 1990-01-09 | 1991-03-05 | Olin Corporation | Multi-metal layer interconnect tape for tape automated bonding |
| US5043534A (en) * | 1990-07-02 | 1991-08-27 | Olin Corporation | Metal electronic package having improved resistance to electromagnetic interference |
| US5060844A (en) * | 1990-07-18 | 1991-10-29 | International Business Machines Corporation | Interconnection structure and test method |
| US5066368A (en) * | 1990-08-17 | 1991-11-19 | Olin Corporation | Process for producing black integrally colored anodized aluminum components |
| US5136366A (en) * | 1990-11-05 | 1992-08-04 | Motorola, Inc. | Overmolded semiconductor package with anchoring means |
| US5216278A (en) * | 1990-12-04 | 1993-06-01 | Motorola, Inc. | Semiconductor device having a pad array carrier package |
| US5241133A (en) * | 1990-12-21 | 1993-08-31 | Motorola, Inc. | Leadless pad array chip carrier |
| JPH0758745B2 (ja) * | 1991-10-22 | 1995-06-21 | 昭和アルミニウム株式会社 | 半導体用アルミニウム基板 |
| US5367196A (en) * | 1992-09-17 | 1994-11-22 | Olin Corporation | Molded plastic semiconductor package including an aluminum alloy heat spreader |
| US5324888A (en) * | 1992-10-13 | 1994-06-28 | Olin Corporation | Metal electronic package with reduced seal width |
| US5420460A (en) * | 1993-08-05 | 1995-05-30 | Vlsi Technology, Inc. | Thin cavity down ball grid array package based on wirebond technology |
| US5397921A (en) * | 1993-09-03 | 1995-03-14 | Advanced Semiconductor Assembly Technology | Tab grid array |
-
1994
- 1994-07-19 US US08/277,387 patent/US5629835A/en not_active Expired - Fee Related
-
1995
- 1995-07-03 KR KR1019970700303A patent/KR970705330A/ko not_active Withdrawn
- 1995-07-03 EP EP95926151A patent/EP0771519A4/en not_active Withdrawn
- 1995-07-03 WO PCT/US1995/008305 patent/WO1996003020A1/en not_active Ceased
- 1995-07-03 JP JP8505053A patent/JPH10504137A/ja active Pending
- 1995-07-03 AU AU30009/95A patent/AU3000995A/en not_active Abandoned
- 1995-07-19 TW TW084107453A patent/TW317023B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| AU3000995A (en) | 1996-02-16 |
| WO1996003020A1 (en) | 1996-02-01 |
| EP0771519A1 (en) | 1997-05-07 |
| EP0771519A4 (en) | 1998-02-25 |
| US5629835A (en) | 1997-05-13 |
| JPH10504137A (ja) | 1998-04-14 |
| KR970705330A (ko) | 1997-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW317023B (zh) | ||
| US5969424A (en) | Semiconductor device with pad structure | |
| TWI298531B (en) | Bump structure | |
| US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
| EP1909321B1 (en) | Metal-ceramic composite substrate and method for manufacturing same | |
| JPS599952A (ja) | パツケ−ジング基板 | |
| US6420787B1 (en) | Semiconductor device and process of producing same | |
| KR20080108908A (ko) | 반도체 장치, 그 제조 방법 및 반도체 장치 제품 | |
| TWI248141B (en) | Semiconductor device and manufacturing method therefor | |
| CN1082770A (zh) | 具有铜-半导体化合物冶金材料的电子器件 | |
| TWI313492B (en) | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices | |
| TW200845321A (en) | Semiconductor package substrate structure and manufacturing method thereof | |
| TW200837910A (en) | Semiconductor package substrate structure and fabrication method thereof | |
| JPH06132474A (ja) | 半導体装置 | |
| CN103219314A (zh) | 电子器件以及用于制造电子器件的方法 | |
| DE112009001736T5 (de) | Verfahren zum Herstellen eines komponenteneingebetteten Moduls | |
| TW200810639A (en) | Conductive connection structure formed on the surface of circuit board and manufacturing method thereof | |
| JPH081770B2 (ja) | 電気接点構造 | |
| KR0157671B1 (ko) | 전자 회로 장치 | |
| JP4422883B2 (ja) | 半導体装置 | |
| JP2895569B2 (ja) | 電気的接続部材および電気回路部材 | |
| JP2895570B2 (ja) | 電気的接続部材および電気回路部材 | |
| JP2850579B2 (ja) | 半導体装置用フィルムキャリア | |
| TW200826206A (en) | Semiconductor fabrication method and structure thereof | |
| JP2654872B2 (ja) | 半導体装置 |