JPH0212933A - 半導体集積回路用セラミックパッケージ - Google Patents

半導体集積回路用セラミックパッケージ

Info

Publication number
JPH0212933A
JPH0212933A JP63164322A JP16432288A JPH0212933A JP H0212933 A JPH0212933 A JP H0212933A JP 63164322 A JP63164322 A JP 63164322A JP 16432288 A JP16432288 A JP 16432288A JP H0212933 A JPH0212933 A JP H0212933A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
bonding
wirings
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63164322A
Other languages
English (en)
Inventor
Nobuyuki Yamamichi
山道　信行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63164322A priority Critical patent/JPH0212933A/ja
Publication of JPH0212933A publication Critical patent/JPH0212933A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路のセラミックパッケージに関す
る。
〔従来の技術〕
従来、セラミックパッケージは気密性に優れているので
、高信頼性の半導体集積回路のパッケージとして用いら
れてきた。
第３図は従来の半導体集積回路装置の断面図を示す。こ
の装置のセラミック本体１は、グリーンシート法により
未焼結セラミックシートを複数枚製作し、それぞれの外
形を加工し、これらのシート面に金属ペーストをパター
ン印刷して配線８、外部リード６、半導体チップ２及び
金属シールリング４ａの固着用金属層をそれぞれに形成
し、それらセラミックシートを重ねて焼成し形成する。
また、パターン印刷で形成された配線及び固着用金属層
は焼成後に金めつき層で被覆される。このセラミック本
体１の中央の窪みには半導体チップ２が固着金属層には
んだ付けされている。更に、この半導体チップ２が搭載
された窪みの周囲を囲む平面に形成された配線８とこの
配線に対応する半導体チップ上の電極パッドとはワイヤ
ボンディング装置によりボンディングワイヤ５で接続さ
れている。外部回路と接続される外部リード６はセラミ
ック本体１の配線８の固着用金属層と連なる側面の固着
金属層にはんだ付けされている。蓋３は固着金属層に接
合された金属シールリング４でセラミック本体１に溶接
される。
〔発明が解決しようとする課題〕
上述した従来のセラミックパッケージは、半導体チップ
の電極パッドの面とセラミック本体を塞ぐ蓋の接合面と
の高さの差と、電極パッドと配線との水平方向の距離と
の比が大きく、このため製造上程々の問題が発生する。
第４図はワイヤボンディング装置のボンディングツール
と半導体集積回路装置との相対位置を示す半導体集積回
路装置の部分断面図である。同図に示すように、この半
導体集積回路装置の半導体チップ２の電極パッド７とを
ボンディングワイヤ５で接続する際に、ボンディングワ
イヤ５が金属シールリング４の角部９に引掛かり、ボン
ディングワイヤ５がボンディングツール１０より抜ける
という問題がある。特に、ワイヤボンディング装置のボ
ンディングツールが超音波振動子と接続されている場合
は、ボンディングツールの先端にボンディングワイヤの
ボールを作らないので、ボンディングワイヤが抜けやす
い。このようにボンディングワイヤが抜けると、製造中
断になり多大な工数を浪費するという問題が起きる。
本発明の目的は半導体チップの電極パッドとセラミック
本体の配線との接続が円滑に行われる構造を有する半導
体集積回路用セラミックパッケージを提供するこにある
。
〔課題を解決するための手段〕
本発明の半導体集積回路用セラミックパッケージは、半
導体集積回路が形成された半導体チップを載置する窪み
を有するとともに前記窪みの周囲を囲み前記半導体チッ
プの電極パッドと対応してボンディングワイヤで接続さ
れる配線が形成された第１の面と、前記第１の面を囲む
前記第１の面より高い第２の面に蓋を固着してなる半導
体集積回路用セラミックパッケージにおいて、前記第１
の面が前記半導体チップに向って降る傾斜面に形成され
たことを含んで構成される。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す半導体集積回路装置の
断面図、第２図はワイヤボンディング装置のボンディン
グツールと半導体集積回路装置との相対位置を示す半導
体集積回路装置の部分断面図である。この半導体集積回
路装置のセラミック本体１の配線８が設けられた面が半
導体チップ２に向って降る傾斜をもつように形成されて
いる。それ以外の構造は従来例と同じである。
この構造にしたことにより、第２図に示すように、配線
が配置された面が傾斜をもっているので、配線８にボン
ディングワイヤ５を接続する際は、まず、ボンディング
ツール１０とこの面が垂直に押し付けられように、セラ
ミック本体１を積載するステージ（図示せず）を傾けて
、ボンディングツール１０を配線８に押し付はボングワ
イヤ５を接続する。この接続の際に、ボンディングワイ
ヤ５は半導体チップ２の面に対して垂直に張られていて
、このセラミック本体１を傾けるこにより、金属シール
リング４に接触することはない。また、半導体チップ２
の電極パッド７にボンディングワイヤ５を接続する場合
にも、電極パッド２と金属シールリング４とは十分かけ
離れているのでボンディングワイヤ５は金属シールリン
グ４に接触することはない。
この実施例は配線を有する面が一段の場合について説明
したが、複数の階段の面をもつ場合でも同様にそれぞれ
の面に傾斜をもたせれば本発明の目的を得ることが出来
る。
〔発明の効果〕
以上説明したように本発明は、セラミックパッケージの
セラミック本体に、半導体チップに向って降る傾斜をも
つように配線が配置された面を形成したので、ワイヤボ
ンディング作業中にボンディングワイヤがセラミック本
体に接触することなく円滑に配線接続が出来る構造を有
する半導体集積回路用セラミックパッケージが得られる
という効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例を示す半導体集積回路装置の
断面図、第２図はワイヤボンディング装置のボンディン
グツールと半導体集積回路装置との相対位置を示す半導
体集積回路装置の部分断面図、第３図は従来の半導体集
積回路装置の断面図、第４図はワイヤボンディング装置
のボンディングツールと半導体集積回路装置との相対位
置を示す半導体集積回路装置の部分断面図である。 １・・・セラミック本体、２・・・半導体チップ、３・
・・蓋、４・・・金属シールリング、５・・・ボンディ
ングワイヤ、６・・・外部リード、７・・・電極パッド
、８・・・配線、９・・・角部、１０．１０ａ・・・ボ
ンディングツール。

Claims (1)

    【特許請求の範囲】
  1. 半導体集積回路が形成された半導体チップを載置する窪
    みを有するとともに前記窪みの周囲を囲み前記半導体チ
    ップの電極パッドと対応してボンディングワイヤで接続
    される配線が形成された第１の面と、前記第１の面を囲
    む前記第１の面より高い第２の面に蓋を固着してなる半
    導体集積回路用セラミックパッケージにおいて、前記第
    １の面が前記半導体チップに向って降る傾斜面に形成さ
    れたことを特徴とする半導体集積回路用セラミックパッ
    ケージ。
JP63164322A 1988-06-30 1988-06-30 半導体集積回路用セラミックパッケージ Pending JPH0212933A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63164322A JPH0212933A (ja) 1988-06-30 1988-06-30 半導体集積回路用セラミックパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63164322A JPH0212933A (ja) 1988-06-30 1988-06-30 半導体集積回路用セラミックパッケージ

Publications (1)

Publication Number Publication Date
JPH0212933A true JPH0212933A (ja) 1990-01-17

Family

ID=15790957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63164322A Pending JPH0212933A (ja) 1988-06-30 1988-06-30 半導体集積回路用セラミックパッケージ

Country Status (1)

Country Link
JP (1) JPH0212933A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996003020A1 (en) * 1994-07-19 1996-02-01 Olin Corporation Integrally bumped electronic package components
US9406576B2 (en) 2012-11-19 2016-08-02 Fuji Electric Co., Ltd. Semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996003020A1 (en) * 1994-07-19 1996-02-01 Olin Corporation Integrally bumped electronic package components
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
US9406576B2 (en) 2012-11-19 2016-08-02 Fuji Electric Co., Ltd. Semiconductor device
JP6024759B2 (ja) * 2012-11-19 2016-11-16 富士電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP4412439B2 (ja) メモリモジュール及びその製造方法
JPH06244231A (ja) 気密半導体デバイスおよびその製造方法
JPS6347259B2 (ja)
JPH1154552A (ja) 半導体装置、半導体装置用ｔａｂテープ及びその製造方法、並びに半導体装置の製造方法
JPH1065042A (ja) 半導体装置
JPH0212933A (ja) 半導体集積回路用セラミックパッケージ
JPS63175450A (ja) 気密封止型半導体装置
JP3149631B2 (ja) 半導体装置及びその実装装置及びその実装方法
JP2840166B2 (ja) 半導体装置
JP2001127244A (ja) マルチチップ半導体装置およびその製造方法
JP2001110981A (ja) 半導体装置及びその製造方法
JP2521944B2 (ja) 集積回路パッケ−ジ
JPH02306657A (ja) 半導体装置
JPH03169032A (ja) 半導体装置
JPS61264732A (ja) 集積回路用パツケ−ジ
JP2853695B2 (ja) チップキャリア及び半導体集積回路装置
JP2522503B2 (ja) 半導体装置
JPH064577Y2 (ja) Ｉｃパッケージ
JP3024517B2 (ja) 半導体装置及びその製造方法
JPS62224036A (ja) 半導体装置
JPS61225827A (ja) 半導体素子の実装構造
JPH0362557A (ja) 半導体パッケージ
JPH0786492A (ja) 半導体装置及びその製造方法
JPH0669369A (ja) リードレスパッケージの実装方法
JP2007059548A (ja) 半導体チップおよび半導体装置