TW482955B - High speed cyclical redundancy check system. - Google Patents

High speed cyclical redundancy check system. Download PDF

Info

Publication number
TW482955B
TW482955B TW084112480A TW84112480A TW482955B TW 482955 B TW482955 B TW 482955B TW 084112480 A TW084112480 A TW 084112480A TW 84112480 A TW84112480 A TW 84112480A TW 482955 B TW482955 B TW 482955B
Authority
TW
Taiwan
Prior art keywords
data
error
latch
port
character
Prior art date
Application number
TW084112480A
Other languages
English (en)
Inventor
Mark Thomann
Huy Thanh Vo
Charles L Ingalls
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Application granted granted Critical
Publication of TW482955B publication Critical patent/TW482955B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H03M13/091—Parallel or block-wise CRC computation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

482955 A7 ______ 五、發明説明(/ ) 發明領域 本發明係有關於循環冗贅檢查糸統,尤其是用於數位 糸統的高速循環冗赘檢查系統。 發明背景: 數位系統通常使用為系統所傳輸的循環冗贅檢查(” c R c ”) Μ做為數位數據的錯誤偵測及更正。現行之數位資訊含錯 誤更正系統,其一般必需要有固定的數據傳輸規程’以裝 配錯誤偵測及偵正。 經濟部中央標準局員工消費合作杜印製 例如,在電腦系統中,數據依據預定規程傳輸’且在 每一位元組傳輸時執行CRC。粗略數據通過CRC模組’該模 組提供與CRC位元資訊相關的粗略數據之每一位元。此與 位元資訊可與粗略數據相連结,且與粗略數據數據一起傳 輸。然後接收粗略數據及C R C位元資訊。C R C位元資訊儲存 於媛衝器中,且錯誤偵測模式模行粗略數據上的C R C。 如 果新產生的CRC位元資訊與儲存在媛衝器中的CRC位元資訊 相符合,則接收機已正確接收粗略數據上的每一位元,且 不需錯誤偵測。如果C R C位元資訊不符合,則偵測到錯誤 且該接收機能執行錯誤偵測。 對於小產量的系統,此錯誤偵測可在固定規程上規則 地執行,係因執行此更正的上述處理為最小。然而,對於 含大數據量的系統,上述固定及具韌性的錯誤更正系統可 大大地改進產量。 另外,某些數位數據的形式不需要錯誤更正,因處該 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 482955 A7 B7 五、發明説明(ι ) 資訊需要即時處理’且漏失的粗略數據對系統的操作並不 具決定性的影響。其中一例為數位語音應用。·在此例中, 錯誤更正對產物並不是影響很大。 因此,對於高速錯誤更正系統需要一種藝術性的處理 。該錯誤更正糸統為可程式者,使得通過該系統的粗略數 據可依狀況需要決定應否需要核對。此系統可性地處理不 同數據,而不需執行硬體修飾。 發明概述: 本發明說明一數位電腦系統中的數據循環冗贅檢查。 本發明使用可程式架構提供高速錯誤偵測。該系統含_ 入緩衝器,鎖存器,CRC產生器及寫入電路,及一編輯緩 衝器,其與共同匯流排结構相連接,使其在執行錯誤更 正中提供最大韌性。 如果數據不需錯誤更正的話,則數據流可處理,以 旁通C R C模組。另外,粗略數據可處理以適應不同的規程 ,使得系統不限於單一數據規程。 圖形簡述 在下列圖形中,相同的組件Μ相同的參考數據表之。 圖〗為一循環冗贅檢査系統中之實施例的方塊_ ; 圖2 Α及圖2 Β及圖2 C為圖1之循環冗贅檢查系統的詳细 示意圖; 圖3A,3B及3C為用於圖之循環冗贅檢查系統之CRC產 生器撗組之一例的詳细示意圖。 -4 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) (請先閲讀背面之注意事項再^^本頁) 、1· 經濟部中央標準局員工消費合作杜印製 482955 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(5 ) 圖4為圖3之C R C模組之一階段的詳细示意圖。 圖5為用於圖1之循環冗贅檢查系統之比較電路之一例 的詳细示意圖。 圖6為用於圖之循環冗贅檢查系統之鎖存器電路之一 例的詳细示意圖;及 圖7為圖1中循環冗贅檢查系統之單一循環操作之一例 的流程圖。 實施例之詳细說明: 在下文的實施例之詳细說明中,可參考附圖,且該附 圖1為本文之一部份,且應用實現本發明之特定實施例說 明之。這些實施例之說已相當詳细,足K使嫻熟於本技術 者可完成本發明,且須知可使用其他實施例,其架構可加 K改變而不偏離本發明的精神及觀點。因此下列之詳细說 明並非用於限制本發明,且本發明之精神及觀點由下文中 的申請專利範圍所定義。 圖1為一循環冗聱檢查(CRC)系統之一實施例的方塊圖 整個系統之數據流為雙向者。進入堤I〇D[l:30](圖1之左 側)的數據輸入可傳輸至埠HE[G:31],PP[G:31]及CRC產生 器1 3 0。源至璋Η E [ 0 : 3 1 ]及P P [ 0 : 3 1 ]之數據可經由使用閘 1 8 3,1 8 5的數據匯流排1 〇 5,使用閘1 8 4, 1 8 6的數據匯流 排1 G 6而傳輸至C R C產生器1 3 Q,Κ傳輸至埠I 0 D [ G : 3 1 ]作為 輸出用。另外進入璋I 0 D [ 0 : 3 1 ]的輸入可為C R C系統1 〇 〇所 處理,且回至埠I0D[0:31]M作為輸出用。同樣地,至埠 -5- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再_舄本頁) ,裝· 線 5 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明( H E [ 0 : 3 1 ]及P P [ 0 : 3 1 ]的輸入可在C R C糸統1 0 0之內部處理, 且回至HE[0:31]及PP[0:31]。因此CRC系統100之結構為可 程式化且具彈性,K處理不同之規程及數據處理操作。 經C R C系統1 Q Q的數據流控制可由控制1 9 0執行,其何 用閘181-19,CRC致能192,輸入致能196,Doilt鎖存致能 1 9 7,及狀態致能1 9 4的輸入,控制1 9 G亦接收錯誤信號1 9 8 ,以處理錯誤更正資訊,其為C R C產生器1 3 0,論輯緩衝器 160,及比較器170所提供。 操作模式 本發明之改進架構中提供數據流及數據處理的韌tt, 其可應用多種處理模式證明之。在操作的第一模式中, CCRCC系統100藉由對閘187,188及189之致能而接收來自 對應埠C[0:7],HE[0:31]及PP[Q:31]的平行數據。來自這 些埠之數據進入編輯緩衝器中且加K貯存,K用於往後之 處理。存於編輯緩衝器中的粗略數據可應用多種不同的規 程傳輸,然而經常碰到的規程包含存於編輯緩衝器中之暫 存器160a的8位元CRC資訊,存於編輯緩衝器的輸出中的32 位元表頭資訊,其他規程包含存於編輯緩衝器之暫存器1 6 0 a 的C R C資訊,存於暫存器1 6 Q b之3 2位元表頭9,及存於暫存 器160c中的優先及較慢決定之數據。圖1中暫存器160a的 寬度為8位元,暫存器160b的寬度為32位元,且暫存器160c 的寬度為32位元。然而對於嫻熟於本發明者應知暫存器160 暫存器之位元長度可不同,其仍在本發明的精神及觀點内 (請先閲讀背面之注意事項再_舄本頁) •裝·
、1T 線 七紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 4^955 Α7 Β7 經濟部中夬樣隼局員工消費合作社印裝 五、發明説明(ς ) 。使用三種暫存器長度並不作為限制或排他之目的。 在些操作模式中,C C R C C系統1 0 0用於接收來自C [ 0 : 7 ] ,HE [0:31]及PP [0:31]之數據,使且修正接收數據,使其 沒有錯誤。貯在於編輯媛衝器中的數據係經由選通脈衝閘 (strobing gate)187,188及189執行。圖 1所示之閘表示 相對應的8,16及32位元之平行傳輸閘。來自暫存器 160b 或暫存器160c中的數據可經由應用閘183及185的數據匯流 排向C.RC產生器130傳輸。CCRCC產生器130可由控制190經 CRC致能192而致能,因此基於在CCRCC產生器13G的輸入上 所圼現的緩衝器2位元產生一新的8位元CRC字元。CRC富入 電路132鎖存新產生的CRC字元,然後可用於比較器bl 70。 暫存器16Ga之内容亦提供予在選通脈衝閘\182上的比較器 1 7 0,且比較器1 7 0產生錯誤信號1 9 8。如果來字C C R C C產生 器130及暫存器160a的CRC字元間存在差異,則比較器170 產生一邏輯信號。規程決定是否CRC核對在暫存器160 a及 暫存器160b的内容中,但在此一實施例中,較佳者為在暫 存器1 6 0 b的內容中執行錯誤更正。現在的C C R C C系統1 0 0可 對存於暫存器1 6 0 b或暫存器1 6 G c中的數據產生C R C資訊, 再加到可為現在糸統所處理的模式數中。 在本發明的第二模式中,現在之C R C条統從中取得粗 略數據,且(1)經由對粗略數據產生適當的CRC字元而將數 據格式化以利於傳輸,且傳輸CRC至埠C[G:7] , (2)視規程 而定,傳輸粗略數據至埠ΗΕ[0··31]或PP[〇:31]。在此第二 本紙,張尺度適用中國國家標準(CNS ) Α4規格(2丨ΟΧ297公釐) (請先閲讀背面之注意事項再_馬本頁) -裝- 線 482955 經濟部中央標準局員工消費合作社印製 A7 _ B7五、發明説明(& ) 、 模式中,本CCRCC系統100接收進入I0D[0:31]的32位元字 元,且當輸入緩衝器120應用來自控制190的輸入致能196 啟動時,將該字元存於鎖存器1 1 G中。所使用之規程決定 編輯緩衝器中的3 2位元璋中那一埠接收貯存字元(粗略數 據)。例如,在一操作中,鎖存器1 1 0中的貯存字元經數據 匯流排10 5由致能閘1 8 3送至暫存器1 6 0 b。在另一例中,貯 存字元經數據匯流排105,由致能閘185送至暫存器160c。 如果鎖存器110之字元需錯誤更正,則由用於CRC字元產生 之CCRCC產生器130的CRC致能192而處理該字元所產生之 CRC字元可閘致能閘181儲存於暫存器160a中。 ' 此操作之第二模式的變動允許由32位元字元之重複選 通脈衝處理6 4位元數據,經由將來自埠I 〇 D [ G : 3 1 ]之數據 重複鎖存於鎖存器1 1 0,則可將6 4位元中的第一及第二緩 衝器2字元資訊9 Q於編輯緩衝器中,且應用數據匯流排1 1 0 及閘183和185,送至暫存器160b及暫存器160c中。在此例 中,CRC字元產生器必定只發生在64位元數據的32位元中。 然而此C C R C C系統1 0 G之韌性允許C R C可在儲存於暫存器1 6 0 b 或暫存器1 6 0 c中的3 2位元字元的程序化。 在操作的第三模式中,C C R C C系統1 0 0在I 0 D [ 0 : 3】]及 HE[ 0:31]或ΡΡ[0: 31]之間提供一”管線”流。數據流為雙向 ,且可從HE[0:31]及PP[0:31]向I0D[0:31]前進。來自 I 〇 D [ 0 : 3 1 ]的數據經輸入緩衝器1 2 0,鎖存器1 1 0,數據匯 流排105,及閘183及185向Η及P傳輸。來自HE [0:31]及 請 先 閱 讀 背 面 ί 事 項 η 訂 I線 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 482955 A7 B7 五、發明説明() P P t G : 3 1 ]的數據應用數據匯流排1 G 6,D 〇 u t鎖存1 4 0,及閘 184及186向I〇D[G:31]傳輸。數據可用三種不同格式管線 化〇 格式1在I 0 D [ G : 3 1 ]及Η間提供3 2位元傳輸; 格式2在I0D[0·· 31]及Ρ間提供32位元傳輸;及 格式3在IOD[0:31]及HE[0:31]和PP[0:31]兩者間由連 續3 2位元傳輸提供6 4位元傳輸。 注意因為每一格式在數據傳輸上可能需要或不需要 CRC,因此每一格式已乘W 2。但是在64位元格式中,CRC 資訊可只64位元字元中的32位元產生。 . 在另一操作模式中,在單一循環中C C R C C系統1 0 0提供 3 2位元字元,以使數據傳輸的速度達到最大。例如設編輯 緩衝器包含暫存器160 a中的CRC字元,暫存器160b中的表 頭字元,及暫存器160c中的粗略數據。在單循環中’(1)粗 略數據經數據匯流排1 0 6及閘1 8 6向D 〇υ t鎖存器1 4 G傳輸, (2)表頭字元已應用數據匯流排1G5及閘183執行CCRCC錯誤 核對,且(3)比較器170致能,且檢核CCRCC產生器13G8位 元輸出及暫存器1 6 0 a中的8位元數據。輸出操作隨時執行, Dout鎖存致能194啟動Dout鎖存器140,且數據在I0D[ 〇:31 中顯現。 此C C R C C糸統1 G 0之韌性及程式化已提供一模式,使得 CRC可在暫存器160c及暫存器160b的内容中執行。在此模 式中,應用數據匯流排106及閘184將輸出之内容向Dout鎖 -9- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 請 先 閱 讀 背 之 注 意 事 項 i 經濟部中央標準局員工消費合作社印製 哪955 B7 經濟部中央標準局員工消費合作社印製 存器1 4 0傳輸。數據匯流排1 0 5及閘1 8 5用於將暫存器1 6 0 c 的內容向CCRCC產生器130傳輸Μ產生CRC字元。CCRCC系統 1 0 0含一韌性结構,比之於其他结構,其他數據傳輸之排 列,文中所述之模式並非作為限制或排他之用° CCRCC系統100允許使用者將數據輸入Pl〇6c或H160b暫 存器及/或暫存器16Ga,且同時從狀態暫存器150讓取數 據,且將數據圼現在匯流排1D6上,且送進Dout鎖存器140 ,並離開至I 0 D [ 0 : 3 1 ]。在另一實施例中,狀態暫存器1 5 0 包含分開的次暫存器,且暫存器160相似,及多工器可視 需要將次暫存器與數據匯流排1 G 6連接。 , 圖7為單循環操作之例。在一單循環中,CCRCC系統 1 0 0將數據輸入I 0 D [ 0 : 3 1 ]中且鎖存在鎖存器1 1 0中(步驟 7 1 0,7 2 0及7 3 0 )。輸入媛衝器失能,Μ防止數據更進一步 從輸入媛衝器12G向鎖存器110傳輸(步驟74G)。在鎖存器 1 1 0中的數據驅動入數據匯流排1 G 5 (步驟7 5 0 )。 此時可經 由數據匯流排1 G 5及閘1 8 3及1 8 5,而為對應之暫存器 1 6 0 b 或暫存器160c所使用(步驟7 6 0 )。其他搡作在相同循環中 執行,例如:狀態暫存器1 5 G可内容可使用D 〇 U t鎖存器1 4 0 向I 0 D [ 0 ·· 3 1 ]傳輸(步驟7 7 0,7 8 Q,7 9 Q及8 0 0 )。 可不偏離 本發明之精神及範圍執行其他操作。致能信號由控制190 執行。控制1 9 0之一實施例為使用組合邏輯及類比計時延 遲使用於單循環操作中的致能之計時同步。另一實施例為 應用處理器及數位計時器執行控制。可應用其他控制方法 -10- .本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再剪馬本頁)
、1Τ 線 482955 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(g) 而不偏離本發明之精神及觀點。 詳細邏輯圖 圖2A,圖2B及圖2C為圖1中CRC系統的詳细示意圖,其 中顯示比較器1 7 〇,鎖存器器1 1 〇,C R C驅動器1 3 2,狀態暫 存器150,Dout鎖存器140,及編輯緩衝器之詳细邏輯圖。 圖3A,3B及3(:為CCRCC產生器130之詳细邏輯圖。CCRCC產 生器130之一典型階段310見圖4。圖5為比較電路170之_ 實施例的詳细邏輯圖。圖6為鎖存器電路110的詳细邏輯g Ο 高速CRC56 , 高速及緊緻C R C系統1 0 0由一先進的編輯緩衝器鎖存!g (圜2C之EB_HFF209)及圖2B之三態反相器7驅動電路207產 生。為了產生CRC,暫存器160b或暫存器160c的數據多工 後進入數據匯流排1G5(EBIO[0:31],或圖2C的D及C)且應 用鎖存器110(圖2之isosa — crc鎖存器110)經選通脈衝進入 CCRCC產生器130在圖2中已更詳细地予以顯示。鎖存器11〇 之每一 iso sa — crc含預丘RC電,隔離,選通脈衝及鎖存器 電路。在預丘EC電時,數據匯流排1G5之線路預丘RC電至 高狀態,而CRC選通脈衝192則至低狀態,且編輯緩衝器亦 預充電。當CRC為選通脈衝92所選通時,停止預丘RC電, 寫入驅動器或編輯緩衝器啟動而允許預充電而進入數據匯 流排1 0 5。一段時間足Μ發展出充電差異,且數據鎖存於 鎖存器110,其允許下一次存取時可啟動預充電,且經隔 -11- (請先閱讀背面之注意事項再本頁} M衣- -訂 線 本紙張適用中國國家標準(CNS ) Α4規格(210X297公釐) ^2955 ΑΊ Β7 經濟部中央標準局員工消費合作社印製 五、發明説明(β) 離數據匯流排1 G 5線路上的大電容而節省電源。此時鎖存 數據且圼現於鎖存器110之Q及Q*輸出,且直至下一次存取 前皆有效,鎖存器110Q及Q*為用於CCRCC產生器130之完全 CMOS值,該CCRCC系統1 00使用一預充電法且需要穩定的DC 輸出,K適當的啟動。CRC預丘RC電失能Μ從CCRCC系統 100中產生CRC輸出。該方法與CMOX EX0CRC##電路比較, 較快且所需佈局空間較小。 结論: 雖然已應用較佳實施例說明本發明,對於嫻熟此本技 術應知有多種不同的改變與該計可用於達成相同的目的且 取代上述實施例而不偏離本發明之精神及觀點。例如,每 個暫存器中位元的數目可加Μ改變而不偏離本發明之精神 及觀點。再者,設計時與暫存器及媛衝器有關的微小變化 可加Μ執行而不偏離本發明。嫻熟於電子,計算機及通訊 者應知本發明可用多個不同之實施例完成。例如任何併有 錯誤更正的數位条統可用於本發明,Κ提高能力增強的可 程式暫存器更正。此系統包含數位聲訊,視訊,計算機, 電腦網路,及其他通訊系統。此類應用用於涵蓋上面所討 論之較佳的適應及變動。因此本發明僅為下列申請專利範 圍及其對等敘述所限制。 -12- 本紙張尺度逍用中國國家標準(匸1^)八蝴洛(210父297公釐) .* ...Λ·'.':.: vW 'v.+ (請先閲讀背面之注意事項再本頁)
訂 線

Claims (1)

  1. 482955 A8 B8 C8 D8 年
    經濟部智慧財產局員工消費合作社印製 申請專利範圍 1 ♦一種錯誤更正系統,包含: 一輸入緩衝器,與第一堤連结; 一鎖存器,與輸入鑀衝器相連结,以鎖存數據; 一編輯媛衝器,含儲存錯誤更正字元的錯誤部份及儲 存數據字元的數據部份; 一錯誤字元產生器,含一輸入及一輸出,該輸入與該 鎖存器相連结,且該輸出與編輯媛衝器相連结,基於鎖存 器中的數據產生錯誤字元; 編部 輯 一 及統排行料 該 之誤 編 结 埠糸流執資中 器錯 與 連 元正匯係之 其 衝中 入 份 字更據測埠 , 緩器 輸 部 誤誤數偵一 統 輯衝 的 據 錯錯一誤第 糸 編媛 器 數;的該第錯至 正 及輯 生 之埠份於在而輸 更 器編 產 器一部中於,傳 誤 生在;元. 衝第誤其用料器 錯 產及號字 媛结錯且生資衝 之 元元信誤 輯連於,產之緩 項 字字誤錯及編器用埠係器輯 1 誤誤錯將 ♦,將存一元元衝編 第 錯錯 I ,结,鎖含字字鑀自 圍 與於生排連排出器據誤輯上 範 其其產流相流輸衝數錯編排 利 ,K 元匯份匯將鑀的該至流 專 路,字據部據且輯份,輸匯 請 電结正數據數,編部中傳據 申 較連更一數二器該據環埠數 如 比相誤第之第存中數循一 二 , 一 份錯一器一鎖其於一第第 2 部的 衝 出 甩單自在 輯份 媛 輸 一之上於。 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) 經濟部智慧財產局員工消費合作社印製 482955 A8 B8 C8 D8 六、申請專利範圍 編輯鑀衝器的數據部份包含一表頭部份及一粗略數據部份 ,且其中數據字元埠含一用於表頭部份的表頭字元埠,及 一用於粗略字元埠的粗略字元埠。 3 ♦如申請專利範圍第1項之錯誤更正系統,其中該 編輯緩衝器的數據部份包含一表頭部份及一預決定數據與 後決定數據部份,且其中數據字元埠含一用於表頭部份的 表頭字元埠,及一用於預決定數據與後決定數據的預決定 數據與後決定數據埠。 4 ♦如串請專利範圍第1項之錯誤更正糸統,其中該 錯誤字元產生器為一循環冗赘檢査產生器。 5 ·如申請專利範圍第2項之錯誤更正系統,其中該 錯誤字元產生器為一循環冗赘檢査肩生器。 6 ·如申諝專利範圍第3項之錯誤更正系統,其中該 錯誤字元產生器為一循環冗赘檢査產生器。 7 · —種數據字元之錯誤偵測及更正方法,該數據字 元含一數據部份、一表頭部份、及一錯誤更正部份,包含 下列步驟: 同時傳輸數據部份至一鎖存器及表頭部份至一錯誤信 號產生器; 在錯誤信號產生器中執行於表頭部份之一錯誤檢査, 其運用錯誤更正部份; 由錯誤信號產生器產生一錯誤信號,該錯誤信號當錯 誤檢查偵測出一錯誤時係具有第一值而當錯誤檢査未偵測 -2 ~ 本紙張尺度適用中國國家標準(CNS ) A4g ( 210X297公釐) ---------^1-----訂------0 (請先閲讀背面之注意事項再填寫本頁) 482955 A8 B8 C8 D8 六、申請專利範圍 出一錯誤時係具有第二值; 接收於鎖存器之錯誤信號,其中第一值使得鎖存器禁 止數據部份之傳輸,而第二值使得鎖存器可傳輸數據部份 ♦ 9 其中該傳輸、執行、產生及接收步驟均發生於錯誤信 號產生器之單一循環中。 8 · —種在循環冗赘檢査系統之單一循環中執行多個 操作的方法,該系統含一埠、一輸入媛衝器、一輸入鎖存 器、一第一數據匯流排、一暫存器、一輸出鎖存器、及一 第二數據匯流排,該方法包含下列步驟: 致動輸入媛衝器K接收來自埠的數據; 鎖存來自輸入媛衝器的數據於入鎖存器中; 使輸入緩衝器失能; 傳輸在輸入鎖存器的數據至第一數據匯流排;且 致動輸出鎖存器* Μ傳送第二數據匯流排的內容至該 埠,其中來自該埠之數據係傳輸於第一數據匯流排,且同 時第二數據匯流排之內容係傳輸至該埠,Κ透過該循環冗 鰲檢査系統而致能一雙向數據流。 9 .如申請專利範圍第8項之方法,更包含下列步驟: 儲存數據在暫存器的第一數據匯流排;及 處理儲存在暫存器中的數據。 -3 - 本紙張尺度適用中國國家標率(CNS )八4胁(210X297公釐Τ (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製
TW084112480A 1995-06-07 1995-11-23 High speed cyclical redundancy check system. TW482955B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/474,397 US5854800A (en) 1995-06-07 1995-06-07 Method and apparatus for a high speed cyclical redundancy check system

Publications (1)

Publication Number Publication Date
TW482955B true TW482955B (en) 2002-04-11

Family

ID=23883351

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084112480A TW482955B (en) 1995-06-07 1995-11-23 High speed cyclical redundancy check system.

Country Status (8)

Country Link
US (2) US5854800A (zh)
EP (1) EP0830741B1 (zh)
JP (1) JP3020009B2 (zh)
KR (1) KR100264875B1 (zh)
AT (1) ATE178443T1 (zh)
DE (1) DE69508800T2 (zh)
TW (1) TW482955B (zh)
WO (1) WO1996041424A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6289023B1 (en) * 1997-09-25 2001-09-11 Hewlett-Packard Company Hardware checksum assist for network protocol stacks
US6516363B1 (en) 1999-08-06 2003-02-04 Micron Technology, Inc. Output data path having selectable data rates
US6694416B1 (en) 1999-09-02 2004-02-17 Micron Technology, Inc. Double data rate scheme for data output
GB0013350D0 (en) * 2000-06-01 2000-07-26 Tao Group Ltd End of message markers
US6906961B2 (en) * 2003-06-24 2005-06-14 Micron Technology, Inc. Erase block data splitting
KR101110625B1 (ko) 2005-03-09 2012-02-16 삼성전자주식회사 전송 데이터의 무결성 검사 방법 및 수단
US7444579B2 (en) * 2005-04-28 2008-10-28 Micron Technology, Inc. Non-systematic coded error correction
US7453723B2 (en) 2006-03-01 2008-11-18 Micron Technology, Inc. Memory with weighted multi-page read
US7369434B2 (en) * 2006-08-14 2008-05-06 Micron Technology, Inc. Flash memory with multi-bit read
US7739576B2 (en) * 2006-08-31 2010-06-15 Micron Technology, Inc. Variable strength ECC
US9106258B2 (en) 2013-11-22 2015-08-11 International Business Machines Corporation Early data tag to allow data CRC bypass via a speculative memory data return protocol

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55120252A (en) * 1979-03-12 1980-09-16 Nec Corp Error control system
JPS5776621A (en) * 1980-10-30 1982-05-13 Fujitsu Ltd Data processing system having input and output system
JPS58206254A (ja) * 1982-05-27 1983-12-01 Nec Corp 誤り検出符号生成/検査方式
US4720830A (en) * 1985-12-02 1988-01-19 Advanced Micro Devices, Inc. CRC calculation apparatus having reduced output bus size
JPH01150940A (ja) * 1987-12-08 1989-06-13 Hitachi Ltd Crc演算方式
JPH03505035A (ja) * 1989-02-16 1991-10-31 グラマン エアロスペース コーポレーション 超高速エラー検出ネットワーク
US5241546A (en) * 1991-02-01 1993-08-31 Quantum Corporation On-the-fly error correction with embedded digital controller
US5691976A (en) * 1992-04-02 1997-11-25 Applied Digital Access Performance monitoring and test system for a telephone network
GB9312135D0 (en) * 1993-06-11 1993-07-28 Inmos Ltd Generation of checking data
US5602857A (en) * 1993-09-21 1997-02-11 Cirrus Logic, Inc. Error correction method and apparatus

Also Published As

Publication number Publication date
JPH10510411A (ja) 1998-10-06
US5854800A (en) 1998-12-29
US5964896A (en) 1999-10-12
KR19990022495A (ko) 1999-03-25
WO1996041424A1 (en) 1996-12-19
DE69508800D1 (de) 1999-05-06
EP0830741A1 (en) 1998-03-25
JP3020009B2 (ja) 2000-03-15
ATE178443T1 (de) 1999-04-15
KR100264875B1 (ko) 2000-09-01
EP0830741B1 (en) 1999-03-31
DE69508800T2 (de) 1999-08-05

Similar Documents

Publication Publication Date Title
US7093061B2 (en) FIFO module, deskew circuit and rate matching circuit having the same
US7979611B2 (en) Multi-protocol serial interface apparatus and system-on-chip apparatus including the same
US7152136B1 (en) Implementation of PCI express
US12224953B2 (en) Wide elastic buffer
CA1203918A (en) Multi-device apparatus synchronized to the slowest device
JP3020009B2 (ja) プログラマブル・アーキテクチャを使用する高速巡回冗長検査システム
GB2235995A (en) Apparatus for read handshake in high-speed asynchronous bus interface
JP4336860B2 (ja) シリアルインタフェース回路、及びシリアル受信器
US6668335B1 (en) System for recovering data in a multiprocessor system comprising a conduction path for each bit between processors where the paths are grouped into separate bundles and routed along different paths
US7966435B2 (en) Integrated circuit design structure for an asychronous data interface
TW510101B (en) Data transmitting device, data transmission system and method
JPH0561820A (ja) 入出力装置
Wang et al. DMA controller design based on SHA-1 dual channel improvement algorithm
JPH0528104A (ja) マルチプロセツサシステム
KR100228475B1 (ko) 프레임 데이터 수신장치
JPS58210741A (ja) 信号伝送回路
JP2845768B2 (ja) 時刻情報同期化装置
Kleijn et al. A general framework for comparing sequential and parallel rewriting
Herbst Pretty Good Protocol Version 2–Design Specification
JPH03144739A (ja) 二重化記憶装置へのデータ転写制御方式
Schmaltz Formal verification of a time-triggered hardware interface
JPS636942A (ja) デ−タ受信回路
Twarok et al. Automated Derivation of ILP Implementations from SDL Specifications
Flynn Cycle time
JPH0535501A (ja) 割込み信号制御回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees