WO1987006369A1 - Procede d'affectation d'un numero de fentes de plaques - Google Patents

Procede d'affectation d'un numero de fentes de plaques Download PDF

Info

Publication number
WO1987006369A1
WO1987006369A1 PCT/JP1987/000226 JP8700226W WO8706369A1 WO 1987006369 A1 WO1987006369 A1 WO 1987006369A1 JP 8700226 W JP8700226 W JP 8700226W WO 8706369 A1 WO8706369 A1 WO 8706369A1
Authority
WO
WIPO (PCT)
Prior art keywords
slot number
board
slot
address
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP1987/000226
Other languages
English (en)
French (fr)
Inventor
Mikio Yonekura
Jiro Kinoshita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to DE87902717T priority Critical patent/DE3788502T2/de
Publication of WO1987006369A1 publication Critical patent/WO1987006369A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection

Definitions

  • the present invention relates to a method of assigning a board port number, and particularly to a computer control system in which the system configuration changes, so that the board can be used without changing the software. Use the appropriate method for doslot numbers.
  • the address map needs to be the same. For this purpose, it is necessary to set the address for each board when assembling the equipment.
  • the address is automatically set according to the slot position on the back panel, and the board slot number is assigned to the back panel.
  • Connector can be provided.
  • the present invention solves the above-described problems, eliminates the need for manual board address setting work, does not change parentheses, and enables the software of the largest system even for lower-level systems.
  • the purpose is to provide a method of assigning board slot numbers so that they can be used as they are.
  • the slot number of the board in the system where the configuration board fluctuates The slot number in the largest system in the assignment method.
  • a software is created, a module identification code of a board for each slot is read out for a specific system, and the read out module is a slot number for the maximum system.
  • the present invention provides a method of assigning a board slot number, wherein the board slot number is converted into a code number and executed without changing the software in the maximum system.
  • each board automatically loads its module. l Then, it is converted to the s-score number of the s large system. Even if the number and types of modules are different, the software diners of the largest system can be used as they are.
  • No. 11 is a projection of the present invention, and shows the relation between the slot number y and ⁇ , ⁇ ,
  • Figure 23 shows the block configuration of the board in the lower system.
  • Fig. 3 is a diagram showing the detailed block configuration of the cut symbol control unit 40.
  • FIG. 4 is a time chart of the Scott number coder
  • FIG. 5 is a diagram showing an address map of the present embodiment.
  • Figure 1 shows the slot numbers on the back panel of the Kiyoshi Kiyoshi and the orchid staff on the board.
  • 10 represents the 0 scot number and board layout of the largest system.
  • 11 1 is the physical score number (hereinafter referred to as the physical cot number).
  • 13 to 18 are boards having various functions, which are shown below. .
  • 2 i is the physical slot number. i 3 to I 8 A board with various functions, and the same as the largest system.
  • 2 2 is the logical slot number. In other words, the logical slot number of the lower system is converted to the physical slot number and the physical slot number of the largest system.
  • the software created by the largest system operates on the hardware of the lower system as well as the board arrangement on the buffer panel which is the same as the hardware of the largest system. I can do it.
  • the lower-level system it is necessary to set up software beforehand while accessing the board that has not been implemented. Next, the conversion from a physical slot number to a logical slot number is described.
  • FIG. 2 shows the block diagram of the board in the lower system.
  • 13 to 16 indicate the same boards as in Fig. 1.
  • Slot number loader 31 gives the physical slot number to each slot board when power is turned on. Has functions.
  • slots 1.4, 15 and 16 have slot check control unit 40. Puru.
  • the slot number control unit sends the module identification number described later to slot number ⁇ -31, and converts the address accessed by the logical slot number to the actual address. Has the ability to lyse.
  • module identification numbers 33, 34, and 35 are built-in.
  • the module identification number is a number indicating the function on the hardware of each board.
  • Each board is interconnected via a bus 0.
  • each line of data line * D 1-54, * D 2-55, * D 3-55 ...- Corresponds to the physical sig number for each board. It is connected. In other words, data line * D 1 is connected to physical slot number 1 and data line * D 2 is connected to physical call slot number 2 with the corresponding grandchild. It has been done. This signal is used to read the module identification number of each board when power is turned on.
  • the slot number control unit 40 will be described in detail.
  • Fig. 3 shows the detailed dark blue configuration of slot number control unit 40.
  • 41 is an address decoder. Lines A0 to A23 below the address decoder 41 indicate that 23 bits are input from 0 bits of the address bus.
  • the output above indicates a signal that goes to logic "1" when the corresponding address is input.
  • 8 XXXXXH indicates the address 24 bits in hexadecimal notation, indicating that the most significant digit is 8 and all other digits are any number. The last H indicates that it is in hexadecimal.
  • F 0 0 0 0 XH consists of the hexadecimal F 0 0 0 0 in the upper 5 digits and the lowermost digit in any number. It is shown.
  • 4 2 is a slot number register for registering a slot number, a physical slot number is first recorded, and then a physical slot number is recorded. 4 Use the 3 and 4 4 comparators. Fig.
  • Reference numerals 45, 46, and 4 indicate end gates, and reference numeral 43 indicates a bus driver for outputting a module identification number to a data bus.
  • 51 is an addressless. In this embodiment, it is composed of 2 bits. 5 2 data paths, and in the present embodiment, 3 i-bits. 5 3 is the signal line for writing and reading data, and the signal line is read D. Then, the slot number loader 31 in FIG. Navigating based on the timing chart; Chapter 4 shows the timing chart of the soot number loader. As shown in the figure, * CLR is a clear signal, and when power is turned on-the entire period is initialized.
  • the address buses A4 to A3 are addressless.
  • a signal from 4 bits to 23 bits is shown, and the address bus is controlled as soon as the output of timing T0 to T15 becomes FFFFFXH.
  • ⁇ de Resubasu a 0 ⁇ 3 is Tsu 3 bi from 0 human 'Tsu door of ⁇ de Resubasu shows the signal until note, 0 ⁇ Z is Te Oi to Ti Mi ring T 0 to You in Figure; to Ti Mi ring T 1 in 1, each bit in Ruyou such a 2, Ti Mi ring tau 2
  • Data bus D 0 to 15 At timing ⁇ 0, the least significant bit is 0, at timing ⁇ 1 the next least significant bit is 0, and at timing ⁇ 2 the second lowest bit is It is controlled when the bit becomes 0.
  • the first slot has data D1 and the second slot has data D2.
  • Each timing slot has a data D1. These are given as timing signals to the i-th to fifteenth scots from to ⁇ 15, respectively.
  • ⁇ The back panel can be less than 15 slots, so timing may be necessary up to 15 times.
  • * WR is data
  • the input FF of gate .46 is set to '0', and the address A of address 46, which is set at address 0, is addressed.
  • To the physical number G number cash register When the physical Scott number is written to the star, the control is transferred from the basic board 13 to a predetermined CP.
  • the CP module reads the module identification number of each board, and creates a physical slot number and a module identification number C table in the ⁇ -car memory in the CP board.
  • the module identification number is 3H
  • the gate 47 input signal F0 0 G0 XH is "1”
  • the controller and the controller 44 are in the slot number register.
  • FIG. 5 shows an address map of this embodiment.
  • the address is in the range of 0000 000 to FFFFFF, and the address of 800 000 to '300 000 is assigned to each slot.
  • the table of the physical slot number and the module identification number is created at addresses F000000 to F00000F.
  • a correspondence table between the logical slot number and the module discrimination number in the largest system is created at addresses F00001 to F00001F.
  • C ⁇ ⁇ compares the table of the lower system with the table of the maximum system, and assigns the slot number of the maximum system, that is, the logical 'slot number', for the same module of the lower system.
  • Nodearu c This is Te Oi in FIG. 3, the gate one door 4 6 Input signal FFFFX ⁇ is "! _" next to, signal * WR is "0, and the signal * ⁇ DS is ⁇ 0" become When deer The luscot number is written in the number register # 2 in II. Similarly, the logical slot number is stored in the scoring number register 40 of each board.
  • each slot is assigned to addresses from 800.000 to 300.000. Therefore, when the address 80000000 is selected, that is, the input signal 8XXXX of the gate 45 shown in FIG. 3 becomes "1", and furthermore, The logical slot number stored in the slot number register 42 and the address A16 to 19 correspond to the output of the comparator 43: When it becomes 1 ", the intensity of the '-' port 45 becomes!: 1, the module selection signal becomes ⁇ ", and the unit in the board is accessed. What In other words, it is not the fixed board that is actually accessed, but the board that corresponds to the module specified in the large system is selected and accessed. Duru. In the above explanation, the physical slot number is converted to the physical slot number by using a fixed CPU to execute it. However, when there are multiple CPs, which C After deciding whether to use the same as the host CPU, it can also be performed.
  • the selection signal * IDS for each board uses four bits, but in the present embodiment, this is done with one bit.
  • each board module is degraded so that it can be accessed by the slot number of the module of the software of the largest system. This makes it possible to use the tuner without changing and converting it, which is useful for promoting the development of software in a system in which the system composition fluctuates.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Programmable Controllers (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

明 ボー ドスロ ッ ト番号の劄当方法 技 術 分 野
本発明はボー ドス口 ·ン ト番号の割当方法に し、 特に、 シ ステム構成が変動するコ ンピュ ータ制御システムにぉぃて、 ソフ トゥェァを変更することな く使用できるょぅにしたボー ドスロ ッ ト番号の劄当方法に閭する。
- . 背 景 技 術
ー般にコ ンピュータ制御システムにぉぃては多数のボー ド が使用され、 且っ、 制御対象にょ 7てそ øシステム構成が変 動する場合が多ぃ。 システム構成にょってァ ドレスマ ップが 変動すると、 たとぇ下位のシステム構成でぁってもソフ トゥ ェァの互換性がな く なり、 ぁらたにソ フ ト ゥェァを作成した り、 ソフ トゥェァをコ ンバー ト しなければならなぃ。 しかし ソフ トゥェァの開発には相当の時間と費用を要し、 又、 ソフ トゥェァのコ ンバ一 ト も簡単ではなぃ。
従って、 システム構成が変ゎってもァ ドレスマ ッブは同ー にしてぉく必要がぁる。 このためには装置を組立てるときに ボー ドごとにァ ドレス設定をする作業が必要にな 'りゎずらゎ しぃ。
そこでバックパネルのスロ ッ ト位置にょって自動的にァ ド レス設定がなされるょぅにボー ドスロ ッ ト番号をバックパネ ルコネクタょり与ぇるこ とが行ゎれる。
すべてのシステム搆成でァ ドレスマップが同ーになるょぅ にするためのーっの解決方法としてはバックパネルを最大シ ステムと最小システムで同一にしてぉく ことでぁる。 各； 一 ドはそのァ ドレスに対応したスロ ン トに実装される。
しかし、 最大システムと最小システムとの差が大きぃと、 同ーのバツクパネルを使^することは多大の無駄が発生する
. 発 明 の 開 示
本発明では上記問題点を解決し、 人手にょるボー ドのァ ド レス設定作業が要らず， かっソフ トゥェァの変更をすること な く 、 下位システムにぉぃても最大システムのソフ ト ゥェァ がそのまま使用できるょぅにするためのボー ドスロ ッ ト番号 の割当方法を提供することにぁる。
本発明では上記の問題点を解決するために、
複数のボー ドから搆成される制御システムでぁって、 該構 成ボー ドが変動する システムにぉけるボー ドのスロ ッ ト番号 割当方法にぉぃて、 最大システムにぉけるスロ ッ ト番号を定 めてソフ トゥェァを作成し、 特定のシステムにぉぃて各スロ ッ トにぁるボー ドのモジュール識別記号を読出し、 該読出し たモジュールを前記最大システムにぉけるスロ ッ ト番号の番 号に変換し、 前記最大システムにぉけるソフ トゥヱァを変更 することなく実行させるょぅにしたことを特徴とするボー ド スロ ッ ト番号の割当方法が提供される。
上記方法にょれば、 各ボー ドが自動的にそのモジュールを l さ て 、 s大シス テムのス コ ノ ト 番号に^換さ . る oて モ ジ ールの数及び種類が異なる システムて も最大ンステム のソフ ト ゥニァがそのまま使用できる。
5 II 面 の 簡 単 な 説 明
第 ί 11は本発明の突施例レっバ クバネルのスロ y §号と ボ - ；、 ·'の 係を示す ϋでぁり 、
第 2 31 下位システムにぉけるボー ドのブロ ッ ク構成を示 す図でぁ 'り 、
0 第 3図はス α ッ ト §号制御ュニッ ト 4 0 の詳 ¾なブ 'コ y ク 镥成を示す図でぁり、
第 4図はスコ ッ ト番号 ーダのタィ ム ニ ャ - ト図でぁ 'り、 第 5図は本 %施例のァ ドレスマ ンプを示す図でぁる。
0 発明を実施するための最良の形態
以下本発明のー実施例を図面に基づぃ 説明する。 第 1図はー実施洌のバ ッ クパネルのス ロ ッ ト番号とボ ー ド の蘭係を示す図でぁる。 図にぉぃて、 1 0 は最大システムの 0 ス コ ッ ト番号とボー ドの配置を表す。 1 1 は物理的なス□ ·ン ト番号 （以下フ ィ ジカルス コ ッ ト番号とぃ ぅ ） でぁる。 1 3 〜 1 8 は各種の璣能を有するボー ドでぁり、 以下 'にこれを示 -す。 .
1 3 Β べィ シ ッ ク ボー ド
2S 1 C P U C P U ボー ド メ モ リ ボ一 ド ii 1ix 1 铀制御ボー ド
ビジョ ンセ ンスボー ド
Figure imgf000006_0001
ネ ノ ト ヮークボー ド
2 0 は特定の下位システムでぁり、 スロ ·>· ト数は 8 ϋでぁ る。 2 i はフ ィ ジカルスロ ッ ト番号でぁる。 i 3 〜 I 8各種 の機能を有するボ— ドでぁり、 最大システムと同ーでぁる。 2 2 はロジカルスロ ッ ト番号でぁる。 即ち、 下位システムの ロジカルスロ ッ ト番号はは最大システムにぉけるフ ィ ジカル スロ ッ ト番号及びロ ジカルスロ ッ ト番号とー致するょぅに変 換されるのでぁ -る。
そして、 最大システムで作成されたソフ トゥェァは下位シ ステムのハ一 ドゥ ヱァの上でも最大システムのハ一 ドゥ ェァ と同ーのバ フ クパネル上のボー ドの配置を有するものとして 作動することができるのでぁる。 但し、 下位システムにぉぃ ては、 実装されてぃなぃボー ドにたぃして C P し'がァクセス しなぃょぅに予めソフ ト ゥェァを組んでぉく必要がぁる。 次に、 フ ィ ジカルス ロ ッ ト番号からロジカルスロ ッ ト番号 への変換にっぃて述べる。
第 2図は下位システムにぉけるボー ドのブ α ック搆成図を 示す。 図にぉぃて 1 3 〜 1 6 は第 1図と同じボー ドを示す。 べィ シックボー ド 1 3 内にはスロ ッ ト番号ロ一ダ 3 1がぁる スロ ッ ト番号ローダ 3 1 は、 電源投入時にフィ ジカルスロ ッ ト番号を各スロ ッ トのボー ドに与ぇる機能を有する。 又、 ボ ー ド 1 .4、 1 5、 1 6 にはスロ ッ ト審号制御ュニッ ト 4 0 が ぁる。 ス ソ ト番号制御ュニ ッ トは後述するモジュ—ル識別 番号をス ロ ッ ト番号 α—ダ 3 1 に送ったり、 ロジカルスロ ッ ト番号でァクセスされたァ ドレスを実際のァ ド レスに変渙す る機能を有する。 さ らに、 モジュール識別番号 3 3 、 3 4、 3 5が内蔵されてぃる。 モジュール識別番号は各ボー ドのハ ー ドゥヱァ上の機能を表す番号でぁる。 そして、 各ボー ドは バス ，ί 0を介して相互に接铙されてぃる。 又、 各ボー ドには データ ラ ィ ン * D 1 — 5 4 , * D 2 - 5 5 , * D 3 - 5 5…-. の各ビ ン トがフ ィ ジカ ルス σ ト番号に対応して接铙され てぃる。 即ち、 フ ィ ジカルス ロ ソ ト番号 1 にはデー タ ラ ィ ン * D 1 、 フ ィ ジ 'カルス ロ ッ ト番号 2 にはデ一 タ ラ ィ ン * D 2 とぃぅ対応閬孫で接続されてぃる。 この ί 号は電籙投入時に 各ボー ドのモジュ ール識別番号を読み出すために使用する。 次に、 ス ロ ッ ト番号制御ュニ ッ ト 4 0 の詳铂にっぃて說明 する。 第 3図にス ロ ッ ト番号制御ュニ ン ト 4 0 の詳紺なブコ 'ン'ク構成図をしめす。 図にぉぃて 4 1 はァ ド レスデコーダで ぁる。 ァ ド レスデコ ーダ 4 1 の下の ラ ィ ン A 0 〜 2 3 はァ ド レスバスの 0 ビ ッ トから 2 3 ビ ッ トが入カされてぃる こ とを 示す。 その上の出カは該当するァ ド レスが入カされたときに 論理 " 1 " になる信号を示す。 例ぇば 8 X X X X X Hはァ ド レス 2 4 ビッ トを 1 6進数でぁらゎし、 最上位桁が 8でそれ 以外の各桁はどんな数でもょぃことを示す。 最後の Hは 1 6 進数でぁることを示す。 同様に F 0 0 0 0 X Hは上位 5桁が 1 6進数 F 0 0 0 0 でぁり、 最下位の桁はどの数でもょぃこ と 示す。 4 2 はス c ッ ト 号を記憧する スロ ッ ト番号記 · レ ジスタでぁ 最初 フ ィ ジカルス α ッ ト番号が記 ¾され、 次に、 コジカルス π ッ ト番号が記镜される。 4 3及び 4 4 コ ンパ レータでぁり、 図 ©上と下から入る ί雲号デ—タがー致 する と右側にー致 ft号を岀す。 4 5 、 4 6 、 4 了 はァン ドゲ ー トでぁり、 4 3 はモジュ—ル識別番号をデータバスに出カ するためのバス ドラィ パでぁる。 5 1 はァ ドレスノ スでぁり . この実施例では 2 ί ビ トで構成してぁる。 5 2 データパ スでぁり、 本実施例では i 3 ビ ノ トでぁる。 5 3 はデータを 書き込み読み出すたカの !Π ΙΙ信号ラィ ンでぁり、 書き込み 号 読み出 Dがぁる， 次に、 本実施例の第 2図のス π ッ ト番号ローダ 3 1 Ο動作 にっぃてタィ ムチャー トをもとに逑べる； 第 4 ϋにス ソ ト 番号ロ—ダのタ ィ ムチ ャー トを示す。 図にぉぃて * C L Rは ク リ ァ信号でぁり、 電^投入時ー定期間全体 o ¾ ¾をィ ニシ ャルク リ ァする， ァ ド レスバス A 4 〜 2 3 はァ ド レスノ、、 'ス ø 4ビッ トから 2 3 ビソ .トまでの信号を示し、 タィ ミ ング T 0 〜 T 1 5 の簡その出カが F F F F F X Hになるょぅにァ ド レ スバスを制御し、 その結果、 図のょぅに信号 F F F F F X H はタィ ミ ング T 0からタィ ミ ング T 1 5 O B^ :: 1 " になる。 ァ ド レスバス A 0 〜 3 はァ ド レスバスの 0 ヒ' ッ トから 3 ビ っ トまでの信号を示し、 図のょぅにタィ ミ ング T 0 にぉぃては 0 }Z； タィ ミ ング T 1 では 1 に、 タィ ミ ング τ 2 では 2 にな るょぅに各ビッ トを '御する。 データバス D 0 〜 1 5 ：まタィ ミ ング τ 0 で ' ,ά最下位のビ ッ トが 0 に、 タ ィ ミ ング τ 1 では 最下位の次のビ ン トが 0 に、 タ ィ ミ ング Τ 2 では最下位から 2 番目のビッ トが 0 になるょぅ に制御される。 各ス ロ ッ トに は第 1 番目のスコ ッ ト にはデータ D 1 が、 第 2 番目のスロ ッ トにはデーク D 2 カく、 それぞれ接 されており、 各タ ィ ミ ン グ Τ 1 〜から Τ 1 5 までのぁぃだそれぞれ i 番から 1 5 番ま での ス コ ン ト にタ ィ ミ ング信号と して与ぇ られる。 勿論、 下 位システムて'： ίバッ クパネルは 1 5 ス ロ ン ト以下でぁるので タィ ミ ング Τ 1 5 迄は必要なぃ場合もぁる。 * W Rはデータ
10 を書き込むための制御信号でぁる。 次に、 パッ クノ、：ネルのスコ ッ ト 1 番に入ってぃるボ一 ドに っぃてフ ィ ジカルス ロ ソ トの書き込み、 っぃて述べる。
第 3 図にぉぃて、 タ ィ ミ ング Τ 1 でゲー ト .4 6 の入カ F F は ：' 0 " で されてぃる ト 4 6 の出 ァ ド レス A はァ ド レス 込まれる。 フ ィ ジカル こまれるの ッ ト番号へ
Figure imgf000009_0001
ト番号レジ スタへのフ ィ ジカルスコ ッ ト番号の書き込みが终ゎる と制御 はべィ シ ックボー ド 1 3 から予め決められた C P じに移され る。 C P じは各ボー ドのモジュール識別番号を読み取って、 C P じボー ド内にぁる π —カルメ モ リ にフ ィ ジカルス ロ ッ ト 番号とモジュール識別番号 C テ一ブルを作る。 この時のモジ ュール識別番号は第 3 Hにぉぃて、 ゲー ト 4 7入カ信号 F 0 0 G 0 X Hが " 1 " となり 、 又、 コ ン 、 レータ 4 4がス π ッ ト番号レジスタ 4 2 の gカとァ ドレスバス A 0 〜 3 の信号を 比較してこれがー致したときに ：： 1 " となる信号を出カして、 且っリ ー ド信号 * R Dが κ 0 ， ' となり、 バス ドラィ ノ、 ' 4 8 を 介してデータバ-スに読み出される。
第 5図に本実施例のァ ドレスマ ップを示す。 図にぉぃてァ ドレス は 0 0 0 0 0 0 〜 F F F F F F番 ¾でぁり、 各ス ロ ッ ト用には 8 0 0 0 0 0 〜 '3 0 0 0 0 0番地が割り 当ててぃる。 フ ィ ジカルスロ ッ ト番号とモジュール識別番号のテーブルは F 0 0 0 0 0番地〜 F 0 0 0 0 F番地に作られてぃる。 又、 最大システムにぉける ロジカルス ロ ッ ト番号とモジュ ール議 別番号の対応テーブルは F 0 0 0 1 0 〜から F 0 0 0 1 F番 地に作られてぃる。
次に、 C Ρ ϋは下位システムのテーブルと最大システムの テーブルを比較して、 下位システムの同ーモジュールにっぃ ては最大システムのスロ ッ ト番号、 即ちロジカル'スロ ッ ト番 号を割り 当てるのでぁる c これは第 3図にぉぃて、 ゲ一 ト 4 6 の入カ信号 F F F F X Ηが " ！_ " となり、 信号 * W Rが " 0 となり、 信号 * ί D Sが κ 0 " となったときにロジカ ル ス コ ソ ト番号がス ン ト番号レジスタ ί 2 に記 IIされる Ο でぁる。 同様に各ボー ドのスコ ソ ト番号レジスタ 4 0 にロ ジ カルス ロ ッ ト番号が記憶される。
次に、 各ボー ドがァク セ スされたと きの勤诈にっぃて述べ る。 第 .5 図に示すょぅ に、 各ス ロ ッ ト は 8 0 0 0 0 0 番地〜 から 3 0 0 0 0 0 番地に割り 当て られてぃる。 従って、 ァ ド レス 8 0 0 0 0 0 番地が選択されたとき、 即ち、 第' 3図にぉ けるゲ.一 ト 4 5 の入カ信号 8 X X X X X Ηが " 1 " になり 、 さ らに、 ス ロ ッ ト番号レジスタ 4 2 に記憶されてぃる ロジカ ルス ロ ソ ト番号-とァ ド レスの A 1 6〜 1 9 がー致してコ ンパ レ一タ 4 3 の出カが ：： 1 " になった時に '-'ー ト 4 5 の岀カが !： 1 となり 、 モ ジ ュ ール選択信号が α " となり 、 ボ一 ド 内のュニ ッ トがァクセスされる こ とにな 。 即ち、 実際にァ ク セスされるのは固定したボー ドではな ·、 .大システムで 規定されたモ ジュ ー ルとー致するモジュ ルに .1 する ボー ドが選択ァク セスされる Οでぁる。 上記の説明では、 フ ィ ジカルス ロ ッ ト番号をロ ジカ ルス ロ ッ ト番号に変換するのに固定した C P Uで行ぅ ょ ぅ に itべた が、 複数の C P ϋがぁる場合はどの C Ρ じをホス ト C P Uに するかを決めてから行ぅ こ ともできる。
又、 従来の場合各ボー ドへの選択信号 * I D Sは 4 ビッ ト を用ぃてぃが、 本実施 ί列ではこれを 1 ビ ン ト で行ぅ ょぅ にし てぃる。 以上説明したょぅに、 本発明では各ボー ド Οモジュ— ^を 最大システムのソフ ト ゥェァのモジュールのスロ ッ ト番号で ァクセス出来るょぅに変漠してぃるので、 最大システムのソ フ トゥヱァを変更、 コ ンバー トすることな く使用することが 可能となり 、 システム镥成が変動す.る システムにぉける ソフ トゥェァの開発の浞進に有用でぁる。 ·
装置の組立にぉぃても同じ種類のボ— でぁってもァ ドレ ス¾定などのゎずらゎしぃ手作業を全く行ぅ ことな く 、 単に バツ クパネルに揷入するのみでょ！,、' s これは ¾守時にぉ f る ボー ド交換作業-を楽にする意唉でもメ リ ッ トがぁる。

Claims

1 . 複数のボー ドから搆成される制御システ厶でぁって、 該構成ボー ドが変勛する システムにぉけるボー ドのス ロ ッ ト 番号割当方法にぉぃて、
最大システムにぉけるス σ ッ ト番号を定めてソフ ト ゥェァ 青
を作成し、 ·
特定のシステムにぉぃて各スロ ッ トにぁるボ一 ドのモジュ の
—ル識別記号を読出し、
10 該読出したモジュールを前記最大システムにぉけるスロ ッ ト番号の番号に-変換し、
前記最大システムにぉけるソフ ト ゥェァを変更するこ とな く実行させるょぅにしたことを特徴とするボー ドス ッ ト番 号の割当方法。
2 . 複数の C P Uボー ドから、 ホス ト C P Uとなるポー ド を決定してから各ボ - ドのスロ ッ ト番号を変換するょぅにし たことを特徴とする特許請求の範囲第 1項記載のボー ドスロ ン ト番号の割当方法。
3 . 前記スロ ッ ト番号を割り 当てるのに、 前記ボー ドのス π ッ ト番号制御ュニッ トにょってスロ ッ ト番号を変換するょ ぅにしたことを特徴とする特許請求の範囲第 1 項記載のボー ドスロ ッ ト番号の割当方法。
Figure imgf000013_0001
PCT/JP1987/000226 1986-04-18 1987-04-10 Procede d'affectation d'un numero de fentes de plaques Ceased WO1987006369A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE87902717T DE3788502T2 (de) 1986-04-18 1987-04-10 Verfahren zur zuweisung einer leiterplattensteckplatznummer.

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61/089641 1986-04-18
JP61089641A JPS62245461A (ja) 1986-04-18 1986-04-18 ボ−ドスロツト番号の割当方法

Publications (1)

Publication Number Publication Date
WO1987006369A1 true WO1987006369A1 (fr) 1987-10-22

Family

ID=13976399

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1987/000226 Ceased WO1987006369A1 (fr) 1986-04-18 1987-04-10 Procede d'affectation d'un numero de fentes de plaques

Country Status (5)

Country Link
US (1) US4992976A (ja)
EP (1) EP0266428B1 (ja)
JP (1) JPS62245461A (ja)
DE (1) DE3788502T2 (ja)
WO (1) WO1987006369A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01237785A (ja) * 1988-03-18 1989-09-22 Canon Inc 電子機器
US5257387A (en) * 1988-09-09 1993-10-26 Compaq Computer Corporation Computer implemented method and apparatus for dynamic and automatic configuration of a computer system and circuit boards including computer resource allocation conflict resolution
JP2644554B2 (ja) * 1988-11-15 1997-08-25 株式会社日立製作所 情報処理システム
JPH02139611A (ja) * 1988-11-19 1990-05-29 Nec Corp 筐体内に於ける実装位置検出方式
US5214767A (en) * 1989-02-07 1993-05-25 Compaq Computer Corp. Full address and odd boundary direct memory access controller which determines address size by counting the input address bytes
CA2081913C (en) * 1990-06-07 2000-05-30 Robert P. Ryan Method and apparatus for managing page zero memory accesses in a multi-processor system
US5446897A (en) * 1990-08-31 1995-08-29 International Business Machines Corporation Automated address discovery method and apparatus for local area networks
US5367640A (en) * 1991-04-30 1994-11-22 Hewlett-Packard Company System for configuring an input/output board in a computer
US5274771A (en) * 1991-04-30 1993-12-28 Hewlett-Packard Company System for configuring an input/output board in a computer
US5455959A (en) * 1992-03-02 1995-10-03 Alcatel Network Systems, Inc. System for collecting from masters information independently collected from associated slaves in shelves of a telecommunications terminal
US5388224A (en) * 1992-04-24 1995-02-07 Digital Equipment Corporation Processor identification mechanism for a multiprocessor system
JPH06342398A (ja) * 1993-06-01 1994-12-13 Fuoratsukusu:Kk 入出力用メモリ空間の割り付け方法及びその装置
US5682548A (en) * 1993-08-12 1997-10-28 Databook, Incorporated Interface component for coupling main bus of computer system to peripheral ports having windows each includes bit specifying whether operations are quiet or not quiet
EP0674271A1 (en) * 1994-03-24 1995-09-27 NCR International, Inc. Security aspects of computer resources
JP3663846B2 (ja) * 1997-08-26 2005-06-22 松下電工株式会社 ベースボード及びそれに装着される電源ユニット並びにｃｐｕユニット
JP4732823B2 (ja) * 2005-07-26 2011-07-27 株式会社日立産機システム モジュール間通信装置
US8762592B2 (en) * 2006-08-30 2014-06-24 Dell Products L.P. System and method for automatic module selection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54161854A (en) * 1978-06-13 1979-12-21 Sanyo Electric Co Ltd Input/output control system for information processor
JPS57201925A (en) * 1981-06-05 1982-12-10 Nec Corp Input/output port selecting device
JPS58222325A (ja) * 1982-06-18 1983-12-24 Nec Corp 入出力ポ−ト選択方式
JPS59144931A (ja) * 1983-02-07 1984-08-20 Advantest Corp 情報処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4025903A (en) * 1973-09-10 1977-05-24 Computer Automation, Inc. Automatic modular memory address allocation system
JPS5416185A (en) * 1977-07-07 1979-02-06 Toshiba Corp Semiconductor device
JPS5720192A (en) * 1980-07-07 1982-02-02 Diesel Kiki Co Ltd Controller for revolution number of dc motor
US4468729A (en) * 1981-06-29 1984-08-28 Sperry Corporation Automatic memory module address assignment system for available memory modules
JPS5822232A (ja) * 1981-08-03 1983-02-09 Daido Steel Co Ltd 浮遊式搬送装置
US4489414A (en) * 1981-10-28 1984-12-18 Hal Computers Limited Computer peripheral testing equipment
IT1142074B (it) * 1981-11-24 1986-10-08 Honeywell Inf Systems Sistema di elaborazione dati con allocazione automatica dell'indirizzo in una memoria modulare
US4562535A (en) * 1982-04-05 1985-12-31 Texas Instruments Incorporated Self-configuring digital processor system with global system
JPS5914493A (ja) * 1982-07-12 1984-01-25 オ−バル機器工業株式会社 アクチユエータの安全装置
US4484273A (en) * 1982-09-03 1984-11-20 Sequoia Systems, Inc. Modular computer system
US4545010A (en) * 1983-03-31 1985-10-01 Honeywell Information Systems Inc. Memory identification apparatus and method
US4660141A (en) * 1983-12-06 1987-04-21 Tri Sigma Corporation Self configuring computer network with automatic bus exchange of module identification numbers and processor assigned module numbers
US4635192A (en) * 1983-12-06 1987-01-06 Tri Sigma Corporation Self configuring bus structure for computer network
US4622633A (en) * 1983-12-06 1986-11-11 Tri Sigma Corporation Object building method for self configuring computer network
DE3347357A1 (de) * 1983-12-28 1985-07-11 Siemens AG, 1000 Berlin und 8000 München Einrichtung zum vergeben von adressen an steckbare baugruppen
JPS6126158A (ja) * 1984-07-16 1986-02-05 Nec Corp 情報伝送装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54161854A (en) * 1978-06-13 1979-12-21 Sanyo Electric Co Ltd Input/output control system for information processor
JPS57201925A (en) * 1981-06-05 1982-12-10 Nec Corp Input/output port selecting device
JPS58222325A (ja) * 1982-06-18 1983-12-24 Nec Corp 入出力ポ−ト選択方式
JPS59144931A (ja) * 1983-02-07 1984-08-20 Advantest Corp 情報処理装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0266428A4 *

Also Published As

Publication number Publication date
EP0266428A4 (en) 1990-03-08
DE3788502D1 (de) 1994-01-27
EP0266428A1 (en) 1988-05-11
EP0266428B1 (en) 1993-12-15
JPS62245461A (ja) 1987-10-26
DE3788502T2 (de) 1994-04-07
JPH0519183B2 (ja) 1993-03-16
US4992976A (en) 1991-02-12

Similar Documents

Publication Publication Date Title
WO1987006369A1 (fr) Procede d'affectation d'un numero de fentes de plaques
JPH01129323A (ja) Ｆｉｆｏメモリ制御回路
AU661301B2 (en) Data transfer system
JPH11513823A (ja) 共用ｓｒａｍ用のデータ・エラー検出および訂正
JPS5930139A (ja) ビツトパタ−ン比較装置
JPH0231417B2 (ja)
US6003110A (en) Method and apparatus for converting memory addresses into memory selection signals
CN100476778C (zh) 主模块、功能模块和电子器件以及标识数据设定方法
JPH06266614A (ja) メモリ制御方法
JPH0715670B2 (ja) デ−タ処理装置
JPS6061842A (ja) 構造体メモリのアクセス方式
JPS6048828B2 (ja) メモリアドレス方式
JPS5828675B2 (ja) インタ−リ−ブメモリのアドレス方式
SU1548799A1 (ru) Устройство дл преобразовани гистограмм ркостей
JP3147110B2 (ja) Ａｔｍ通信制御装置
JPS63197251A (ja) 情報処理装置
JPS61214040A (ja) メモリのパリテイ回路
JPH06231007A (ja) 計算機の不正アドレス検知回路
JPS5953588B2 (ja) メモリ・インタリ−ブ制御方式
JPH0533413B2 (ja)
JPS58179977A (ja) メモリ制御装置
JPS59123913A (ja) Ｄｍａアクセス方式
JP2001337909A (ja) Ｐｃｉブリッジ
JPH06332847A (ja) バス変換結合回路
JPS60151766A (ja) 共有メモリアクセス方式

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB

WWE Wipo information: entry into national phase

Ref document number: 1987902717

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1987902717

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1987902717

Country of ref document: EP