ES2146568T3

ES2146568T3 - Aparato generador de codigo de secuencia para un modem cdma.

Info

Publication number: ES2146568T3
Application number: ES99122091T
Authority: ES
Inventors: Gary Lomp; Ozluturk Fatih; Avi Silverberg
Original assignee: InterDigital Technology Corp
Current assignee: InterDigital Technology Corp
Priority date: 1995-06-30
Filing date: 1996-06-27
Publication date: 2005-07-01
Anticipated expiration: 2016-06-27
Also published as: DK0835568T3; JP5438069B2; EP2285168A3; DE69635140T2; US20020051482A1; WO1997002714A2; KR20050120819A; JP2003224492A; EP0986188B1; JP5529988B2; US5748687A; CA2365087C; US6983009B2; EP2273689B1; JP2006217591A; US6229843B1; FI20125077A7; US20010030973A1; US6212174B1; ES2201948T3

Abstract

Un aparato generador de secuencias de códigos que genera una pluralidad de secuencias de códigos de propagación, incluyendo una secuencia maestra de códigos de propagación, teniendo la pluralidad de secuencias de códigos de propagación una correlación transversal mutua dentro de un intervalo predeterminado, y teniendo una relación de fase de código mutua predeterminada, comprendiendo dicho generador de secuencias de códigos: medios generadores de reloj para generar una señal de reloj; un registro de corredera de realimentación lineal (LFSR), sensible a la señal de reloj y que tiene una pluralidad de etapas que incluyen una primera etapa y una última etapa, definiendo cada etapa una toma respectiva, produciendo cada toma una señal de toma; donde un grupo predeterminado de las señales de toma que incluyen la señal de toma de la última etapa son aplicadas a circuitería lógica que combina las señales de toma para producir una señal de código de propagación de realimentación, siendo aplicada dicha señal de código de propagación de realimentación como una señal de entrada para la primera etapa del LFSR; primeros medios de memoria para almacenar una pluralidad de valores de arranque de código de propagación, comprendiendo cada valor de arranque del código de propagación un conjunto de valores binarios de secuencias de códigos de propagación, y estando conectada dicha primera memoria al LFSR y siendo sensible a una señal de carga para transferir cada uno de un conjunto predeterminado de valores binarios de secuencias de códigos de propagación de un valor seleccionado de la pluralidad de valores de arranque de códigos de propagación en una de las etapas respectivas del registro de desviación del LSFR; medios controladores del generador de códigos para seleccionar uno de la pluralidad de valores de arranque de códigos de propagación para determinar la pluralidad de secuencias de códigos de propagación y para proporcionar la señal de carga que indica dicho valor de arranque del código de propagación; donde dicho LSFR es sensible a la señal de reloj para transferir secuencialmente cada señal de toma respectiva desde una etapa a la siguiente etapa, desde la primera etapa hasta la última etapa y para transferir el valor del código de propagación de realimentación a la primera etapa, y cada uno de los sucesivos valores de toma de la última etapa definen la secuencia maestra de códigos de propagación; siendo sensibles los segundos medios de memoria a la señal de reloj para proporcionar una secuencia par de códigos repetitivos, teniendo dicha secuencia par de códigos una correlación transversal con la secuencia maestra de propagación que está dentro del intervalo predeterminado y que tiene un número par de valores de propagación de chip; una pluralidad de medios de alimentación delantera conectados en cascada, acoplados para recibir la secuencia maestra de códigos de propagación para proporcionar una pluralidad de secuencias de códigos, siendo cada secuencia de códigos una secuencia de códigos de propagación distinta de dicha pluralidad de secuencias de códigos de propagación, siendo sensible cada uno de dichos medios de alimentación delantera a la señal de reloj, para proporcionar una secuencia respectiva de la pluralidad de secuencias de códigos de propagación; y una pluralidad de medios de combinación de secuencia de códigos, con medios de combinación de las secuencias de códigos para combinar la secuencia respectiva de códigos de propagación con dicha secuencia par de códigos para producir una pluralidad de secuencias de códigos de propagación relativamente largas, teniendo cada una de las secuencias de códigos de propagación largas un número de elementos mayor que cualquiera de la pluralidad de secuencias de código de propagación.

Description

Aparato generador de código de secuencia para un módem CDMA.

Antecedentes de la invención

Proporcionar servicios de telecomunicaciones de calidad a grupos de usuarios que están clasificados como remotos, tales como sistemas de telefonía rural y sistemas de telefonía en países subdesarrollados, ha demostrado ser un reto en los últimos años. Las necesidades pasadas creadas por estos servicios han sido satisfechas parcialmente por los servicios inalámbricos de radio, tales como los sistemas fijos o móviles de multiplexado por división de frecuencias (FDM = Frequency Division Multiplex), de acceso múltiple por división de frecuencias (FDMA = Frequency Division Multiple Access), de multiplexado por división en el tiempo (TDM = Time Division Multiplex), de acceso múltiple por división en el tiempo (TDMA = Time Division Multiple Access), sistemas de combinación de división de frecuencias y división en el tiempo (FD/TDMA), y otros sistemas de radio móvil con base en tierra. A menudo, estos servicios remotos se enfrentan con más usuarios potenciales de los que pueden ser soportados simultáneamente por su capacidad de anchura de banda de frecuencias o espectral.

Reconociendo estas limitaciones, los recientes avances en comunicaciones inalámbricas han usado técnicas de modulación de espectro ensanchado para proporcionar comunicaciones simultáneas para múltiples usuarios. La modulación de espectro ensanchado se refiere a modular una señal de información con una señal de código de expansión, siendo generada la señal de código de expansión por un generador de códigos donde el periodo Tc del código de expansión es sustancialmente menor que el periodo de los bits de datos de información o señal de símbolo. El código puede modular la frecuencia portadora sobre la cual se ha enviado la información, denominada expansión de frecuencia montada (frequency-hopped spreading), o puede modular directamente la señal multiplicando el código de expansión con la señal de datos de información, denominada expansión de secuencia directa (DS = Direct-sequence Spreading). La modulación de espectro ensanchado produce una señal con anchura de banda sustancialmente mayor que la requerida para transmitir la señal de información, y la recepción y la supresión de ensanche síncronas de la señal en el demodulador del receptor recupera la información original. El demodulador síncrono usa una señal de referencia para sincronizar los circuitos de supresión de ensanche con la señal de entrada modulada con espectro ensanchado, a fin de recuperar las señales de la portadora y de la información. La señal de referencia puede ser un código de expansión que no esté modulado por una señal de información.

La modulación de espectro ensanchado en redes inalámbricas ofrece muchas ventajas porque múltiples usuarios pueden usar la misma banda de frecuencias con interferencias mínimas en cada receptor de usuario. La modulación de espectro ensanchado reduce también los efectos de otras fuentes de interferencia. Además, las técnicas de modulación y demodulación síncronas de espectro ensanchado se pueden ampliar proporcionando múltiples canales de mensajes para un usuario, cada uno ensanchado con un código de expansión diferente, aunque transmitiendo solamente una única señal de referencia al usuario.

Un área en la que se usan las técnicas de espectro ensanchado es en el campo de las comunicaciones celulares móviles para proporcionar servicios de comunicaciones personales (PCS = Personal Communication Service). Tales sistemas soportan deseablemente grandes números de usuarios, controlan el desplazamiento Doppler y el debilitamiento, y proporcionan señales de datos digitales de alta velocidad con bajas tasas de errores binarios. Estos sistemas emplean una familia de códigos de expansión ortogonales o cuasi ortogonales con una secuencia de códigos de expansión pilotos sincronizada con la familia de códigos. A cada usuario está asignado uno de los códigos de expansión como una función de expansión. Problemas relacionados con tal sistema son: soportar un gran número de usuarios con los códigos ortogonales, manejar poca potencia disponible para unidades remotas, y tratar efectos de debilitamiento en caminos múltiples. Las soluciones a tales problemas incluyen usar sistemas de antenas en fase para generar múltiples haces orientables, usar secuencias de códigos ortogonales o cuasi ortogonales muy largos que se vuelven a usar por desplazamiento cíclico del código sincronizado con una referencia central, y combinar diversamente señales multipaso.

El documento JP 7-86982 describe un circuito generador de secuencias de códigos de ruido seudoaleatorio (Pseudo-Noise = PN) asíncronos que genera una pluralidad de secuencias de códigos PN. Un generador de códigos PN de tipo de realimentación genera una secuencia maestra de códigos PN, y convertidores de códigos para cada uno de los N canales convierten la secuencia maestra PN a una secuencia de códigos PN según una configuración de máscara. Las configuraciones de máscara para cada canal se almacenan en la correspondiente memoria de máscaras.

Resumen de la invención

La presente invención proporciona un aparato generador de secuencias de códigos según la reivindicación 1. Se proporcionan otros aspectos preferidos según las reivindicaciones dependientes.

Según la presente invención, un aparato generador de secuencias de códigos genera una pluralidad de secuencias de códigos de expansión que incluye una secuencia maestra de códigos de expansión. Teniendo las secuencias de códigos de expansión una correlación mutua cruzada dentro de un margen, y una relación mutua de fase de código. Un registro de desplazamiento de realimentación lineal (LFSR = Linear Feedback Shift Register) proporciona señales de tomas intermedias a circuitos lógicos que, a su vez, producen una señal de realimentación de código de expansión, aplicada a una primera etapa del LFSR. El LFSR responde a una secuencia de valores de bits de secuencias de códigos de expansión. El LFSR transfiere secuencialmente cada una de una pluralidad de señales de tomas intermedias desde una etapa a la siguiente etapa y transfiere hacia delante el valor de realimentación del código de expansión a la primera etapa, y cada valor sucesivo de los valores de tomas intermedias de la última etapa define la secuencia maestra de códigos de expansión. Una segunda memoria responde a una señal de reloj para proporcionar una secuencia repetitiva de códigos pares, que tiene una correlación cruzada con la secuencia maestra de expansión que está dentro de un margen predeterminado, y tiene un número par de valores de expansión de chips. Una pluralidad de circuitos de alimentación hacia delante conectados en cascada recibe la secuencia maestra de códigos de expansión y proporciona una pluralidad de secuencias de códigos distintas. Una pluralidad de combinadores de secuencias de códigos combina la respectiva secuencia de códigos de expansión con dicha secuencia de códigos pares a fin de producir una pluralidad de secuencias de códigos de expansión relativamente largos, teniendo cada secuencia de códigos de expansión largos un número de elementos mayor que una cualquiera de la pluralidad de secuencias de códigos de expansión.

Para generar grandes familias de códigos casi mutuamente ortogonales usados por los módems CDMA (Code Division Multiple Access = Acceso Múltiple por División de Código), el módem ejemplar incluye un generador de secuencias de códigos. Las secuencias de códigos están asignadas a un respectivo canal lógico del sistema de comunicaciones de espectro ensanchado, que incluye transmisión En-fase (I) y en Cuadratura (Q) sobre canales de comunicaciones por RF. Un grupo de secuencias se usa como secuencias pilotos que son transmitidas sin ser moduladas por una señal de datos. El circuito generador de secuencias de códigos incluye un generador de secuencias de códigos largos que incluye un registro de desplazamiento de realimentación lineal (LFSR = Linear Feedback Shift Register), una memoria que proporciona una secuencia de códigos cortos pares, y una pluralidad de secciones de alimentación hacia delante de desplazamiento cíclico, cada una de las cuales proporciona una respectiva secuencia de códigos de la familia de secuencias de códigos. El generador de secuencias de códigos incluye, también, un grupo de combinadores de secuencias de códigos para combinar cada secuencia de códigos generada, con la secuencia de códigos cortos pares, para producir un grupo, o familia, de secuencias de códigos largos que tienen correlación mutua relativamente baja.

Breve descripción de los dibujos

La Figura 1 es un diagrama de bloques de un sistema de comunicaciones de acceso múltiple por división de código, según la presente invención.

La Figura 2a es un diagrama de bloques de un registro de desplazamiento lineal de 36 etapas, adecuado para ser usado con código de expansión largo del generador de códigos de la presente invención.

La Figura 2b es un diagrama de bloques de circuitos, que ilustra la operación de alimentación hacia delante del generador de códigos.

La Figura 2c es un diagrama de bloques de un generador de códigos ejemplar de la presente invención, que incluye el circuito para generar secuencias de códigos de expansión de los códigos de expansión largos y los códigos de expansión cortos.

La Figura 2d es una realización alternativa del circuito generador de códigos, que incluye retardos para compensar los retardos de los circuitos eléctricos.

La Figura 3a es un gráfico de los puntos de constelación de la señal QPSK de código de expansión piloto.

La Figura 3b es un gráfico de los puntos de constelación de la señal QPSK de canal de mensajes.

La Figura 3c es un diagrama de bloques de un circuito ejemplar que lleva a la práctica el método de rastreo de la fase del código de expansión recibido, de la presente invención.

Descripción de la realización ejemplar

Un sistema ejemplar que incluye un módem según la presente invención proporciona un servicio telefónico de bucle local que usa enlaces de radio entre una o más estaciones base y múltiples unidades remotas de abonados. En la realización ejemplar, se describe el enlace de radio para una estación base que comunica con una unidad fija de abonado (FSU = Fixed Subscriber Unit), pero el sistema es igualmente aplicable a sistemas que incluyen múltiples estaciones base con enlaces de radio, tanto a FSU como a unidades móviles de abonados (MSU = Mobile Subscriber Unit). Por consiguiente, las unidades remotas de abonados son denominadas aquí como unidades de abonado
(SU = Subscriber Unit). Con referencia a la Figura 1, en el sistema ejemplar, la estación base (Base Station) BS 101 proporciona conexiones de llamadas a la central local (Local Exchange) LE 103 u otra interfaz de conmutación de red telefónica, e incluye la Estación de Portadora de Radio (Radio Carrier Station ) RCS (104). Una o más RCS 104, 105, 110 están conectadas a la Unidad de Distribución de Radio (Radio Distribution Unit) RDU 102 a través de los enlaces 131, 132, 137, 138, 139, y la RDU 102, a su vez, se conecta con la LE 103 transmitiendo y recibiendo señales de establecimiento de llamadas, de control y de información a través de enlaces telco 141, 142, 150. Las unidades de abonado (Subscriber Unit) SU 116, 119 se comunican con la estación de portadora de radio RCS 104 a través de los enlaces de radio 161, 162, 163, 164, 165. Tanto la RCS como las SU incluyen módems CDMA que establecen y mantienen los enlaces de radio. Alternativamente, otra realización de la invención puede incluir varias SU y una SU "maestra" (MSU = Master Subscriber Unit) que funciona de manera muy parecida a la RCS para permitir la comunicación entre las SU. Dicha realización puede tener o no tener conexión con una red telefónica local.

Aunque la realización descrita usa diferentes anchuras de banda de espectro ensanchado centradas alrededor de una portadora, para los canales de transmisión y recepción de espectro ensanchado, el presente método se extiende fácilmente a sistemas que usan múltiples anchuras de banda de espectro ensanchado para los canales de transmisión, y múltiples anchuras de banda de espectro ensanchado para los canales de recepción. Alternativamente, como los sistemas de comunicaciones de espectro ensanchado tienen la característica inherente de que una transmisión de usuario aparece como ruido para otro receptor de usuario de supresión de ensanche, una realización puede emplear el mismo canal de espectro ensanchado, tanto para los canales del camino de transmisión como para los canales del camino de recepción. En otras palabras, las transmisiones de Enlaces Ascendentes y Enlaces Descendentes pueden ocupar la misma banda de frecuencias.

En la presente realización, la información binaria de símbolos ensanchada es transmitida sobre enlaces de radio 161 a 165 usando modulación por manipulación desplazamiento de fase en cuadratura (QPSK = Quadrature Phase Shift Keying) con Conformación de Impulsos Nyquist, aunque se pueden usar otras técnicas de modulación, incluyendo, pero no limitadas a, modulación por manipulación de desplazamiento de fase en cuadratura con desviación (Offset QPSK = OQPSK) y modulación por manipulación de desplazamiento mínimo (MSK = Minimum Shift Keying).

Cada una de las estaciones de portadora de radio (RCS) y unidades de abonado (SU) contienen módems CDMA según la presente invención para transmisión y recepción de señales de telecomunicaciones que incluyen señales de información y señales de control de conexión. Un módem CDMA que incluye una realización de la presente invención contiene un módem transmisor que tiene: un generador de códigos que proporciona una señal asociada de código piloto y que genera una pluralidad de señales de códigos de mensajes; un circuito de expansión que combina cada una de las señales de información con una respectiva de las señales de códigos de mensajes para generar una señal de mensaje procesada en espectro ensanchado; y un generador de código piloto global que proporciona una señal de código piloto global con la cual están sincronizadas las señales de códigos de mensajes.

El módem CDMA ejemplar incluye también un módem receptor que tiene una lógica asociada de adquisición y rastreo de código piloto. La lógica asociada de adquisición de código piloto incluye un generador asociado de códigos piloto y un grupo de correladores asociados de códigos piloto para correlacionar versiones de códigos retrasadas en fase de la señal piloto asociada con una señal multiplexada por división en el tiempo (CDM = Code Division Multiplex) recibida, para producir una señal piloto asociada de ensanche suprimido. La fase de código de la señal piloto asociada es cambiada en respuesta a un valor de señal de adquisición hasta que un detector indique la presencia de la señal asociada de código piloto de ensanche suprimido cambiando el valor de la señal de adquisición. La señal asociada de código piloto está sincronizada con la señal piloto global. La lógica asociada de rastreo de código piloto ajusta la señal asociada de código piloto en fase, en respuesta a la señal de adquisición, de modo que se maximice el nivel de potencia de señal, de la señal asociada de código piloto de ensanche suprimido. Finalmente, el receptor del módem CDMA incluye un grupo de circuitos de adquisición de señales de mensajes. Cada circuito de adquisición de señales de mensajes incluye una pluralidad de correladores de señales de mensajes recibidas que correlacionan la señal local de código de mensaje recibida, con la señal CDM, para producir una respectiva señal de mensaje recibida, de ensanche suprimido.

Con referencia a la Figura 1, los enlaces de radio 161 a 165 incorporan el Acceso Múltiple por División de Código de Banda Ancha (B-CDMA™ = Broadband CDMA) como modo de transmisión, tanto en la dirección de Enlace Ascendente como en la dirección de Enlace Descendente. Las técnicas de comunicaciones CDMA (conocidas también como de Espectro Ensanchado) usadas en sistemas de acceso múltiple son bien conocidas. El sistema ejemplar descrito usa la técnica de ensanche de Secuencia Directa (DS = Direct Sequence). En cada módem, uno o más moduladores CDMA efectúan la generación de secuencias de códigos de expansión de espectro ensanchado. Además, los módems generan, por ejemplo, una secuencia de expansión de ruido seudoaleatorio (PN = PseudoNoise); y efectúa modulación DS compleja para producir señales de modulación por manipulación de desplazamiento de fase en cuadratura (QPSK =
Quadrature Phase Shift Keying) para los canales "En fase" (I) y "En cuadratura" (Q). Se generan señales piloto y se transmiten con las señales moduladas. Las señales piloto de la presente realización son códigos de expansión que no están modulados por datos. Las señales piloto se usan para sincronización del sistema, recuperación de fase de portadora, y para estimar la respuesta de impulso del canal de radio. Cada unidad de abonado (SU) incluye un solo generador piloto y, por lo menos, un modulador y demodulador CDMA, denominado módem CDMA. Cada estación de portadora de radio (RCS) 104, 105, 110 tiene un solo generador piloto más suficientes moduladores y demoduladores CDMA para todos los canales lógicos usados por todas las unidades de abonado (SU).

El demodulador CDMA suprime el ensanche de la señal con un proceso apropiado para combatir o explotar efectos de propagación multipaso. Se usan parámetros concernientes al nivel de potencia recibida para generar la información del Control Automático de Potencia (APC = Automatic Power Control) que, a su vez, es transmitida al otro extremo (es decir, desde la SU a la RCS, o desde la RCS a la SU). La información APC se usa para controlar la potencia transmitida de los enlaces de control automático de potencia hacia delante (AFPC = Automatic Forward Power Control) y de control automático de potencia hacia detrás (ARPC = Automatic Reverse Power Control). Además, cada RCS 104, 105 y 110 puede efectuar un Control de Potencia de Mantenimiento (MPC = Maintenance Power Control) de una manera similar al APC, para ajustar la potencia de transmisión inicial de cada unidad de abonado SU 111, 112. 115, 117 y 118.

No es necesaria la combinación de diversidad en las antenas de radio de las RCS 104, 105 y 110 porque el CDMA tiene inherente diversidad de frecuencias debido a la anchura de banda ensanchada. Sin embargo, los receptores pueden incluir Filtros Adaptativos Adaptados (AMF = Adaptive Matched Filter) (no mostrados en la Figura 1), que combinan las señales multipaso. En la realización ejemplar, los AMF efectúan la combinación de relación máxima (MRC = Maximal Ratio Combining).

Canales Lógicos de Comunicaciones

Un "canal" de la técnica anterior es considerado usualmente como un camino de comunicaciones que es parte de una interfaz, y que se puede distinguir de otros caminos de esa interfaz sin considerar su contenido. Sin embargo, en el caso del CDMA, los caminos de comunicaciones separados se distinguen solamente por su contenido. El término "canal lógico" se usa para distinguir las corrientes de datos separadas, que son lógicamente equivalentes a canales en el sentido convencional. Todos los canales y subcanales lógicos de la presente invención son correlacionados con una corriente QPSK común de 64 kilosímbolos por segundo (ksimb/s). Algunos canales están sincronizados con códigos piloto asociados que son generados de la misma manera y efectúan en gran manera la misma función que el Código Piloto Global del sistema (GLPT = Global Pilot = Piloto Global). Sin embargo, las señales piloto del sistema no son consideradas canales lógicos.

Se usan varios canales lógicos de comunicaciones sobre el enlace de comunicación de RF entre la RCS y las SU. Cada canal lógico de comunicaciones tiene, ya sea un código de expansión fijo predeterminado, o bien un código de expansión asignado dinámicamente. Tanto para los códigos predeterminados como para los códigos asignados, la fase del código está sincronizada con el Código Piloto. Los canales lógicos de comunicaciones se dividen en dos grupos: el grupo de Canales Globales (GC = Global Channels) incluye aquellos canales que son transmitidos ya sea desde la RCS de la estación base a todas las SU remotas, o bien desde cualquier SU a la RCS de la estación base, independientemente de la identidad de la SU. Estos canales contienen todos los usuarios e incluyen los canales usados por las SU para tener acceso a canales de comunicaciones de mensajes. Los canales del Grupo de Canales Asignados (AC = Assigned Channels) son aquellos canales que están dedicados a comunicaciones entre la RCS y una SU
particular.

El grupo de Canales Globales (GC) proporciona: 1) canales lógicos de Difusión, que proporcionan servicios de punto a multipunto para mensajes de difusión para todas las SU, y mensajes de búsqueda para las SU; y 2) canales lógicos de Control de Acceso que proporcionan servicios punto a punto en canales globales para que las SU accedan al sistema y obtengan canales asignados.

Un grupo de Canales Asignados (AC) contiene los canales lógicos que controlan una sola conexión de telecomunicación entre la RCS y una SU. Las funciones desarrolladas cuando se forma un grupo AC constan de un par de canales lógicos de mensajes de control de potencia para cada una de las conexiones de Enlace Ascendente y Enlace Descendente y, dependiendo del tipo de conexión, uno o más pares de canales de tráfico. La función de Control de Portador efectúa las necesarias funciones de control de errores hacia delante, modificación de velocidad de portador, y cifrado. Los canales lógicos que constituyen los grupos GC y AC se resumen en la Tabla 1.

TABLA 1 Canales Lógicos y Subcanales de la Interfaz Aérea B-CDMA

\vskip1.000000\baselineskip

1

2

Los datos APC se envían a 64 kbit/s. El canal lógico APC no está codificado con FEC (Forward Error Correction =
Corrección de Errores Hacia Delante) para evitar retardos, y se transmite a un bajo nivel de potencia para minimizar la capacidad usada para el APC. Alternativamente, los datos de APC e hilo de órdenes (OW = Order Wire) se pueden modular separadamente usando secuencias complejas de códigos de expansión, o pueden ser multiplexados por división en el tiempo con un canal de tráfico (TRCH = Traffic Channel) de 16 kbit/s.

Los Códigos de Expansión

Los generadores de códigos CDMA usados para codificar los canales lógicos, de la presente invención, emplean Registros de Desplazamiento Lineal (LSR = Linear Shift Register) con lógica de realimentación que es un método bien conocido en la técnica. Los generadores de códigos de la presente realización de la invención generan 64 secuencias síncronas únicas. Cada canal de comunicaciones de RF usa un par de estas secuencias para ensanche complejo (en fase y cuadratura) de los canales lógicos, de modo que el generador proporciona 32 secuencias de expansión complejas. Las secuencias son generadas por una sola "semilla" que es cargada inicialmente en un circuito de registro de desplazamiento.

La Generación de Secuencias de Códigos de Expansión y Selección de Semilla

El periodo de los códigos de expansión de la presente invención está definido como un múltiplo entero de la duración de símbolo, y el comienzo del periodo del código es también el comienzo del símbolo. La relación entre anchuras de banda y las longitudes de símbolos escogida para la realización ejemplar de la presente invención es:

	Anchura de Banda (MHz)	L (chips/símbolos)
	7	91
	10	130
	10,5	133
	14	182
	15	195

La longitud del código de expansión también es un múltiplo de 64 y 96 para soporte de trama RDSI (Red Digital de Servicios Integrados). El código de expansión es una secuencia de símbolos, denominada chips o valores de chips. Los métodos generales de generación de secuencias seudoaleatorias usando matemáticas Galois Field es conocido por los expertos en la técnica; sin embargo, el inventor ha desarrollado un único grupo, o familia, de secuencias de códigos para la presente invención. Primeramente se escoge la longitud del registro de desplazamiento de realimentación lineal para generar una secuencia de códigos, y el valor inicial del registro se denomina una "semilla". En segundo lugar se impone la obligación de que ninguna secuencia de códigos generada por una semilla de código pueda ser un desplazamiento cíclico de otra secuencia de códigos generada por la misma semilla de código. Finalmente, ninguna secuencia de códigos generada a partir de una semilla puede ser un desplazamiento cíclico de una secuencia de códigos generada por otra semilla.

El inventor ha determinado que la longitud del código de expansión de valores de chips de la presente invención es:

(1)128 x 233415 = 29877120

Los códigos de expansión son generados combinando una secuencia lineal de periodo 233415 y una secuencia no lineal de periodo 128.

La secuencia no lineal de longitud 128 es llevada a la práctica como una secuencia fija cargada en un registro de desplazamiento con una conexión de realimentación. La secuencia fija puede ser generada por una secuencia-m de longitud 127 completada con un valor lógico adicional 0, 1, o valor aleatorio, como es bien conocido en la técnica.

La secuencia lineal de longitud L = 233415 es generada usando un circuito de registro de desplazamiento de realimentación lineal (LFSR = Linear Feedback Shift Register) con 36 etapas. Las conexiones de realimentación corresponden a un polinomio irreducible h(n) de grado 36. El polinomio h(x) escogido por el inventor, para la realización ejemplar de la presente invención, es:

\dotable{\tabskip\tabcolsep#\hfil\+#\hfil\+#\hfil\+#\hfil\tabskip0ptplus1fil\dddarstrut\cr}{
  \hskip2cm \+ h  (x) = \+ x ^{36}  + x ^{35}  +
x ^{30}  + x ^{28}  + x ^{26}  + x ^{25}  +  x ^{22}  + x ^{20}  +
x ^{19}  + x ^{17}  +\+\cr  \+ \+ x ^{16}  + x ^{15}  + x ^{14}  + 
x ^{12}  + x ^{11}  + x ^{9}  + x ^{8}  + x ^{4}  + x ^{3}  +
x ^{2}  + x ^{1}    \+
 \hskip4cm (2)\cr}

Se determina un grupo de valores "semilla" para un LFSR, que representa el polinomio h(x) de la ecuación (2), que genera secuencias de códigos que son casi ortogonales entre sí. El primer requisito de los valores semilla es que los valores semilla no generen dos secuencias de códigos que sean simplemente desplazamientos cíclicos una de otra.

La presente invención incluye un método para aumentar el número de semillas disponibles para usar en un sistema de comunicaciones CDMA, reconociendo que se pueden usar simultáneamente ciertos desplazamientos cíclicos de las secuencias de códigos determinadas previamente. El retardo de ida y vuelta para los tamaños de células y anchuras de banda de la presente invención es menor de 3000 chips. En una realización de la presente invención, se puede usar desplazamientos cíclicos de una secuencia, suficientemente separados, dentro de la misma célula, sin originar ambigüedad para un receptor que intente determinar la secuencia de códigos. Este método agranda el grupo de secuencias disponibles para el uso.

Efectuando las pruebas descritas anteriormente, un total de 3879 semillas primarias fueron determinadas por el inventor mediante cálculos numéricos. Estas semillas vienen dadas matemáticamente como

(3)d^{n} módulo h(x)

donde se presentan 3879 valores de n en el apéndice, con d = (00, ... 00111).

Cuando se conocen todas las semillas primarias, todas las semillas secundarias de la presente invención se derivan de las semillas primarias desplazándolas múltiplos del módulo h(x) de 4095 chips. Una vez que se ha determinado una familia de valores de semilla, estos valores se almacenan en memoria y se asignan a canales lógicos cuando sea necesario. Una vez asignados, el valor inicial de semilla es cargado simplemente en el LFSR para producir la necesaria secuencia de códigos de expansión asociada con el valor de semilla.

Estructuras de Épocas y Sub-Épocas

Los códigos de expansión largos complejos usados para el sistema de la presente invención tienen un número de chips después de los cuales se repite el código. El periodo de repetición de la secuencia de expansión se denomina una época. Para correlacionar los canales lógicos a códigos de expansión CDMA, la presente invención usa una estructura de Épocas y Sub-Épocas. El periodo de código para el código de expansión CDMA, para modular canales lógicos, es 29877120 chips/periodos de código, que es el mismo número de chips para todas las anchuras de banda. El periodo de código es la época de la presente invención, y la Tabla 2 define la duración de la época para las velocidades de chips soportadas. Además, se definen dos sub-épocas sobre la época del código de expansión, y tienen una longitud de 233415 chips y 128 chips.

La sub-época de 233415 chips se denomina sub-época larga, y se usa para sincronizar eventos en la interfaz de comunicación de RF tal como conmutación de clave de cifrado y cambio de códigos globales a asignados. La época corta de 128 chips se define para usar como una referencia adicional de tiempos. La mayor velocidad de símbolos usada con un solo código CDMA es 64 ksimb/s. Siempre hay un número entero de chips en una duración de símbolo para las velocidades de símbolos soportadas de 64, 32, 16 y 8 ksimb/s.

TABLA 2 Anchuras de Banda, Velocidades de Chips y Épocas

4

\vskip1.000000\baselineskip

Se generan secuencias cíclicas de la técnica anterior usando circuitos de registros de desplazamiento de realimentación lineal (LFSR). Sin embargo, este método no genera secuencias de longitud par. En la Figura 2a, la Figura 2b y la Figura 2c se muestra una realización del generador de secuencias de códigos de expansión que usa las semillas de códigos generadas previamente. El sistema ejemplar usa un LFSR 201 de 36 etapas para generar una secuencia de periodo.

N' = 233415 = 3^{3}x 5 x 7 x 13 x 19, que es C_{0} en la Figura 2a. En las Figuras 2a, 2b y 2c, el símbolo \varoplus representa una suma binaria (O-EXCLUSIVO). Un generador de secuencias diseñado como antes genera las partes en-fase y en cuadratura de un grupo de secuencias complejas. Las conexiones de tomas intermedias y el estado inicial del LFSR de 36 etapas determinan la secuencia generada por este circuito. Los coeficientes de tomas intermedias del LFSR de 36 etapas se determinan de tal manera que las secuencias resultantes tengan el periodo 233415. Obsérvese que las conexiones de tomas intermedias mostradas en la Figura 2a corresponden al polinomio dado en la ecuación (2). Cada secuencia resultante es cubierta después por suma binaria con la secuencia C* de longitud 128 para obtener el periodo de época 29877120.

La Figura 2b muestra un circuito de Alimentación Hacia Delante (FF = Feed Forward) 202 que se usa en el generador de códigos. La señal X[n-1] sale del retardo 211 de chip, y la entrada del retardo 211 de chip es X[n]. El chip de código C[n] es formado por el sumador lógico 212 a partir de la entrada X[n] y X[n-1]. La Figura 2c muestra el generador completo de códigos de expansión. Como se muestra, las señales de salida del LFSR 201 pasan a través de una cadena de hasta 63 FF 203 de una sola etapa, conectados en cascada. La salida de cada FF es cubierta con la secuencia C* de códigos pares cortos que tiene un periodo de 128 = 2^{7}. La secuencia C* de códigos cortos se almacena en la memoria 222 de códigos y presenta características espectrales de una secuencia seudoaleatoria para obtener la época N = 29877120 cuando se combina con las secuencias proporcionadas por los FF 203. Esta secuencia de 128 se determina usando una secuencia-m (secuencia PN) de longitud 127 = 2^{7} - 1 y sumando a la secuencia un valor de bit, tal como un 0 lógico, para aumentar la longitud a 128 chips. La secuencia C* de códigos pares es aplicada al registro de desplazamiento 221 de códigos pares (ECSR = Even Code Shift Register = Registro de Desplazamiento de Códigos Pares), que es un registro cíclico que da salida continuamente a la secuencia. La secuencia corta es combinada después con la secuencia larga usando una operación de O-EXCLUSIVO 213, 214, 220.

Como se muestra en la Figura 2c, se generan hasta 63 secuencias de códigos de expansión, C_{0} a C_{63}, por tomas intermedias de las señales de salida de los FF 203 y sumando lógicamente la secuencia corta C* en sumadores binarios 213, 214 y 220, por ejemplo. Una persona experta en la técnica se daría cuenta de que la realización práctica del FF 203 crea un efecto de retardo acumulativo para las secuencias de códigos producidas en cada etapa FF de la cadena. Este retardo es debido al retardo de no-cero eléctrico en los componentes electrónicos de la realización práctica. Los problemas de tiempos asociados con el retardo se pueden mitigar insertando elementos de retardo adicionales en la cadena de FF. En la Figura 2d se muestra una cadena ejemplar de FF con elementos de retardo
adicionales.

Los generadores de códigos del sistema ejemplar están configurados para generar o códigos globales o códigos asignados. Los códigos globales son códigos CDMA que pueden ser recibidos o transmitidos por todos los usuarios del sistema. Los códigos asignados son códigos CDMA que están asignados para una conexión particular. Cuando una familia de secuencias es generada desde el mismo generador, como se describió, sólo se especifica la semilla del LFSR de 36 etapas. Las secuencias para todos los códigos globales se generan usando el mismo circuito LFSR. Por lo tanto, una vez que una SU se ha sincronizado a la señal piloto Global de una RCS, y conoce la semilla para el circuito LFSR, para los códigos de Canales Globales, puede generar, no sólo la secuencia piloto, sino también todos los demás códigos globales usados por la RCS.

La señal que se convierte a RF se genera como sigue. Las secuencias de expansión producidas por los anteriores circuitos de registros de desplazamiento son convertidas a una secuencia antípoda (0 se correlaciona a +1, 1 se correlaciona a -1). Los canales Lógicos son convertidos inicialmente a señales QPSK, que son correlacionadas como puntos de constelación como es bien conocido en la técnica. Los canales En-fase y en Cuadratura de cada señal QPSK forman las partes reales e imaginarias del valor complejo de los datos. Análogamente, se usan dos códigos de expansión para formar valores complejos de chips de expansión. Los datos complejos y los códigos de expansión complejos se multiplican para producir una señal de datos de espectro ensanchado. Análogamente, para suprimir el ensanche, los datos complejos recibidos son correlacionados con el conjugado del código de expansión complejo para recuperar la señal de datos.

Códigos Cortos

Los códigos cortos se usan para el proceso de ascensión inicial cuando una SU accede a una RCS. El periodo de los códigos cortos es igual a la duración del símbolo, y el comienzo de cada periodo está alineado con un límite de símbolo. Tanto las SU como la RCS derivan las partes reales e imaginarias de los códigos cortos a partir de las ocho últimas secciones de alimentación hacia delante del generador de secuencias, para producir los códigos globales para esa célula.

Las señales representadas por estos códigos cortos son conocidas como Pilotos Cortos de Canal de Acceso (SAX
PT = Short Access Channel Pilot).

Correlación de Canales Lógicos a Códigos de Expansión

La relación exacta entre las secuencias de códigos de expansión y los canales lógicos CDMA y las señales piloto está documentada en la Tabla 3a y la Tabla 3b. Los nombres de señales que terminan en "-CH" corresponden a canales lógicos. Los nombres de señales que terminan en "-PT" corresponden a señales piloto, los cuales se describen detalladamente más adelante.

TABLA 3a Secuencias de Códigos de Expansión y Códigos CDMA Globales

5

6

7

TABLA 3b Secuencias de Códigos de Expansión y Códigos CDMA Asignados

8

9

Señales Piloto

Como se describió anteriormente, las señales piloto se usan para sincronización del sistema, recuperación de fase de portadora, y para estimar la respuesta de impulso del canal de radio. La RCS 104 transmite una referencia de portadora piloto de enlace de ida como una secuencia de código piloto complejo, para proporcionar una referencia de tiempo y fase para todas las SU 111, 112, 115, 117 y 118 de su área de servicio. El nivel de potencia de la señal Piloto Global (GLPT) se establece para proporcionar una cobertura adecuada sobre la totalidad del área de servicio de la RCS, cuya área depende del tamaño de célula. Con una sola señal piloto en el enlace de ida, la reducción de la capacidad del sistema debida a la energía piloto es despreciable.

Cada una de las SU 111, 112, 115, 117 y 118 transmite una referencia de portadora piloto como una secuencia de códigos se expansión pilotos modulados en cuadratura (valuada en números complejos) para proporcionar una referencia de tiempo y fase para las RCS, para el enlace de retorno. La señal piloto transmitida por la SU de una realización de la invención es 6 dB menor que la potencia del canal de tráfico POTS (Plain Old Telephone Service = Servicio Telefónico Tradicional) de 32 kbit/s. El canal piloto de retorno está sometido a control automático de potencia (APC). El piloto de enlace de retorno asociado con una conexión particular se denomina Piloto Asignado (ASPT = Assigned Pilot). Además, hay señales piloto asociadas con canales de acceso, y éstas se denominan Pilotos Largos de Canales de Acceso (Long Access Channel Pilot = LAXPT). Pilotos cortos de canales de acceso (SAXPT) también están aso-
ciados con los canales de acceso, y se usan para adquisición de códigos de expansión y subida inicial de potencia.

Todas las señales piloto están formadas de códigos complejos, como se define a continuación:

GLPT (de ida) = {(C_{2}\varoplusC*) + j.(C_{3}\varoplusC*)} . {(\pm1) + j.(0)} {Código Complejo} . {Portadora}

La expansión de las señales piloto complejas se suprime por multiplicación con los códigos de expansión conjugados: {(C_{2}\varoplusC*) - j.(C_{3}\varoplusC*)}. Por el contrario, los canales de tráfico son de la forma:

TRCH_{n}(ida/retorno) = {(C_{k}\varoplusC*) + j.(C_{l}\varoplusC*)} . {(\pm1) + j.(\pm1)}{Códigos Complejos} . {Símbolo de Dato}

que forman, por tanto, un grupo de constelaciones a \pi/4 radianes con respecto a las constelaciones de las señales piloto.

La constelación GLPT se muestra en la Figura 3a, y la constelación del canal de tráfico TRCH_{n} se muestra en la Figura 3b.

Asignación de Canales Lógicos de los FBCH, SBCH y Canales de Tráfico

El canal de difusión rápida (FBCH = Fast Broadcast Channel) es un canal global de enlace de ida usado para difundir información dinámica acerca de la disponibilidad de servicios y canales de acceso (AXCH). Los mensajes se envían continuamente, y cada mensaje dura aproximadamente 1 ms. El mensaje de FBCH es de 16 bit de largo, repetido continuamente y alineado con época. El FBCH está formado como se define en la Tabla 4.

TABLA 4 Formato FBCH

10

Para el FBCH se transmite primero el bit 0. Un semáforo corresponde a un Canal de Acceso (AXCH) e indica si el canal de acceso particular está actualmente en uso (rojo) o no está en uso (verde). Un "1" lógico indica que el semáforo está en verde, y un "0" lógico indica que el semáforo está en rojo. Los valores de los bits de semáforo pueden cambiar de octeto a octeto, y cada mensaje de 16 bits contiene distintos bits indicadores de servicio que describen qué tipos de servicio están disponibles para los AXCH.

Una realización de la presente invención usa los siguientes bits indicadores de servicio para indicar la disponibilidad de servicios o AXCH. Los bits indicadores de servicio {4, 5, 6, 7, 12, 13, 14, 15} son interpretados como números binarios sin signatura con el bit 4 como el bit más significativo (MSB = Most Significant Bit) y el bit 15 como el bit menos significativo (LSB = Least Significant Bit). Cada incremento de tipo de servicio tiene una medida nominal asociada de la capacidad requerida, y el FBCH transmite continuamente la capacidad disponible. Esto se gradúa para tener un valor máximo equivalente al mayor incremento posible de un solo servicio. Cuando una SU requiere un nuevo servicio o un aumento en el número de portadores, compara la capacidad requerida con la indicada por el FBCH y, después, ella misma se considera bloqueada si la capacidad no está disponible. El FBCH y los canales de tráfico están alineados con la época.

Las tramas de Información de Difusión Lenta contienen información del sistema u otra información general que está disponible para todas las SU, y las tramas de Información de Mensajes de Búsqueda contienen información acerca de peticiones de llamada para SU particulares. Las tramas de Información de Difusión Lenta y las tramas de Información de Mensajes de Búsqueda se multiplexan entre sí en un solo canal lógico que forma el Canal de Difusión Lenta (SBCH = Slow Broadcast Channel). Como se definió anteriormente, la época del código es una secuencia de 29877120 chips que tienen una duración de época que es función de la velocidad de chips definida en la siguiente Tabla 5. Para facilitar el ahorro de energía, el canal se divide en N Ciclos de "Descanso", y cada Ciclo se subdivide en M Cuotas que duran 19 ms, excepto para la anchura de banda de 10,5 MHz, que tiene Cuotas de 18 ms.

TABLA 5 Descripción del Formato de Canales SBCH

11

La Cuota de Ciclo de Descanso número 1 se usa siempre para información de difusión lenta. Las cuotas número 2 y número M-1 se usan para grupos de mensajes de búsqueda a menos que se inserte información de difusión lenta extendida. La configuración de ciclos y cuotas en una realización de la presente invención se ejecuta continuamente a 16 kbit/s.

Dentro de cada Ciclo de Descanso la SU puede poner en marcha el receptor y readquirir el código piloto para lograr el bloqueo de portadora con una precisión suficiente para una demodulación y decodificación Viterbi satisfactorias. Este tiempo de ajuste puede tener una duración de hasta 3 Cuotas. Por ejemplo, una SU asignada a la Cuota número 7 puede poner en marcha el receptor al principio de la Cuota número 4. Después de haber supervisado su Cuota, la SU, o bien reconoce su Dirección de Mensajes de Búsqueda e inicia una petición de acceso, u omite reconocer su Dirección de Mensajes de Búsqueda, en cuyo caso, vuelve al modo de Descanso.

Rastreo de Códigos de Expansión y Detección AMF en Canales de Caminos Múltiples Rastreo de Códigos de Expansión

Se describen tres métodos de rastreo de códigos de expansión CDMA en entornos de debilitamiento de caminos múltiples, que rastrean la fase del código de una señal recibida de espectro ensanchado de caminos múltiples. El primer método usa el circuito de rastreo de la técnica anterior que rastrea simplemente la fase del código de expansión del detector que tiene el mayor valor de señal de salida; el segundo método usa un circuito de rastreo que rastrea el valor mediano de la fase del código del grupo de señales de caminos múltiples, y el tercer método de la presente invención es el circuito de rastreo de centroide que rastrea la fase del código de una optimizada media ponderada de los mínimos cuadrados medios de los componentes de las señales de caminos múltiples. Lo siguiente describe los algoritmos por los cuales es rastreada la fase del código de expansión de la señal CDMA recibida.

Un circuito de rastreo tiene características de funcionamiento que revelan la relación entre el error de tiempo y el voltaje de control que gobierna un oscilador controlado por voltaje (VCO = Voltage Controlled Oscillator) de un circuito de rastreo de fase del código de expansión. Cuando hay un error de tiempo positivo, el circuito ejemplar de rastreo genera un voltaje de control negativo para desfasar el error de tiempo. Cuando hay un error de tiempo negativo, el circuito ejemplar de rastreo genera un voltaje de control positivo para desfasar el error de tiempo. Cuando el circuito de rastreo genera un valor cero, este valor corresponde a la alineación perfecta de tiempos denominada "punto de bloqueo". La Figura 3c muestra el circuito básico de rastreo. La señal recibida r(t) se aplica al filtro adaptado 301, que correlaciona r(t) con una secuencia de códigos locales c(t) generada por el generador 303 de códigos. La señal de salida x(t) del filtro adaptado se somete a muestreo en el circuito de muestreo 302 para producir muestras x[nT] y x[nT+T/2]. Las muestras x[nT] y x[nT+T/2] son usadas por un circuito de rastreo 304 para determinar si es correcta la fase del código de expansión c(t) del generador 303 de códigos. El circuito de rastreo 304 produce una señal de error e(t) como una entrada para el generador 303 de códigos. El generador 303 de códigos usa esta señal e(t) como una señal de entrada para ajustar la fase del código que genera.

En un sistema CDMA, la señal transmitida por el usuario de referencia se escribe en representación paso bajo como:

(4)s(t) = \sum\limits^{\infty}_{\cdot} c_{k} P_{Tc} (t-kT_{c})

donde c_{k} representa los coeficientes del código de expansión, P_{Tc}(t) representa la forma de onda del chip de código de expansión, y T_{c} es la duración del chip. Suponiendo que el usuario de referencia no está transmitiendo datos, solamente el código de expansión modula la portadora. Con referencia a la Figura 3, la señal recibida es:

(5)r(t) = \sum\limits^{M}_{i=1} a_{i}s (t-\tau_{i})

Aquí, a_{i} es debida al efecto de debilitamiento del canal de caminos múltiples en el camino de orden i, y \tau_{i} es el retardo de tiempo aleatorio asociado con el mismo camino. El receptor pasa la señal recibida a través de un filtro adaptado que está realizado prácticamente como un receptor de correlación y se describe más adelante. Esta operación se efectúa en dos etapas: primero, la señal es pasada a través de un filtro adaptado al chip y sometida a muestreo para recuperar los valores de los chips de códigos de expansión, después, esta secuencia de chips es correlacionada con la secuencia de códigos generada localmente.

La Figura 3c muestra el filtro 301 adaptado al chip, adaptado a la forma de onda P_{Tc}(t) del chip, y el circuito de muestreo 302. La señal x(t) en el terminal de salida del filtro adaptado al chip es:

(6)x(t) = \sum\limits^{M}_{i=k} \sum\limits^{\infty}_{k=-\infty} a_{i}c_{k}g (t-\tau_{i} - kT_{c}

donde

(7)g(t) = P_{Tc}(t)*h_{R}(t)

Aquí, h_{R}(t) es la respuesta de impulsos del filtro adaptado al chip, y "*" denota convolución. El orden de las sumas se puede volver a escribir como:

(8)x(t) = \sum\limits^{\infty}_{k=-\infty} c_{k}\fint(t-kT_{c})

donde

(9)\fint(t) = \sum\limits^{M}_{i=1} a_{i}g (t - \tau_{i})

En el canal de caminos múltiples descrito anteriormente, el circuito de muestreo toma muestras de la señal de salida del filtro adaptado para producir x(nT) en los puntos de nivel de potencia máxima de g(t). Sin embargo, en la práctica, la forma de onda g(t) está a menudo severamente distorsionada debido al efecto de la recepción de señales de caminos múltiples, y no se puede obtener un perfecto alineamiento de las señales en el tiempo.

Cuando los caminos múltiples en el canal son despreciables y se puede disponer de una estimación perfecta de los tiempos, es decir, a_{1}=1, \tau_{1}=0, y a_{i}=0, i=2, ..., M, la señal recibida es r(t) = s(t). Entonces, con este modelo ideal de canal, la salida del filtro adaptado al chip resulta:

(10)x(t) = \sum\limits^{\infty}_{k=-\infty} c_{k}g (t - kT_{c})

Sin embargo, cuando hay debilitamiento de caminos múltiples, la forma de onda recibida del valor del chip del código de ensanche está distorsionada, y tiene un número de máximos locales que puede cambiar de un intervalo de muestreo a otro dependiendo de las características del canal.

Para canales de debilitamiento de caminos múltiples con características de canales que cambian rápidamente, no es práctico tratar de situar el máximo de la forma de onda f(t) en cada intervalo de periodo de chip. En cambio, se puede obtener una referencia de tiempos de las características de f(t) que no pueden cambiar tan rápidamente. Se describen tres métodos de rastreo basados en diferentes características de f(t). (7.563 R)

12

13

14

15

16

Claims

1. Un aparato (303) generador de secuencias de códigos para generar una pluralidad de secuencias de códigos de expansión que incluye una secuencia maestra de códigos de expansión, teniendo la pluralidad de secuencias de códigos de expansión una correlación mutua cruzada dentro de un margen predeterminado, y teniendo una predeterminada relación mutua de fase de código, que comprende:

medios generadores de reloj para generar una señal de reloj;

un registro de desplazamiento de realimentación lineal LFSR (Linear Feedback Shift Register) (201) sensible a la señal de reloj y que tiene una pluralidad de etapas que incluye una primera etapa y una última etapa, definiendo cada etapa una respectiva toma intermedia, generando cada toma intermedia una señal de toma intermedia para unos circuitos lógicos, de tal modo que un grupo predeterminado de señales de tomas intermedias que incluye la señal de toma intermedia de la última etapa esté aplicado a los circuitos lógicos, y estando adaptados los circuitos lógicos para combinar las señales de tomas intermedias a fin de generar una señal de realimentación de código de expansión, siendo aplicada dicha señal de realimentación de código de expansión como señal de entrada para la primera etapa del LFSR (201);

primeros medios de memoria (223) para almacenar una pluralidad de semillas de códigos de expansión, comprendiendo cada semilla de código de expansión un conjunto de valores de bits de secuencias de códigos de expansión, y estando conectada dicha primera memoria al LFSR (201) y siendo sensible a una señal de carga para transferir cada uno de un conjunto predeterminado de los valores de bits de secuencias de códigos de expansión, de una semilla seleccionada de la pluralidad de semillas de códigos de expansión, a una respectiva etapa de las etapas de registro de desplazamiento del LFSR; y

medios controladores del generador de códigos para seleccionar una de la pluralidad de semillas de códigos de expansión a fin de determinar la pluralidad de secuencias de códigos de expansión, y para proporcionar la señal de carga que indica dicha una semilla de código de expansión;

en el que dicho LFSR (201) es sensible a la señal de reloj para transferir secuencialmente cada respectiva señal de toma intermedia desde una etapa a la siguiente etapa, desde la primera etapa a la última etapa, y para transferir el valor de realimentación de código de expansión a la primera etapa, y cada valor sucesivo de los valores de tomas intermedias de la última etapa define la secuencia maestra de códigos de expansión; caracterizado porque el generador de secuencias de códigos comprende, también:

segundos medios de memoria (222) que son sensibles a la señal de reloj para proporcionar una secuencia repetitiva de códigos pares, teniendo dicha secuencia de códigos pares una correlación cruzada con la secuencia maestra de expansión, que está dentro del margen predeterminado y que tiene un número par de valores de expansión de
chips;

una pluralidad de medios (203) de alimentación hacia delante, conectados en cascada, acoplados para recibir la secuencia maestra de códigos de expansión, a fin de proporcionar una pluralidad de secuencias de códigos, siendo cada secuencia de códigos una secuencia distinta de códigos de expansión de dicha pluralidad de secuencias de códigos de expansión, siendo sensible a la señal de reloj cada uno de dichos medios (203) de alimentación hacia delante, para proporcionar una secuencia respectiva de la pluralidad de secuencias de códigos de expansión; y

una pluralidad de medios de combinación de secuencias de códigos, siendo cada medio de combinación de secuencias de códigos para combinar cada respectiva secuencia de códigos de expansión con dicha secuencia de códigos pares a fin de producir una pluralidad de secuencias de códigos de expansión relativamente largos, teniendo cada secuencia de códigos de expansión largos un número de elementos mayor que una cualquiera de la pluralidad de secuencias de códigos de expansión.

2. El aparato generador de secuencias de códigos de la reivindicación 1, en el que la pluralidad de medios (203) de alimentación hacia delante conectados en cascada incluye:

medios receptores para recibir la secuencia maestra de expansión;

un circuito (202) de alimentación hacia delante que tiene una pluralidad de secciones lógicas de alimentación hacia delante conectadas en cascada, definiendo cada sección lógica una toma intermedia que proporciona una de la pluralidad de secuencias de códigos de expansión, que incluye una primera sección lógica de alimentación hacia delante y una última sección lógica de alimentación hacia delante y conectada secuencialmente desde la primera sección lógica de alimentación hacia delante hasta la última sección lógica de alimentación hacia delante, comprendiendo cada sección lógica de alimentación hacia delante un solo elemento de retardo (201) que tiene un terminal de entrada que recibe una señal de entrada, y un terminal de salida que proporciona una señal de salida, y medios lógicos de combinación (220) para combinar lógicamente la señal de entrada con la señal de salida a fin de producir la respectiva secuencia de códigos de expansión.

3. El aparato generador de secuencias de códigos de la reivindicación 2, en el que los medios de combinación de secuencias de códigos comprenden un circuito lógico O-EXCLUSIVO.

4. El aparato generador de secuencias de códigos de la reivindicación 2, en el que los medios lógicos de combinación comprenden un circuito lógico O-EXCLUSIVO para efectuar adiciones de módulo-2.