JP2000311037A - ホットソケット状態における回路保護方法およびその装置 - Google Patents

ホットソケット状態における回路保護方法およびその装置

Info

Publication number
JP2000311037A
JP2000311037A JP11376113A JP37611399A JP2000311037A JP 2000311037 A JP2000311037 A JP 2000311037A JP 11376113 A JP11376113 A JP 11376113A JP 37611399 A JP37611399 A JP 37611399A JP 2000311037 A JP2000311037 A JP 2000311037A
Authority
JP
Japan
Prior art keywords
hot socket
output
circuit
voltage supply
condition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11376113A
Other languages
English (en)
Other versions
JP4551517B2 (ja
Inventor
Manuel Mejia
メジア マニュエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of JP2000311037A publication Critical patent/JP2000311037A/ja
Application granted granted Critical
Publication of JP4551517B2 publication Critical patent/JP4551517B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Dc-Dc Converters (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Details Of Television Scanning (AREA)

Abstract

(57)【要約】 （修正有） 【課題】ホットソケット状態時、入力／出力は誤って動
作し、これによりシステム内が混乱してシステム停止に
まで至ることがある。従ってホットソケット状態を識別
し、その状態が完了するまで、影響を受ける回路の出力
ピンを隔離することが必要となる。 【解決手段】回路が出力ノードと、出力ノードの信号レ
ベル制御する一組の出力トランジスタと、第１電圧供給
および第２電圧供給を有する。ホットソケット検出回路
が、第１電圧供給または第２電圧供給がホットソケット
状態を示す所定の値よりも下にある時を識別する。ホッ
トソケット状態に応答して、ホットソケット検出回路が
出力トランジスタの一組を高インピーダンス状態に置く
制御信号を発生する。

Description

【発明の詳細な説明】
【０００１】本出願は、１９９８年１１月３０日に予備
特許出願されたシリアル番号６０／１１０，２６０の発
明の名称「ホットソケット保護回路」の優先権を主張す
る。
【０００２】
【発明の属する技術分野】本発明は、一般に集積回路に
関する。詳細には、本発明は混合電圧システムに使用さ
れる動的ホットソケット保護回路に関する。
【０００３】
【従来技術】デジタル・システムが普通、印刷回路基板
上にはめ込まれている。一つの印刷回路基板に置かれた
異なる集積回路は異なる電圧で動作するであろう。例え
ば、プロセス技術の改良により、集積回路は、３．３ボ
ルトまたは２．５ボルトのようなまたはさらに低い、電
源電圧を使用する。これらプロセスにより製造された集
積回路は、前の世代の集積回路と互換性を維持しなけれ
ばならない。例えば、新しい世代の３．３ボルト集積回
路は、印刷回路基板上で古い世代の５ボルト集積回路と
共に使用される必要性があるだろう。このタイプのシス
テムは、一般に混合電圧システムと呼ばれる。
【０００４】３．３ボルト集積回路は動作のために適当
な電源と入力電圧を有することが必要とされる。これに
加えて、３．３ボルト集積回路は他の集積回路と接続す
るための適当な出力電圧を発生または供給しなければな
らない。集積回路の正しい接続は、正しい動作機能のた
めに必須である。さらに、正しい接続は、素子への過度
なストレスなどの好ましくない状態を防止し、大電流の
可能性またはラッチアップまたはその他の懸念を防ぎ、
よって素子の寿命を改良する。
【０００５】混合電圧システムにおいて多くの回路アー
キテクチャアは、雑音の多いおよび静かな別個の電圧供
給配置に依存している。例えば、Ｉ／Ｏドライバは雑音
の多い供給に結合されていて、一方、オン・チップ変換
回路は静かな供給に結合されている。このように電力供
給を分離することにより、静かな電力供給に結合されて
いる回路が、雑音の多い電力源に存在するスイッチング
および他のタイプの雑音からある程度隔離される。
【０００６】
【発明が解決しようとする課題】回路を、混合電圧シス
テムから、システム内の電力を遮断することなく取り外
す必要が時々ある。この状態を「ホットソケット」と呼
ぶ。この状態は、１日２４時間、１週間７日の間、運転
しなければならないシステムにおいてしばしば生ずる。
チップが挿入される時に、電源ピンおよび入力／出力ピ
ンの間で競争状態が存在するので問題が発生する。も
し、システム電源がチップの電源ピンに到達する前に、
システム信号がチップ入力／出力に到達すると、入力／
出力は誤って動作するおそれがあり、これによりシステ
ム内に混乱を発生する。この混乱は、取るに足ら無いグ
リッチからシステムを停止するものまでの範囲にわた
る。
【０００７】上記から、ホットソケット状態を識別し、
そしてホットソケット状態が完了するまで、影響を受け
る回路の出力ピンを隔離する機構を提供することが、大
変に所望されている。
【０００８】
【課題を解決するための手段】回路が、出力ノードと、
出力ノードの信号レベル制御する一組の出力トランジス
タと、第１電圧供給および第２電圧供給を有する。ホッ
トソケット検出回路が、第１電圧供給または第２電圧供
給がホットソケット状態を示す所定の値よりも下にある
時を識別する。ホットソケット状態に応答して、ホット
ソケット検出回路が出力トランジスタの一組を高インピ
ーダンス状態に置く制御信号を発生する。
【０００９】従って、本発明の回路は、ホットソケット
状態を識別し、その後、ホットソケット状態が完了する
まで出力ピンを隔離する。
【００１０】この結果、本発明は印刷回路基板上の半導
体のホットソケット取り替えを支援するための便利な機
構を提供する。好都合なことには、本発明の回路は相対
的に少ない数の標準の電子部品を用いて容易に実現でき
る。
【００１１】本発明をより良く理解するために、以下の
詳細な説明を添付図面を参照しながら説明する。図中、
同様の参照番号は対応する部品を示す。
【００１２】
【実施例】図１は、本発明による出力バッフアを組み込
んだプログラマブル・ロジック素子（ＰＬＤ）２０を示
す。ＰＬＤ（時々、ＰＡＬ、ＰＬＡ、ＦＰＬＡ、ＰＬ
Ｄ、ＥＰＬＤ、ＥＥＰＬＤ、ＬＣＡまたはＦＰＧＡと呼
ばれる）は、カスタム集積回路の柔軟性と固定の集積回
路の利点を備える周知の集積回路である。このような素
子は、標準のオフザシエルフのロジック・エレメントを
ユーザの特別な目的に合うように、ユーザが電気的にプ
ログラムすることができる。
【００１３】例として、米国特許番号４，６１７，４７
９を参照する。このような素子としては、例えば、アル
テラのＭＡＸ（登録商標）シリーズのＰＬＤおよびＦＬ
ＥＸ（登録商標）シリーズのＰＬＤが現在代表的であ
る。前者は、例えば米国特許番号５，２４１，２２４お
よび４，８７１，９３０およびアルテラ・データ・ブッ
ク、１９９６年６月、に記載されている。後者は、例え
ば米国特許番号５，２５８，６６８および５，２６０，
６１０および５，２６０，６１１および５，４３６，５
７５およびアルテラ・データ・ブック、１９９６年６
月、に記載されている。
【００１４】ＰＬＤ２０は、データ処理システム２２の
一部を形成する。データ処理システム２２は以下の部
品、プロセッサ２４、メモリ２６、入力／出力回路２８
および周辺装置３０、の一つまたは複数を含むことがで
きる。これらの部品はシステム・バス３２により一緒に
結合され、そして回路基板３４の上に置かれる。基板は
エンド・ユーザ・システム３６の中に含まれる。
【００１５】システム２２は、コンピュータ・ネットワ
ーキング、データ・ネットワーキング、計装機器、ビデ
オ処理、デジタル信号処理、および再プログラミング・
ロジックを使用する利点が好ましいその他の応用など
の、広い範囲のさまざまの応用に使用できる。ＰＬＤ２
０はさまざまなロジック機能を実行するために使用でき
る。例えば、ＰＬＤ２０は、プロセッサ２４と共同して
働くコトローラまたはプロセッサとして構成することが
できる。ＰＬＤ２０はまた、システム２２内の共有資源
へのアクセスを調停するアービターとしても使用するこ
とができる。また別の例としては、ＰＬＤ２０はプロセ
ッサ２４とシステム２２内の他の部品の一つとの間のイ
ンターフエイスとしても構成できる。
【００１６】システム２２内の残りの部品が動作可能に
ある時に、ＰＬＤ２０を置き換えなければならない場合
が発生する。本発明はこのような場合に生ずる問題を解
決するものである。新しいＰＬＤ２０のホットソケット
挿入の際に、ＰＬＤ２０の入力／出力ピンと電源ピンの
間で競争状態が発生する。もし、システム電源がチップ
の電力ピンに到達する前にシステム信号がＰＬＤ入力／
出力に到達すると、入力／出力はシステム２２の残部に
混乱を生ずるであろう。本発明は、静かな電圧供給と雑
音の多い電圧供給のような、混合された電圧と一緒に動
作するＰＬＤのこの問題を解決する。
【００１７】図２は、本発明によるプログラマブル・ロ
ジック素子２０を示す。プログラマブル・ロジック素子
２０は一組のロジック配列ブロック４０を含む。周知の
様に、ロジック配列ブロック４０はプログラムされたロ
ジック操作を実行する。行相互接続回路４２および列相
互接続回路４４はさまざまなロジック配列ブロック４０
を結び付ける。行相互接続回路４２および列相互接続回
路４４は既知の技術である。本発明は、アルテラ社、カ
リフォルニア、サンノゼ、から販売されているＭＡＸ
（登録商標）およびＦＬＥＸ（登録商標）シリーズのＰ
ＬＤに使用されているタイプのロジック配列ブロック４
０、行相互接続回路４２および列相互接続回路４４を用
いて構成される。
【００１８】入力／出力エレメント５０は、行相互接続
回路４２および列相互接続回路４４の終わりに位置して
いる。入力／出力エレメント５０は標準の入力／出力機
能のために用いられる。入力／出力エレメント５０は入
力バッフアおよび出力バッフアを含む。入力バッフアは
従来技術のアーキテクチャアを用いて構成できる。一
方、出力エレメントまたは出力バッフアは本発明により
構成される。以下に説明するように、出力バッフアはホ
ットソケット状態の時に遮断されるように構成される。
従って、出力バッフアはシステムの性能に影響する誤っ
た信号を発生しない。
【００１９】本発明の出力バッフアは、混合電圧環境中
で使用される半導体（チップ）内に設けられる。すなわ
ち、本発明の出力バッフアは、静かなまたは内部電圧供
給（Ｖｃｃｉｎｔ）および雑音の多いまたは入力／出力
電圧供給（Ｖｃｃｉｏ）に依存している。本発明の回路
はまた、ＰＡＤＶと呼ばれる第３の電圧に依存する。Ｐ
ＡＤＶは、出力バッフアが接続されるパッド上の電圧で
ある。ホットソケット状態では、パッドはシステム２２
内の他のコンピュータからのデジタル高電圧信号にさら
されるであろう。
【００２０】ＶｃｃｉｎｔおよびＰＡＤＶは、両方とも
出力バッフアの拡散に到達している。従って、出力バッ
フア・トランジスタのためのウエル・バイアス電圧はＶ
ｃｃｉｎｔおよびＰＡＤＶよりも高くすることが必要で
ある。このウエル・バイアス回路の出力は、ＶＣＰＡＤ
と呼ばれる。ＶＣＰＡＤは常時、ＶｃｃｉｎｔおよびＰ
ＡＤＶより高い。
【００２１】図３は、本発明の一実施例により構成され
た出力バッフア５２を示す。出力バッフア５２はウエル
・バイアス回路５３を含む。ウエル・バイアス回路５３
は出力ノードまたはＰＡＤに接続されている。上述した
ように、ＰＡＤは電圧ＰＡＤＶを運搬する。出力ノード
またはＰＡＤはシステム２２内の他の要素からの信号を
受けるので、ＰＡＤＶ信号はホットソケット状態中、デ
ジタル高信号であろう。ウエル・バイアス回路５３はま
た静かな電圧供給Ｖｃｃｉｏ信号と雑音の多い電圧供給
信号Ｖｃｃｉｎｔを受け取る。ウエル・バイアス回路５
３はＶｃｃｉｎｔおよびＶＰＡＤよりも常時高いＶＣＰ
ＡＤ出力信号を発生するように構成されている。当業者
には理解されるように、この機能は複数の方法で実施で
きる。
【００２２】出力バッフア５２は、コア・ロジック５４
から駆動信号ＰＧＡＴＥおよびＮＧＡＴＥを受け取る。
コア・ロジック５４は、例えば、図２のロジック配列ブ
ロック４０から発生された信号である。ＰＧＡＴＥ信号
は、プルアップ・トランジスタＯＵＴＰＵＴ ＰＭＯＳ
を制御する。一方、ＮＧＡＴＥ信号は、プルダウン・ト
ランジスタＯＵＴＰＵＴ ＮＭＯＳを制御する。プルア
ップ・トランジスタおよびプルダウン・トランジスタ
は、出力バッフア５２の出力バッド（ＰＡＤ）上のデジ
タル信号を制御する。
【００２３】ホット・ソケット検出回路６０は、プルア
ップ・トランジスタＯＵＴＰＵＴ ＰＭＯＳおよびプル
ダウン・トランジスタＯＵＴＰＵＴ ＮＭＯＳのゲート
信号を制御する。これにより、コア・ロジック５４から
の信号をくつがえす。図３に示すように、ホット・ソケ
ット回路６０は３入力信号、Ｖｃｐａｄ、Ｖｃｃｉｏお
よびＶｃｃｉｎｔを受け取る。
【００２４】これらの信号に基づいて、回路はホットソ
ケット状態が存在するかどうかを決定する。もしこのよ
うな状態が存在すると、回路６０はデジタル低ＮＨＯＴ
ＳＣＫＴ信号を発生して、トランジスタＳＨＵＴＯＦＦ
ＰＭＯＳをオンに切り換えて、これによりプルアップ
・トランジスタＯＵＴＰＵＴ ＰＭＯＳをオフに切り換
える。回路６０はまた、トランジスタＳＨＵＴＯＦＦ
ＮＭＯＳをオンに切り換えるデジタル高信号ＨＯＴＳＣ
ＫＴを発生することにより、ホットソケット状態に応答
する。
【００２５】ＳＨＵＴＯＦＦ ＮＭＯＳトランジスタが
オンになる時、プルダウン・トランジスタＯＵＴＰＵＴ
ＮＭＯＳのゲートを引き下げて、プルダウン・トラン
ジスタを遮断する。従って、ホットソケット検出回路６
０は、出力バッフア５２の出力ピン（ＰＡＤ）に関連す
るプルアップおよびプルダウン・トランジスタの両方を
遮断するように動作する。従って、ホットソケット検出
回路は、ホットソケット状態中に損傷から出力バッフア
を隔離する三状態または高インピーダンス状態を作り出
す。
【００２６】図４は、本発明の一実施例により構成され
たホットソケット検出回路６０を示す。回路６０はホッ
トソケット状態を検出する。特に、回路は、システムの
残りが動作可能な際に、ＰＬＤ２０がシステム２２中に
挿入されるときに生ずる状態を識別する。このような状
態では、ＶＣＰＡＤが電源オンとなるが、Ｖｃｃｉｎｔ
またはＶｃｃｉｏのいずれかはまだ低にあるだろう。換
言すれば、出力パッド（ＰＡＤ）に電圧信号が存在する
かもしれないが、静かな電圧供給Ｖｃｃｉｎｔおよび／
または雑音の多い電圧供給Ｖｃｃｉｏはまだ電力供給さ
れていない。このような状態においては、前述した図３
の出力トランジスタは遮断されているか、高インピーダ
ンスの三状態に置かれている。
【００２７】前述したように、ＶＣＰＡＤはウエル・バ
イアス回路５３により生成された電圧であり、ＰＡＤＶ
およびＶｃｃｉｎｔの高いほうに常時等しい。ステップ
ダウン回路はＶＣＰＡＤからの電圧をステップダウンす
るのに用いられる。図４の実施例において、トランジス
タＴ２およびＴ３はステップダウン回路として用いら
れ、定常状態の動作におけるＶｃｃｉｎｔまたはＶｃｃ
ｉｏよりも決して高くない電圧をノードＶＣＶＴ２に発
生する。従って、ノードＶＣＶＴ２の電圧は定常状態の
動作中にトランジスタＴ５およびＴ６をオンに切り換え
ない。もし必要ならば、追加のトランジスタが所望のＶ
ＣＶＴ２値に到達するために使用できる。
【００２８】トランジスタＴ５およびＴ６は、Ｖｃｃｉ
ｎｔまたはＶｃｃｉｏがＶＣＶＴ２よりも一つのＶｔだ
け低いとオンである。ＶｃｃｉｎｔおよびＶｃｃｉｏが
存在せず、ＶｃｃｉｎｔおよびＶｃｃｉｏがそれらの完
全な値に上昇するような電力上昇状態の時のホットソケ
ット状態中に、これは発生する。この状態は、ノードＨ
ＯＴＳをデジタル高にする。インバータＸ２はそしてＮ
ＨＯＴＳＣＫＴノードをデジタル低値に駆動する。一
方、インバータＸ１はＨＯＴＳＣＫＴノード上をデジタ
ル高信号に駆動する。
【００２９】トランジスタＴ７およびインバータＸ２は
半ラッチを形成し、ＨＯＴＳノードをＶＣＰＡＤにレベ
ル回復する。換言すれば、インバータＸ１からのデジタ
ル低信号がＰＭＯＳトランジスタＴ７のゲートに加えら
れる時、トランジスタＴ７はオンに切り換わり、これに
より電圧ＶＣＰＡＤをＨＯＴＳノードに接続する。
【００３０】ノードＮＨＯＴＳＣＫＴはホットソケット
状態中に低い。インバータＸ１は、ノードＨＯＴＳＣＫ
Ｔ上にホットソケット状態の活性高指示子を提供する。
ＨＯＴＳＣＫＴおよびＮＨＯＴＳＣＫＴは、図３に関連
して前述したように、出力バッドに到達する全てのトラ
ンジスタを遮断するトランジスタを駆動するのに用いら
れる。
【００３１】ＶｃｃｉｎｔまたはＶｃｃｉｏが接地電位
よりも一つのＶｔ高い時、トランジスタＴ４およびＴ８
がオンとなる。両トランジスタが一旦、オンになると、
ノードＨＯＴＳが接地電位に放電されて、ホットソケッ
ト状態が終了したことを知らせる。
【００３２】従って、本発明の回路はホットソケット状
態を識別して、そしてその後にホットソケット状態が完
了するまで出力パッドを隔離する。この結果、印刷回路
基板上の半導体のホットソケット取替えを支援する便利
な機構を提供する。有利なことに、本発明の回路は相対
的により少ない数の標準の電子部品を用いて容易に実現
できる。
【００３３】以上の説明では、本発明の完全な理解の説
明の目的のために特別な命名方法を用いた。しかし、当
業者に明らかなように本発明を実施するために特別な詳
細を必要としない。他の例においては、周知の回路や素
子がブロック図で示されて発明の説明を不必要な煩雑さ
から防いでいる。従って、前述の本発明の特別な実施例
の説明は、説明の目的のために提供され、網羅的な意図
は無く、また本発明を開示された正確な形式に限定する
意図も無い。前記に開示したものから、多くの変形変容
が可能であることは明らかである。実施例は、本発明の
原理およびその応用を説明するのに最適であるから選ば
れて記述された。従って、実施例の説明により当業者が
本発明を最適に実施でき、そして意図する特別な用途に
ふさわしいように様様な修正を実施例に施すことが可能
である。
【図面の簡単な説明】
【図１】本発明の一実施例により構成された出力バッフ
アを有するプログラマブル・ロジック素子を用いたデー
タ処理システムを示す図。
【図２】本発明の一実施例により構成されたプログラマ
ブル・ロジック素子を示す図。
【図３】本発明の一実施例によるホットソケット検出回
路を有する出力バッフアを示す図。
【図４】本発明の一実施例によるホットソケット検出回
路を示す図。
【符号の説明】
２０ プログラマブル・ロジック素子 ２２ データ処理システム ３４ 回路基板 ４０ ロジック配列ブロック ５０ 入力／出力エレメント ５２ 出力バッフア ５３ ウエル・バイアス回路 ６０ ホットソケット検出回路 ＰＡＤ 出力ノード Ｖｃｃｉｏ 入力／出力電圧供給 Ｖｃｃｉｎｔ 内部電圧供給
【手続補正書】
【提出日】平成１２年４月２０日（２０００．４．２
０）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図４】
【図３】

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】出力ノードと、前記出力ノード上の信号レ
    ベルを制御する一組のトランジスタと、第１電力供給
    と、第２電力供給と、前記第１電力供給または前記第２
    電力供給がホットソケット状態を示す所定の値より低く
    い時を識別し、そしてそれに応答して、前記一組のトラ
    ンジスタを高インピーダンス状態に置く制御信号を発生
    するホットソケット検出回路と、を有することを特徴と
    する回路。
  2. 【請求項２】ホットソケット状態中の集積回路出力信号
    を制御する方法において、ホットソケット状態を示す第
    １電圧供給または第２電圧供給が所定の値よりも低い時
    を識別し、前記識別ステップに応答して、集積回路の出
    力ノードを高インピーダンス状態に置く、各ステップを
    有することを特徴とする方法。
JP37611399A 1998-11-30 1999-11-30 ホットソケット状態における回路保護方法およびその装置 Expired - Fee Related JP4551517B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US11026098P 1998-11-30 1998-11-30
US60/110260 1999-05-24
US09/317,710 US6040712A (en) 1998-11-30 1999-05-24 Apparatus and method for protecting a circuit during a hot socket condition
US09/317710 1999-05-24

Publications (2)

Publication Number Publication Date
JP2000311037A true JP2000311037A (ja) 2000-11-07
JP4551517B2 JP4551517B2 (ja) 2010-09-29

Family

ID=26807854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37611399A Expired - Fee Related JP4551517B2 (ja) 1998-11-30 1999-11-30 ホットソケット状態における回路保護方法およびその装置

Country Status (5)

Country Link
US (1) US6040712A (ja)
EP (1) EP1026827B1 (ja)
JP (1) JP4551517B2 (ja)
AT (1) ATE298948T1 (ja)
DE (1) DE69925982T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122113A (ko) 2014-02-14 2016-10-21 세이부덴키 가부시키가이샤 밸브 액츄에이터 통신 시스템, 통신 장치 접속 상태 평가 방법 및 프로그램

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW511335B (en) * 1998-06-09 2002-11-21 Mitsubishi Electric Corp Integrated circuit
US6271679B1 (en) * 1999-03-24 2001-08-07 Altera Corporation I/O cell configuration for multiple I/O standards
US6836151B1 (en) * 1999-03-24 2004-12-28 Altera Corporation I/O cell configuration for multiple I/O standards
US6388467B1 (en) * 1999-09-30 2002-05-14 Conexant Systems, Inc. High voltage tolerant output driver for sustained tri-state signal lines
US6718416B1 (en) * 2000-08-21 2004-04-06 Intel Corporation Method and apparatus for removing and installing a computer system bus agent without powering down the computer system
US6630844B1 (en) 2000-08-22 2003-10-07 Altera Corporation Supply voltage detection circuit
US6972593B1 (en) * 2003-08-05 2005-12-06 Altera Corp. Method and apparatus for protecting a circuit during a hot socket condition
US7085870B2 (en) * 2004-09-07 2006-08-01 Altera Corporation Integrated circuit with shared hotsocket architecture
US7236018B1 (en) 2004-09-08 2007-06-26 Altera Corporation Programmable low-voltage differential signaling output driver
US7598779B1 (en) 2004-10-08 2009-10-06 Altera Corporation Dual-mode LVDS/CML transmitter methods and apparatus
US7365570B2 (en) * 2005-05-25 2008-04-29 Micron Technology, Inc. Pseudo-differential output driver with high immunity to noise and jitter
US7265587B1 (en) 2005-07-26 2007-09-04 Altera Corporation LVDS output buffer pre-emphasis methods and apparatus
US7893716B1 (en) 2007-05-11 2011-02-22 Altera Corporation Hotsocket detection circuitry
US7733118B2 (en) * 2008-03-06 2010-06-08 Micron Technology, Inc. Devices and methods for driving a signal off an integrated circuit
US8013632B1 (en) 2009-12-15 2011-09-06 Altera Corporation Integrated circuit with global hotsocket architecture
US8675420B2 (en) 2011-05-26 2014-03-18 Micron Technology, Inc. Devices and systems including enabling circuits
US9515643B2 (en) 2014-01-06 2016-12-06 Lattice Semiconductor Corporation Hot-socket circuitry
JP6461842B2 (ja) 2016-03-14 2019-01-30 株式会社東芝 半導体集積回路

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61502091A (ja) * 1984-05-03 1986-09-18 アルテラ・コ−ポレ−シヨン プログラマブル論理アレイ装置
JPH0227414A (ja) * 1988-07-18 1990-01-30 Mitsubishi Electric Corp Ｉｃメモリカード
JPH02151914A (ja) * 1988-12-05 1990-06-11 Oki Electric Ind Co Ltd メモリカード監視装置
JPH03202784A (ja) * 1989-12-29 1991-09-04 Nippon Seiko Kk ポテンシヨメータ式センサの短絡検出装置
JPH0490619A (ja) * 1990-08-03 1992-03-24 Toyota Motor Corp トライステート出力回路
JPH04294477A (ja) * 1991-03-22 1992-10-19 Shimadzu Corp メモリカードシステムの状態確認装置
JPH0521190A (ja) * 1991-07-10 1993-01-29 Toshiba Electric Appliance Co Ltd 放電灯点灯制御装置
JPH06119797A (ja) * 1990-08-17 1994-04-28 Sgs Thomson Microelectron Inc テストモードエントリ用のマルチクロック動作を有する半導体メモリ
JPH07249973A (ja) * 1994-03-14 1995-09-26 Toshiba Corp 電子機器
JPH0884057A (ja) * 1994-09-13 1996-03-26 Toshiba Corp 出力回路装置およびその設計方法
JPH09214324A (ja) * 1996-01-31 1997-08-15 Sharp Corp Ｃｍｏｓ論理回路
JPH10285013A (ja) * 1997-04-08 1998-10-23 Mitsubishi Electric Corp 出力バッファ回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338978A (en) * 1993-02-10 1994-08-16 National Semiconductor Corporation Full swing power down buffer circuit with multiple power supply isolation
US5485107A (en) * 1995-01-09 1996-01-16 Unisys Corporation Backplane driver circuit
US5684410A (en) * 1995-07-03 1997-11-04 Guo; Frank Tzen-Wen Preconditioning of output buffers
US5534789A (en) * 1995-08-07 1996-07-09 Etron Technology, Inc. Mixed mode output buffer circuit for CMOSIC
US5862390A (en) * 1996-03-15 1999-01-19 S3 Incorporated Mixed voltage, multi-rail, high drive, low noise, adjustable slew rate input/output buffer
US5825206A (en) * 1996-08-14 1998-10-20 Intel Corporation Five volt safe output buffer circuit that controls the substrate and gates of the pull-up devices

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61502091A (ja) * 1984-05-03 1986-09-18 アルテラ・コ−ポレ−シヨン プログラマブル論理アレイ装置
JPH0227414A (ja) * 1988-07-18 1990-01-30 Mitsubishi Electric Corp Ｉｃメモリカード
JPH02151914A (ja) * 1988-12-05 1990-06-11 Oki Electric Ind Co Ltd メモリカード監視装置
JPH03202784A (ja) * 1989-12-29 1991-09-04 Nippon Seiko Kk ポテンシヨメータ式センサの短絡検出装置
JPH0490619A (ja) * 1990-08-03 1992-03-24 Toyota Motor Corp トライステート出力回路
JPH06119797A (ja) * 1990-08-17 1994-04-28 Sgs Thomson Microelectron Inc テストモードエントリ用のマルチクロック動作を有する半導体メモリ
JPH04294477A (ja) * 1991-03-22 1992-10-19 Shimadzu Corp メモリカードシステムの状態確認装置
JPH0521190A (ja) * 1991-07-10 1993-01-29 Toshiba Electric Appliance Co Ltd 放電灯点灯制御装置
JPH07249973A (ja) * 1994-03-14 1995-09-26 Toshiba Corp 電子機器
JPH0884057A (ja) * 1994-09-13 1996-03-26 Toshiba Corp 出力回路装置およびその設計方法
JPH09214324A (ja) * 1996-01-31 1997-08-15 Sharp Corp Ｃｍｏｓ論理回路
JPH10285013A (ja) * 1997-04-08 1998-10-23 Mitsubishi Electric Corp 出力バッファ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122113A (ko) 2014-02-14 2016-10-21 세이부덴키 가부시키가이샤 밸브 액츄에이터 통신 시스템, 통신 장치 접속 상태 평가 방법 및 프로그램

Also Published As

Publication number Publication date
DE69925982T2 (de) 2006-05-04
JP4551517B2 (ja) 2010-09-29
EP1026827A1 (en) 2000-08-09
DE69925982D1 (de) 2005-08-04
US6040712A (en) 2000-03-21
EP1026827B1 (en) 2005-06-29
ATE298948T1 (de) 2005-07-15

Similar Documents

Publication Publication Date Title
JP2000311037A (ja) ホットソケット状態における回路保護方法およびその装置
US6614283B1 (en) Voltage level shifter
JP4502190B2 (ja) レベルシフタ、レベル変換回路及び半導体集積回路
US6911860B1 (en) On/off reference voltage switch for multiple I/O standards
US6040729A (en) Digital output buffer for multiple voltage system
JPH08237102A (ja) 入出力バッファ回路装置
JP3587299B2 (ja) 半導体集積回路
US6369613B1 (en) Input/output drivers
US6630844B1 (en) Supply voltage detection circuit
CN102290098A (zh) 电源电平升高的可编程逻辑器件存储器单元
US6972593B1 (en) Method and apparatus for protecting a circuit during a hot socket condition
US6442009B1 (en) Semiconductor device having protective and test circuits
JP3590535B2 (ja) 多数の供給電圧に対処するプログラマブル・バイアスを有する出力バッファおよびその方法
CN101207277A (zh) 电子保险丝电路
US6580311B2 (en) Circuit configuration for supplying voltage to an integrated circuit via a pad
WO1998028848A1 (en) Output driver for sub-micron cmos
JP2002533971A (ja) 過電圧保護ｉ／ｏバッファ
US6138195A (en) Method and apparatus for hot-plugging circuit boards having low voltage logic parts into a higher voltage backplane
JP3262070B2 (ja) 出力バッファ
US6154059A (en) High performance output buffer
US20070008004A1 (en) Apparatus and methods for low-power routing circuitry in programmable logic devices
JP3361873B2 (ja) 半導体集積回路における入出力バッファ回路
JP2001228220A (ja) 半導体装置のテスト回路
JP3796193B2 (ja) テスト信号生成回路
JPH0653810A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091022

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100122

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100610

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees