JP2852959B2 - Ｅｃｌ／ｃｍｌからｔｔｌへの高速変換回路 - Google Patents
Ｅｃｌ／ｃｍｌからｔｔｌへの高速変換回路Info
- Publication number
- JP2852959B2 JP2852959B2 JP2123221A JP12322190A JP2852959B2 JP 2852959 B2 JP2852959 B2 JP 2852959B2 JP 2123221 A JP2123221 A JP 2123221A JP 12322190 A JP12322190 A JP 12322190A JP 2852959 B2 JP2852959 B2 JP 2852959B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor element
- circuit
- ttl
- reference voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 89
- 230000007704 transition Effects 0.000 claims description 18
- 230000000670 limiting effect Effects 0.000 claims description 16
- 229920006395 saturated elastomer Polymers 0.000 claims description 16
- 238000007599 discharging Methods 0.000 claims description 7
- 238000000034 method Methods 0.000 claims 12
- 230000008878 coupling Effects 0.000 claims 5
- 238000010168 coupling process Methods 0.000 claims 5
- 238000005859 coupling reaction Methods 0.000 claims 5
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000003111 delayed effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 208000037516 chromosome inversion disease Diseases 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
- H03K19/01812—Interface arrangements with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/013—Modifications for accelerating switching in bipolar transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
- H03K19/01806—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Static Random-Access Memory (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、エミッタ結合論理（ECL）又は電流モード
論理（CML）ゲートの出力端をトランジスタトランジス
タ論理（TTL）ゲートの入力端へ結合させる新規なECL/C
MLからTTLへの変換回路に関するものである。この変換
回路は、ECL又はCML基準電圧からの信号基準電圧レベル
をTTL基準電圧へシフトさせ、且つ夫々のトランジスタ
要素の動作領域をECL又はCML非飽和動作領域からTTL飽
和又はスレッシュホールド飽和動作領域へ変換させる。
本発明は、特に、ECL/CMLゲート及びTTLゲートが例えば
Vcc及び接地電位パワー（電力）レール等のような同一
のパワーレール間に結合されている集積回路への適用可
能なものである。より一般的には、本発明は、TTL分相
器トランジスタ要素又はその他のTTLスイッチグトラン
ジスタ要素の高速スンイッチング動作用の新規なオーバ
ードライブ（過剰駆動）及びクランプ回路を提供してい
る。高速スイッチングオーバードライブ及びクランプ回
路は、接地バウンスを禁止するためにTTLスイッチング
トランジスタ要素の段階的ターンオフを与え且つ接地ア
ンダーシュートを相殺するための対抗電流を供給する。
論理（CML）ゲートの出力端をトランジスタトランジス
タ論理（TTL）ゲートの入力端へ結合させる新規なECL/C
MLからTTLへの変換回路に関するものである。この変換
回路は、ECL又はCML基準電圧からの信号基準電圧レベル
をTTL基準電圧へシフトさせ、且つ夫々のトランジスタ
要素の動作領域をECL又はCML非飽和動作領域からTTL飽
和又はスレッシュホールド飽和動作領域へ変換させる。
本発明は、特に、ECL/CMLゲート及びTTLゲートが例えば
Vcc及び接地電位パワー（電力）レール等のような同一
のパワーレール間に結合されている集積回路への適用可
能なものである。より一般的には、本発明は、TTL分相
器トランジスタ要素又はその他のTTLスイッチグトラン
ジスタ要素の高速スンイッチング動作用の新規なオーバ
ードライブ（過剰駆動）及びクランプ回路を提供してい
る。高速スイッチングオーバードライブ及びクランプ回
路は、接地バウンスを禁止するためにTTLスイッチング
トランジスタ要素の段階的ターンオフを与え且つ接地ア
ンダーシュートを相殺するための対抗電流を供給する。
従来技術 ECL/CMLゲート12とTTLゲート14との間に結合されてい
る従来のECL/CMLからTTLへの変換回路14を第１図に示し
てある。ECLゲート12は、変換器セクション10への入力
部を与えており、且つECLゲート電圧レベルは一層高い
基準電圧レベルの正のパワーレールVCC（ECL）を基準と
している。変換器セクション10は、TTLゲート14を駆動
する入力部を与えている。TTLゲート電圧レベルは、一
層低い基準電圧レベル接地パワーレールGND（TTL）を基
準としている。ECLゲート12は、ECL入力トランジスタQ1
及びQ2を有しており、エミッタノードはECLテール電流
源トランジスタ要素Q3及びテール抵抗R3へ共通に接続さ
れている。電流源トランジスタ要素Q3には、テール電流
源電圧VCSによってベース駆動電流が供給され、且つテ
ール抵抗R3を介してテール電流をこの実施例においては
接地電位GNDとすることが可能な低電圧レールVEEへソー
ス即ち供給している。ECL入力トランジスタQ1及びQ2
は、スイグ抵抗R1及びR2を介して、交代的なコレクタリ
ード抵抗電流経路を与えている。入力トランジスタQ1及
びQ2の夫々のベースノードにおける相補的入力端I
IN（１）及びIIN（０）における相補的な高及び低論理
ベース電流レベルは、夫々のスイング抵抗を介して電流
源トランジスタ要素Q3によって発生されるテール電流を
導通させるためにどのトランジスタが導通状態となるか
を決定する。
る従来のECL/CMLからTTLへの変換回路14を第１図に示し
てある。ECLゲート12は、変換器セクション10への入力
部を与えており、且つECLゲート電圧レベルは一層高い
基準電圧レベルの正のパワーレールVCC（ECL）を基準と
している。変換器セクション10は、TTLゲート14を駆動
する入力部を与えている。TTLゲート電圧レベルは、一
層低い基準電圧レベル接地パワーレールGND（TTL）を基
準としている。ECLゲート12は、ECL入力トランジスタQ1
及びQ2を有しており、エミッタノードはECLテール電流
源トランジスタ要素Q3及びテール抵抗R3へ共通に接続さ
れている。電流源トランジスタ要素Q3には、テール電流
源電圧VCSによってベース駆動電流が供給され、且つテ
ール抵抗R3を介してテール電流をこの実施例においては
接地電位GNDとすることが可能な低電圧レールVEEへソー
ス即ち供給している。ECL入力トランジスタQ1及びQ2
は、スイグ抵抗R1及びR2を介して、交代的なコレクタリ
ード抵抗電流経路を与えている。入力トランジスタQ1及
びQ2の夫々のベースノードにおける相補的入力端I
IN（１）及びIIN（０）における相補的な高及び低論理
ベース電流レベルは、夫々のスイング抵抗を介して電流
源トランジスタ要素Q3によって発生されるテール電流を
導通させるためにどのトランジスタが導通状態となるか
を決定する。
ECLゲート12の相補的出力は、ECL入力トランジスタQ1
及びQ2の夫々のコレクタノードから取られる。論理高及
び低レベル出力信号の間の電圧のスイング（振れ）は、
電流源トランジスタ要素Q3及びテール抵抗R3によって及
び通常等しい値のスイング抵抗R1及びR2によって発生さ
れるテール電流の大きさによって確立される。相補的出
力信号は、エミッタホロワ出力バッファトランジスタ要
素Q1A及びQ2Aを介して夫々供給される。
及びQ2の夫々のコレクタノードから取られる。論理高及
び低レベル出力信号の間の電圧のスイング（振れ）は、
電流源トランジスタ要素Q3及びテール抵抗R3によって及
び通常等しい値のスイング抵抗R1及びR2によって発生さ
れるテール電流の大きさによって確立される。相補的出
力信号は、エミッタホロワ出力バッファトランジスタ要
素Q1A及びQ2Aを介して夫々供給される。
第１図の従来の変換回路10においては、エミッタホロ
ワ出力トランジスタ要素Q1A及びQ2Aが電流ミラー回路の
夫々の分岐回路15,16内に結合されている。この電流ミ
ラー回路は、夫々のコレクタリード抵抗をR4及びR5と電
流ミラー形態に結合されている電流ミラートランジスタ
要素Q4及びQ5によって確立されている。トランジスタ要
素Q4は、ベースコレクタ短絡型（BCS）トランジスタで
ある。抵抗R4及びR5は、等しい値であり、且つ抵抗R4
は、分岐回路16内においてミラー動作される分岐回路15
内における電流レベルを確立する。
ワ出力トランジスタ要素Q1A及びQ2Aが電流ミラー回路の
夫々の分岐回路15,16内に結合されている。この電流ミ
ラー回路は、夫々のコレクタリード抵抗をR4及びR5と電
流ミラー形態に結合されている電流ミラートランジスタ
要素Q4及びQ5によって確立されている。トランジスタ要
素Q4は、ベースコレクタ短絡型（BCS）トランジスタで
ある。抵抗R4及びR5は、等しい値であり、且つ抵抗R4
は、分岐回路16内においてミラー動作される分岐回路15
内における電流レベルを確立する。
分岐回路15内を流れる電流は、抵抗R4及びVCCに依存
する抵抗R4における電圧降下とによって確立される。解
析によれば、分岐回路16における抵抗R5は、ライン16上
の出力信号の基準電圧レベルを、第二電流ミラートラン
ジスタQ5のコレクタノードにおいてVCCから接地電位へ
シフトさせる。なぜならば、抵抗R5における電圧降下の
VCC依存性は、分岐回路15からの分岐回路16内において
ミラー動作される電流のVCC依存性によって相殺される
からである。VCC依存性が分岐回路16内においてオフセ
ットし且つ互いに相殺されるので、電流ミラートランジ
スタQ5のコレクタノードにおける電圧レベルは、TTL接
地電位レベルGND（TTL）に関して設定される。
する抵抗R4における電圧降下とによって確立される。解
析によれば、分岐回路16における抵抗R5は、ライン16上
の出力信号の基準電圧レベルを、第二電流ミラートラン
ジスタQ5のコレクタノードにおいてVCCから接地電位へ
シフトさせる。なぜならば、抵抗R5における電圧降下の
VCC依存性は、分岐回路15からの分岐回路16内において
ミラー動作される電流のVCC依存性によって相殺される
からである。VCC依存性が分岐回路16内においてオフセ
ットし且つ互いに相殺されるので、電流ミラートランジ
スタQ5のコレクタノードにおける電圧レベルは、TTL接
地電位レベルGND（TTL）に関して設定される。
電流ミラートランジスタQ5のコレクタノードからの基
準電圧レベルシフトした出力信号は、反転用段トランジ
スタQ6のベースノードへ直接的に結合され、それはTTL
ゲート14の分相器トランジスタ要素Q9を制御する。電流
ミラー分岐回路16内の電流ミラートランジスタ要素Q5は
エミッタ結合論理の直線的即ち非飽和動作領域特性で動
作するが、反転用段トランジスタ要素Q6はTTLゲートト
ランジスタ要素の非直線的即ち飽和動作領域特性で動作
する。基準電圧レベルシフトした出力信号は、TTLゲー
トと関連しており且つ非直線的飽和領域で動作する第一
段トランジスタ要素を直接的に駆動する。エミッタ結合
論理の直線的非飽和動作領域特性で動作する部品とトラ
ンジスタトランジスタ論理の非直線的飽和動作領域特性
で動作する部品との間の分割線は点線18で示してある。
準電圧レベルシフトした出力信号は、反転用段トランジ
スタQ6のベースノードへ直接的に結合され、それはTTL
ゲート14の分相器トランジスタ要素Q9を制御する。電流
ミラー分岐回路16内の電流ミラートランジスタ要素Q5は
エミッタ結合論理の直線的即ち非飽和動作領域特性で動
作するが、反転用段トランジスタ要素Q6はTTLゲートト
ランジスタ要素の非直線的即ち飽和動作領域特性で動作
する。基準電圧レベルシフトした出力信号は、TTLゲー
トと関連しており且つ非直線的飽和領域で動作する第一
段トランジスタ要素を直接的に駆動する。エミッタ結合
論理の直線的非飽和動作領域特性で動作する部品とトラ
ンジスタトランジスタ論理の非直線的飽和動作領域特性
で動作する部品との間の分割線は点線18で示してある。
第一段飽和領域トランジスタ要素Q6は、ダイオードD1
を介してTTLゲート14の分相器トランジスタ要素Q9のベ
ースへ結合されており、且つコレクタリード抵抗R6及び
R16を有している。反転用段飽和領域トランジスタ要素Q
6のコレクタノードは、ブートストラップトランジスタ
要素Q7及び抵抗R7によって与えられるブートストラップ
回路を介して、トランジスタ要素Q6のベースノードへ結
合されており且つ電流ミラートランジスタ要素Q5の基準
電圧レベルシフトしたコレクタノードへ結合されてい
る。第一段TTLトランジスタ要素Q6のベースを放電した
後に抵抗R7を介して印加されるブートストラップ電流
は、電流ミラートランジスタ要素Q5が飽和動作領域外で
あって直線的動作領域内に留まることを確保する。
を介してTTLゲート14の分相器トランジスタ要素Q9のベ
ースへ結合されており、且つコレクタリード抵抗R6及び
R16を有している。反転用段飽和領域トランジスタ要素Q
6のコレクタノードは、ブートストラップトランジスタ
要素Q7及び抵抗R7によって与えられるブートストラップ
回路を介して、トランジスタ要素Q6のベースノードへ結
合されており且つ電流ミラートランジスタ要素Q5の基準
電圧レベルシフトしたコレクタノードへ結合されてい
る。第一段TTLトランジスタ要素Q6のベースを放電した
後に抵抗R7を介して印加されるブートストラップ電流
は、電流ミラートランジスタ要素Q5が飽和動作領域外で
あって直線的動作領域内に留まることを確保する。
第１図の従来の変換回路10の欠点は、電流ミラー回路
がスイッチング電流ミラー回路であるということであ
る。電流ミラートランジスタ要素Q4及びQ5は、ECL入力
トランジスタQ1のコレクタノードにおける高及び低論理
レベルの間のスイッチング及びエミッタホロワバッファ
トランジスタ要素Q1Aからのエミッタ電流のスイッチン
グに応答して二つの異なったエミッタ電流密度の間でス
イッチする。電流ミラートランジスタQ4によるエミッタ
電流密度のスイッチングは、電流ミラートランジスタQ5
によってミラー動作される。電流ミラー電流源トランジ
スタ要素Q4及びQ5は、電流ミラートランジスタ要素Q5の
コレクタノードにおける電圧レベルの遅延したスイッチ
ングと共にゆっくりと応答することが可能であるに過ぎ
ない。この従来の変換回路においては、電流ミラー分岐
回路15及び16は、ECL入力トランジスタQ1の入力端にお
ける高又は低スイッチングレベルに従って抵抗R4及びR5
を横断して二つの異なった電圧降下を有する二つの異な
った電流レベル状態の間で一体的にスイッチングを動作
させる。電流源トランジスタQ4及びQ5のスイッチング応
答が遅いので、本来的な伝搬遅れが変換器セクション10
内に導入される。
がスイッチング電流ミラー回路であるということであ
る。電流ミラートランジスタ要素Q4及びQ5は、ECL入力
トランジスタQ1のコレクタノードにおける高及び低論理
レベルの間のスイッチング及びエミッタホロワバッファ
トランジスタ要素Q1Aからのエミッタ電流のスイッチン
グに応答して二つの異なったエミッタ電流密度の間でス
イッチする。電流ミラートランジスタQ4によるエミッタ
電流密度のスイッチングは、電流ミラートランジスタQ5
によってミラー動作される。電流ミラー電流源トランジ
スタ要素Q4及びQ5は、電流ミラートランジスタ要素Q5の
コレクタノードにおける電圧レベルの遅延したスイッチ
ングと共にゆっくりと応答することが可能であるに過ぎ
ない。この従来の変換回路においては、電流ミラー分岐
回路15及び16は、ECL入力トランジスタQ1の入力端にお
ける高又は低スイッチングレベルに従って抵抗R4及びR5
を横断して二つの異なった電圧降下を有する二つの異な
った電流レベル状態の間で一体的にスイッチングを動作
させる。電流源トランジスタQ4及びQ5のスイッチング応
答が遅いので、本来的な伝搬遅れが変換器セクション10
内に導入される。
更に、第一飽和段トランジスタ要素Q6のベースの放電
が、電流ミラートランジスタ要素Q5を介して直接的に行
われる。電流ミラートランジスタ要素Q5のコレクタノー
ドにおける高から低電圧レベルへのスイッチング、及び
飽和領域で動作するトランジスタ要素Q6のベースの放電
が、例えば第1A図に示した如く、遅延された直線的なラ
ンプ（傾斜）関数に追従する。全体としては、同一レベ
ルのスイッチングノード、即ち、基準電圧レベルのシフ
トが発生するトランジスタ要素Q5のコレクタノードが、
TTL飽和動作領域で動作する第一トランジスタ要素Q6の
ベースを駆動する。同一のトランジスタ要素部品Q5は、
これらの同時的な機能を達成せねばならない。
が、電流ミラートランジスタ要素Q5を介して直接的に行
われる。電流ミラートランジスタ要素Q5のコレクタノー
ドにおける高から低電圧レベルへのスイッチング、及び
飽和領域で動作するトランジスタ要素Q6のベースの放電
が、例えば第1A図に示した如く、遅延された直線的なラ
ンプ（傾斜）関数に追従する。全体としては、同一レベ
ルのスイッチングノード、即ち、基準電圧レベルのシフ
トが発生するトランジスタ要素Q5のコレクタノードが、
TTL飽和動作領域で動作する第一トランジスタ要素Q6の
ベースを駆動する。同一のトランジスタ要素部品Q5は、
これらの同時的な機能を達成せねばならない。
従って、従来のECL/CMLからTTLへの変換回路10によれ
ば、基準電圧レベルシフト及び動作領域変換は、スイッ
チング電流ミラー回路の同一の分岐回路16内において発
生する。同一の電流ミラー電流源トランジスタ要素Q5
は、基準電圧レベルシフトを駆動すると共に、第一TTL
飽和動作領域トランジスタ要素のベースをドレイン即ち
排出させる。その結果は、スイッチング遷移期間中の伝
搬が遅延され、且つ、特に、ECLゲート入力端及びTTLゲ
ート出力端における高から低への遷移において遅延が発
生する。同一の部品、即ち第1A図に示した如く、本質的
に遅いスイッチング機能を有する電流源電流ミラートラ
ンジスタ要素Q5は、基準電圧レベルシフト動作及び動作
領域変換の両方を駆動し、変換回路のスイッチング速度
を制限している。
ば、基準電圧レベルシフト及び動作領域変換は、スイッ
チング電流ミラー回路の同一の分岐回路16内において発
生する。同一の電流ミラー電流源トランジスタ要素Q5
は、基準電圧レベルシフトを駆動すると共に、第一TTL
飽和動作領域トランジスタ要素のベースをドレイン即ち
排出させる。その結果は、スイッチング遷移期間中の伝
搬が遅延され、且つ、特に、ECLゲート入力端及びTTLゲ
ート出力端における高から低への遷移において遅延が発
生する。同一の部品、即ち第1A図に示した如く、本質的
に遅いスイッチング機能を有する電流源電流ミラートラ
ンジスタ要素Q5は、基準電圧レベルシフト動作及び動作
領域変換の両方を駆動し、変換回路のスイッチング速度
を制限している。
TTLゲート14は、高電位電源レールVCC（TTL）から出
力端VOUT（TTL）へ電流を供給するためのプルアップト
ランジスタ要素Q11及びQ12からなるダーリントン対を具
備する従来の部品によって与えられている。プルダウン
トランジスタ要素Q13は、出力端VOUT（TTL）から一層低
い接地電位レールGND（TTL）へ電流をシンク即ち吸込
む。抵抗R12及びダイオードD12は、プルダウントランジ
スタ要素Q13のベースに対し抵抗性プルダウン放電を与
える。プルダウントランジスタ要素Q13のベースにおい
て容量性フィードバックミラー（Miller）電流の積極的
な放電を与えるために、米国特許第4,321,490号に記載
されているタイプの「A.C.ミラーキラー（Miller kille
r）」が、能動的放電トランジスタQ14及び関連するダイ
オード回路網D9,D10,D11によって与えられている。高電
位から低電位への出力の加速されたスイッチングが、抵
抗R10及びダイオードD6を介してフィードバックトラン
ジスタベース駆動を有するフィードバックトランジスタ
Q10によって与えられている。スピードアップダイオー
ドD5が、出力端VOUT（TTL）において高電位から低電位
への遷移期間中にダーリントントランジスタQ12のベー
スにおけるターンオフを加速させる。ダーリントンプル
アップトランジスタ要素Q11及びQ12と関連する付加的な
バイアス部品としては、抵抗R11、ダイオードD7、ダイ
オードD8がある。
力端VOUT（TTL）へ電流を供給するためのプルアップト
ランジスタ要素Q11及びQ12からなるダーリントン対を具
備する従来の部品によって与えられている。プルダウン
トランジスタ要素Q13は、出力端VOUT（TTL）から一層低
い接地電位レールGND（TTL）へ電流をシンク即ち吸込
む。抵抗R12及びダイオードD12は、プルダウントランジ
スタ要素Q13のベースに対し抵抗性プルダウン放電を与
える。プルダウントランジスタ要素Q13のベースにおい
て容量性フィードバックミラー（Miller）電流の積極的
な放電を与えるために、米国特許第4,321,490号に記載
されているタイプの「A.C.ミラーキラー（Miller kille
r）」が、能動的放電トランジスタQ14及び関連するダイ
オード回路網D9,D10,D11によって与えられている。高電
位から低電位への出力の加速されたスイッチングが、抵
抗R10及びダイオードD6を介してフィードバックトラン
ジスタベース駆動を有するフィードバックトランジスタ
Q10によって与えられている。スピードアップダイオー
ドD5が、出力端VOUT（TTL）において高電位から低電位
への遷移期間中にダーリントントランジスタQ12のベー
スにおけるターンオフを加速させる。ダーリントンプル
アップトランジスタ要素Q11及びQ12と関連する付加的な
バイアス部品としては、抵抗R11、ダイオードD7、ダイ
オードD8がある。
目 的 本発明は、以上の点に鑑みなされたものであって、上
述した如き従来技術の欠点を解消し、スイッチング電流
ミラートランジスタ要素によって導入される遅延なしで
ECL/CMLゲートからTTLゲートへの信号伝搬及び基準電圧
レベルシフト動作を実施するための定電流非スイッチン
グ電流ミラー回路を使用する新規なECL/CMLからTTLへの
変換回路を提供することを目的とする。
述した如き従来技術の欠点を解消し、スイッチング電流
ミラートランジスタ要素によって導入される遅延なしで
ECL/CMLゲートからTTLゲートへの信号伝搬及び基準電圧
レベルシフト動作を実施するための定電流非スイッチン
グ電流ミラー回路を使用する新規なECL/CMLからTTLへの
変換回路を提供することを目的とする。
本発明の別の目的とするところは、基準電圧レベルシ
フト動作とトランジスタ要素動作領域変換動作の機能を
分離することによってECL/CMLゲートからTTLゲートへの
信号伝搬の速度を増加させることである。一層高い電圧
レベルのECLレールから一層低い電圧レベルのTTLレール
への基準電圧レベルシフト動作は、定電流非スイッチン
グ電流ミラー回路によって行われる。ECLトランジスタ
要素の直線的非飽和動作領域からTTLトランジスタ要素
の非直線的飽和動作領域への変換は、別個のエーミンタ
ホロワ出力バッファ回路によって実施される。従って、
これらの機能は、別々の回路部分における別々の部品に
よって達成される。
フト動作とトランジスタ要素動作領域変換動作の機能を
分離することによってECL/CMLゲートからTTLゲートへの
信号伝搬の速度を増加させることである。一層高い電圧
レベルのECLレールから一層低い電圧レベルのTTLレール
への基準電圧レベルシフト動作は、定電流非スイッチン
グ電流ミラー回路によって行われる。ECLトランジスタ
要素の直線的非飽和動作領域からTTLトランジスタ要素
の非直線的飽和動作領域への変換は、別個のエーミンタ
ホロワ出力バッファ回路によって実施される。従って、
これらの機能は、別々の回路部分における別々の部品に
よって達成される。
本発明の更に別の目的とするところは、飽和領域にお
いて又は飽和動作領域のスレッシュホールドにおいて動
作するTTLゲート分相器トランジスタ要素の加速したタ
ーンオン及びターンオフを与えることである。これは、
基準電圧レベルシフト動作から分相器制御の機能を分離
することによって部分的に達成される。このために、本
発明は、基準電圧レベルシフト動作及び動作領域変換動
作のために異なった回路部品を使用している。
いて又は飽和動作領域のスレッシュホールドにおいて動
作するTTLゲート分相器トランジスタ要素の加速したタ
ーンオン及びターンオフを与えることである。これは、
基準電圧レベルシフト動作から分相器制御の機能を分離
することによって部分的に達成される。このために、本
発明は、基準電圧レベルシフト動作及び動作領域変換動
作のために異なった回路部品を使用している。
本発明の更に別の目的とするところは、分相器トラン
ジスタ要素の加速したターンオンを与え且つ深い飽和を
防止するために飽和のスレッシュホールドにおいて分相
器トランジスタ要素の動作をクランプすることにより迅
速なターンオフを与えるために新規な耐飽和オーバード
ライブ・クランプ回路を使用するTTL分相器トランジス
タ要素の高速スイッチングを与えることである。このオ
ーバードライブ・クランプ回路は、又、TTL出力端にお
ける高電位から低電位への遷移期間中に接地バウンスを
禁止し且つ接地アンダーシュートを相殺することにより
スイッチング速度を増加させ且つノイズを減少させる。
ジスタ要素の加速したターンオンを与え且つ深い飽和を
防止するために飽和のスレッシュホールドにおいて分相
器トランジスタ要素の動作をクランプすることにより迅
速なターンオフを与えるために新規な耐飽和オーバード
ライブ・クランプ回路を使用するTTL分相器トランジス
タ要素の高速スイッチングを与えることである。このオ
ーバードライブ・クランプ回路は、又、TTL出力端にお
ける高電位から低電位への遷移期間中に接地バウンスを
禁止し且つ接地アンダーシュートを相殺することにより
スイッチング速度を増加させ且つノイズを減少させる。
本発明の更に別の目的とするところは、従来の変換回
路において必要とされるTTLゲートの入力端において飽
和領域で動作する反転用TTLトランジスタ要素段を除去
することである。
路において必要とされるTTLゲートの入力端において飽
和領域で動作する反転用TTLトランジスタ要素段を除去
することである。
構 成 本発明によれば、ECL/CMLゲートの出力端（出力部）
をTTLゲートの入力端（入力部）へ結合させるためのECL
/CMLからTTLへの変換回路が提供される。ECL/CMLゲート
は、第一パワーレールの一層高い基準電圧レベルに関し
て動作し、トランジスタ要素は非飽和動作領域で動作す
る。TTLゲートは第二パワーレールの一層低い基準電圧
レベルに関して動作し、トランジスタ要素は飽和動作領
域で動作する。本発明によれば、基準電圧レベルシフト
動作及び動作領域変換動作の回路機能は分離されてお
り、且つ別個の変換回路部分によって行われる。
をTTLゲートの入力端（入力部）へ結合させるためのECL
/CMLからTTLへの変換回路が提供される。ECL/CMLゲート
は、第一パワーレールの一層高い基準電圧レベルに関し
て動作し、トランジスタ要素は非飽和動作領域で動作す
る。TTLゲートは第二パワーレールの一層低い基準電圧
レベルに関して動作し、トランジスタ要素は飽和動作領
域で動作する。本発明によれば、基準電圧レベルシフト
動作及び動作領域変換動作の回路機能は分離されてお
り、且つ別個の変換回路部分によって行われる。
基準電圧レベルシフト用定電流非スイッチング電流ミ
ラー回路が、ECL/CMLゲートの出力端（出力部）へ結合
されている。基準電圧レベルシフト用回路部分は、ECL/
CMLゲート出力端（出力部）の基準電圧レベルをシフト
させ且つ基準電圧レベルシフトした出力信号を供給す
る。別の動作領域変換用エミッタホロワ出力バッファ回
路が、電圧レベルシフトした出力信号を受取るべく結合
されている。この動作領域変換用回路部分は、TTLゲー
トの入力端（入力部）を飽和動作領域へ駆動する。
ラー回路が、ECL/CMLゲートの出力端（出力部）へ結合
されている。基準電圧レベルシフト用回路部分は、ECL/
CMLゲート出力端（出力部）の基準電圧レベルをシフト
させ且つ基準電圧レベルシフトした出力信号を供給す
る。別の動作領域変換用エミッタホロワ出力バッファ回
路が、電圧レベルシフトした出力信号を受取るべく結合
されている。この動作領域変換用回路部分は、TTLゲー
トの入力端（入力部）を飽和動作領域へ駆動する。
好適実施例においては、基準電圧レベルシフト用定電
流回路は、一定基準電流を発生するために、一層高い基
準電圧レベルと一層低い基準電圧レベルとの間に動作結
合されている第一電流ミラー分岐回路及び第一電流ミラ
ー変換要素を有している。第一電流ミラー分岐回路とEC
L/CMLゲート出力端（出力部）との間に直接的な接続は
なく、ECL/CMLゲートのスイッチング期間中に一定の基
準電流を維持している。
流回路は、一定基準電流を発生するために、一層高い基
準電圧レベルと一層低い基準電圧レベルとの間に動作結
合されている第一電流ミラー分岐回路及び第一電流ミラ
ー変換要素を有している。第一電流ミラー分岐回路とEC
L/CMLゲート出力端（出力部）との間に直接的な接続は
なく、ECL/CMLゲートのスイッチング期間中に一定の基
準電流を維持している。
基準電圧レベルシフト用定電流回路は、更に、ECL/CM
Lゲート出力端と一層低い基準電圧レベルとの間に動作
結合されている第二電流ミラー分岐回路及び第二電流ミ
ラートランジスタ要素を有している。この第二電流ミラ
ートランジスタ要素は、第一電流ミラートランジスタ要
素と電流ミラー形態で結合されており、ECL/CMLゲート
の出力端へ結合されている第二電流ミラー分岐回路内に
おいて一定基準電流をミラー動作している。この電流ミ
ラー動作は、又、ECL/CMLゲートのスイッチング期間中
に、第二電流ミラー分岐回路において一定基準電流を維
持する。
Lゲート出力端と一層低い基準電圧レベルとの間に動作
結合されている第二電流ミラー分岐回路及び第二電流ミ
ラートランジスタ要素を有している。この第二電流ミラ
ートランジスタ要素は、第一電流ミラートランジスタ要
素と電流ミラー形態で結合されており、ECL/CMLゲート
の出力端へ結合されている第二電流ミラー分岐回路内に
おいて一定基準電流をミラー動作している。この電流ミ
ラー動作は、又、ECL/CMLゲートのスイッチング期間中
に、第二電流ミラー分岐回路において一定基準電流を維
持する。
ECL/CMLゲート出力端（出力部）からの出力信号の基
準電圧レベルをシフトするために、レベルシフト用抵抗
要素が第二電流ミラー分岐回路内に組込まれている。こ
の基準電圧レベルは、第二電流ミラートランジスタ要素
のコレクタノードにおいて一層高い基準電圧レベルから
一層低い基準電圧レベルへシフトされる。このコレクタ
ノードは、本発明の変換回路の基準電圧レベルシフト用
回路部分から基準電圧レベルシフトした出力を供給す
る。
準電圧レベルをシフトするために、レベルシフト用抵抗
要素が第二電流ミラー分岐回路内に組込まれている。こ
の基準電圧レベルは、第二電流ミラートランジスタ要素
のコレクタノードにおいて一層高い基準電圧レベルから
一層低い基準電圧レベルへシフトされる。このコレクタ
ノードは、本発明の変換回路の基準電圧レベルシフト用
回路部分から基準電圧レベルシフトした出力を供給す
る。
本発明に基づく基準電圧レベルシフト動作用の定電流
回路の特徴は、電流ミラートランジスタ要素のスイッチ
ングが存在しないということである。これらの電流ミラ
ートランジスタ要素は、一定のエミッタ電流密度を維持
し、その際に従来の変換回路を介して信号伝搬に導入さ
れるスイッチング遅れを回避している。更に、本変換回
路における電流ミラートランジスタ要素の機能は、基準
電圧レベルシフト動作へ制限されている。
回路の特徴は、電流ミラートランジスタ要素のスイッチ
ングが存在しないということである。これらの電流ミラ
ートランジスタ要素は、一定のエミッタ電流密度を維持
し、その際に従来の変換回路を介して信号伝搬に導入さ
れるスイッチング遅れを回避している。更に、本変換回
路における電流ミラートランジスタ要素の機能は、基準
電圧レベルシフト動作へ制限されている。
基準電圧レベルシフト用回路部分において、第一定電
流ミラー分岐回路は、第二定電流ミラー分岐回路内の基
準電圧シフト用抵抗要素と実質的に等しい抵抗値を持っ
た標準的基準抵抗要素を有している。標準的基準電圧降
下は、抵抗要素と一層低い基準電圧レベルとの間のダイ
オードスタックによって標準的基準抵抗要素を横断して
確立される。この構成の特徴は、ECL/CMLゲートのテー
ル電流源トランジスタ要素を駆動するためのテール電流
源電圧VCSを確立するためにダイオードスタックを使用
することを可能とする点である。ダイオードスタックの
要素の一つは、BCSトランジスタ要素とすることが可能
であり、それは第一電流ミラートランジスタ要素として
作用する。
流ミラー分岐回路は、第二定電流ミラー分岐回路内の基
準電圧シフト用抵抗要素と実質的に等しい抵抗値を持っ
た標準的基準抵抗要素を有している。標準的基準電圧降
下は、抵抗要素と一層低い基準電圧レベルとの間のダイ
オードスタックによって標準的基準抵抗要素を横断して
確立される。この構成の特徴は、ECL/CMLゲートのテー
ル電流源トランジスタ要素を駆動するためのテール電流
源電圧VCSを確立するためにダイオードスタックを使用
することを可能とする点である。ダイオードスタックの
要素の一つは、BCSトランジスタ要素とすることが可能
であり、それは第一電流ミラートランジスタ要素として
作用する。
別個の動作領域変換回路が、非飽和動作領域で動作す
るエミッタホロワ出力バッファ回路によって与えられて
いる。このエミッタホロワ出力バッファ回路は、基準電
圧レベルシフトした出力からベース駆動を受取り、且つ
TTLゲートの入力端（入力部）を飽和動作領域へ駆動す
るべく結合されている。非飽和動作領域から飽和動作領
域への動作領域変換動作の回路機能は、基準電圧レベル
シフト動作の機能から分離されており、且つ夫々の機能
は、本変換回路の別個の回路部品によって達成される。
るエミッタホロワ出力バッファ回路によって与えられて
いる。このエミッタホロワ出力バッファ回路は、基準電
圧レベルシフトした出力からベース駆動を受取り、且つ
TTLゲートの入力端（入力部）を飽和動作領域へ駆動す
るべく結合されている。非飽和動作領域から飽和動作領
域への動作領域変換動作の回路機能は、基準電圧レベル
シフト動作の機能から分離されており、且つ夫々の機能
は、本変換回路の別個の回路部品によって達成される。
本発明によれば、エミッタホロワ出力バッファ回路
が、抵抗プルダウン要素を介して飽和領域において動作
するTTLゲートの第一トランジスタ要素を放電するため
にTTLゲート入力端（入力部）と一層低い基準電圧レベ
ルとこの間に抵抗プルダウンを与えている。好適実施例
においては、第一TTLゲート入力段（入力端又は入力部
ともいう）は、TTLゲート分相器トランジスタ要素によ
って与えられている。この分相器トランジスタ要素は、
エミッタホロワ出力バッファ回路から直接的にベース駆
動を受取るべく結合されている。この抵抗プルダウン要
素は、分相器トランジスタ要素のベースノードと一層低
い基準電圧レベルとの間に結合されている。
が、抵抗プルダウン要素を介して飽和領域において動作
するTTLゲートの第一トランジスタ要素を放電するため
にTTLゲート入力端（入力部）と一層低い基準電圧レベ
ルとこの間に抵抗プルダウンを与えている。好適実施例
においては、第一TTLゲート入力段（入力端又は入力部
ともいう）は、TTLゲート分相器トランジスタ要素によ
って与えられている。この分相器トランジスタ要素は、
エミッタホロワ出力バッファ回路から直接的にベース駆
動を受取るべく結合されている。この抵抗プルダウン要
素は、分相器トランジスタ要素のベースノードと一層低
い基準電圧レベルとの間に結合されている。
この構成の利点は、抵抗プルダウンが、TTLゲート出
力端における低論理電位レベルから高論理電位レベルへ
のスイッチング期間中に、分相器トランジスタ要素のベ
ースからの加速した放電及び分相器トランジスタ要素の
加速したターンオフを可能とすることである。この抵抗
プルダウンによる加速放電は、従来の変換回路において
与えられる電流ミラー電流源プルダウンの遅延されたラ
ンプスイッチング機能と対比される。従来の第二電流ミ
ラートランジスタ要素は、飽和動作領域で動作する第一
段TTLトランジスタ要素の制御及び基準電圧レベルシフ
ト動作の二重機能を実施せねばならない。従来の変換回
路のこれらの遅延は、本発明においては回避されてい
る。
力端における低論理電位レベルから高論理電位レベルへ
のスイッチング期間中に、分相器トランジスタ要素のベ
ースからの加速した放電及び分相器トランジスタ要素の
加速したターンオフを可能とすることである。この抵抗
プルダウンによる加速放電は、従来の変換回路において
与えられる電流ミラー電流源プルダウンの遅延されたラ
ンプスイッチング機能と対比される。従来の第二電流ミ
ラートランジスタ要素は、飽和動作領域で動作する第一
段TTLトランジスタ要素の制御及び基準電圧レベルシフ
ト動作の二重機能を実施せねばならない。従来の変換回
路のこれらの遅延は、本発明においては回避されてい
る。
本発明の変換回路の動作領域変換用回路部分の別の利
点は、エミッタホロワ出力バッファ回路が、TTLゲート
出力端（出力部又は出力段）における高電位から低電位
への遷移期間中に分相器トランジスタ要素の加速したタ
ーンオンを与える点である。このエミッタホロワ出力バ
ッファトランジスタ要素は、加速ターンオン用の分相器
トランジスタ要素のベースへ、初期的に、無制限のベー
ス駆動又は「オーバードライブ（過剰駆動）」を与え
る。
点は、エミッタホロワ出力バッファ回路が、TTLゲート
出力端（出力部又は出力段）における高電位から低電位
への遷移期間中に分相器トランジスタ要素の加速したタ
ーンオンを与える点である。このエミッタホロワ出力バ
ッファトランジスタ要素は、加速ターンオン用の分相器
トランジスタ要素のベースへ、初期的に、無制限のベー
ス駆動又は「オーバードライブ（過剰駆動）」を与え
る。
分相器トランジスタ要素へのベース駆動を爾後に制限
するために、本発明の一実施例においては、分相器トラ
ンジスタ要素のコレクタノードとエミッタホロワ出力バ
ッファ回路のベースノードとの間に動作結合してベース
駆動クランプ回路が設けられている。分相器トランジス
タ要素がコレクタからエミッタへの主要電流経路を介し
て導通状態となると、ベース駆動クランプ回路は導通状
態を開始し且つ分相器トランジスタ要素の動作をソフト
飽和動作領域へクランプする。分相器トランジスタ要素
が深い飽和動作領域で動作することを防止することによ
り、分相器トランジスタ要素は、TTLゲート出力端にお
ける低電位から高電位への遷移の時に抵抗プルダウンに
よって迅速にターンオフする構成とされている。
するために、本発明の一実施例においては、分相器トラ
ンジスタ要素のコレクタノードとエミッタホロワ出力バ
ッファ回路のベースノードとの間に動作結合してベース
駆動クランプ回路が設けられている。分相器トランジス
タ要素がコレクタからエミッタへの主要電流経路を介し
て導通状態となると、ベース駆動クランプ回路は導通状
態を開始し且つ分相器トランジスタ要素の動作をソフト
飽和動作領域へクランプする。分相器トランジスタ要素
が深い飽和動作領域で動作することを防止することによ
り、分相器トランジスタ要素は、TTLゲート出力端にお
ける低電位から高電位への遷移の時に抵抗プルダウンに
よって迅速にターンオフする構成とされている。
別のベース駆動制限用回路の実施例においては、ベー
ス駆動制限用抵抗要素が、エミッタホロワ出力バッファ
トランジスタ要素のエミッタノードと分相器トランジス
タ要素のベースノードとの間に結合されている。ベース
駆動制限用抵抗要素は、ベース駆動制限用クランプ回路
に対する代替物を与える。
ス駆動制限用抵抗要素が、エミッタホロワ出力バッファ
トランジスタ要素のエミッタノードと分相器トランジス
タ要素のベースノードとの間に結合されている。ベース
駆動制限用抵抗要素は、ベース駆動制限用クランプ回路
に対する代替物を与える。
より一般的に説明すると、本発明の特徴の一つは、分
相器トランジスタ要素又はTTLゲートへの入力端子乃至
は入力部における他のTTLスイッチング用トランジスタ
要素の高速スイッチング用のオーバードライブ（過剰駆
動）・クランプ回路である。このオーバードライブ・ク
ランプ回路は、エミッタホロワトランジスタ要素を介し
てTTLスイッチングトランジスタ要素の加速したターン
オンのための飽和領域順方向バイアス駆動を与える基準
電圧レベルを持った基準電圧電流源を与える電流ミラー
回路を有している。このエミッタホロワトランジスタ要
素は、TTLスイッチングトランジスタ要素を駆動するた
めに基準電圧電流源へ結合したバッファを与えている。
相器トランジスタ要素又はTTLゲートへの入力端子乃至
は入力部における他のTTLスイッチング用トランジスタ
要素の高速スイッチング用のオーバードライブ（過剰駆
動）・クランプ回路である。このオーバードライブ・ク
ランプ回路は、エミッタホロワトランジスタ要素を介し
てTTLスイッチングトランジスタ要素の加速したターン
オンのための飽和領域順方向バイアス駆動を与える基準
電圧レベルを持った基準電圧電流源を与える電流ミラー
回路を有している。このエミッタホロワトランジスタ要
素は、TTLスイッチングトランジスタ要素を駆動するた
めに基準電圧電流源へ結合したバッファを与えている。
オーバードライブ・クランプ回路は、更に、TTLスイ
ッチングトランジスタ要素のコレクタノードとエミッタ
ホロワトランジスタ要素のベースノードとの間に結合さ
れているベース駆動クランプ回路を有している。このベ
ース駆動クランプ回路は、TTLスイッチングトランジス
タ要素の動作をソフト乃至はスレッシュホールド飽和動
作領域へクランプすべく構成され且つ配列されている。
ッチングトランジスタ要素のコレクタノードとエミッタ
ホロワトランジスタ要素のベースノードとの間に結合さ
れているベース駆動クランプ回路を有している。このベ
ース駆動クランプ回路は、TTLスイッチングトランジス
タ要素の動作をソフト乃至はスレッシュホールド飽和動
作領域へクランプすべく構成され且つ配列されている。
好適実施例においては、TTLスイッチングトランジス
タ要素は、出力端における高電位から低電位への遷移の
時にTTL出力バッファ回路の出力端から低電位へ電流を
シンク即ち吸込むためのプルダウントランジスタ要素を
持ったTTL出力バッファ回路における分相器トランジス
タ要素である。従って、この分相器トランジスタ要素
は、プルダウントランジスタ要素を駆動すべく結合され
ている。
タ要素は、出力端における高電位から低電位への遷移の
時にTTL出力バッファ回路の出力端から低電位へ電流を
シンク即ち吸込むためのプルダウントランジスタ要素を
持ったTTL出力バッファ回路における分相器トランジス
タ要素である。従って、この分相器トランジスタ要素
は、プルダウントランジスタ要素を駆動すべく結合され
ている。
好適実施例においては、ベース駆動クランプ回路が、
直列的に結合された抵抗要素とVbeダイオード接合とに
よって与えられている。このベース駆動クランプ構成の
特徴は、対構成とされた抵抗とダイオード接合とが、所
定の温度範囲に亘って該クランプにおけるベース駆動に
対する温度補償を与えることである。一方、このベース
駆動クランプは、直列的に結合したショットキダイオー
ド接合要素とVbe接合ダイオード要素とによって与える
ことが可能である。
直列的に結合された抵抗要素とVbeダイオード接合とに
よって与えられている。このベース駆動クランプ構成の
特徴は、対構成とされた抵抗とダイオード接合とが、所
定の温度範囲に亘って該クランプにおけるベース駆動に
対する温度補償を与えることである。一方、このベース
駆動クランプは、直列的に結合したショットキダイオー
ド接合要素とVbe接合ダイオード要素とによって与える
ことが可能である。
エミッタホロワ及び分相器トランジスタ要素のベース
ノードにおいて低電位から高電位への遷移が発生する
と、このオーバードライブ回路は、分相器トランジスタ
要素の迅速なターンオンを与える。コレクタノードにお
ける電位が降下すると、ベース駆動クランプは、分相器
トランジスタ要素のベース対コレクタ接合を横断して順
方向バイアスが飽和スレッシュホールド動作領域に到達
すると、分相器トランジスタ要素のコレクタノードへの
電流の導通を開始する。従って、このベース駆動クラン
プ回路は、分相器トランジスタ要素のベースノード及び
エミッタホロワにおける高電位から低電位への遷移の発
生によって、分相器トランジスタ要素の動作を迅速なタ
ーンオフのためにソフト飽和状態に保持する。
ノードにおいて低電位から高電位への遷移が発生する
と、このオーバードライブ回路は、分相器トランジスタ
要素の迅速なターンオンを与える。コレクタノードにお
ける電位が降下すると、ベース駆動クランプは、分相器
トランジスタ要素のベース対コレクタ接合を横断して順
方向バイアスが飽和スレッシュホールド動作領域に到達
すると、分相器トランジスタ要素のコレクタノードへの
電流の導通を開始する。従って、このベース駆動クラン
プ回路は、分相器トランジスタ要素のベースノード及び
エミッタホロワにおける高電位から低電位への遷移の発
生によって、分相器トランジスタ要素の動作を迅速なタ
ーンオフのためにソフト飽和状態に保持する。
TTL分相器トランジスタ要素又はその他の入力TTLスイ
ッチングトランジスタ要素のコレクタノードとエミッタ
ホロワトランジスタ要素のベースノードとの間に結合さ
れているベース駆動クランプ回路の特徴の一つは、分相
器トランジスタ要素又はその他のスイッチングTTLトラ
ンジスタ要素の整相（phased）ターンオンを与えること
により接地バウンスを禁止することである。分相器トラ
ンジスタ要素がターンオンすると、初期的には、コレク
タ経路電流が上昇し、一方コレクタノード電位が降下す
る。初期的には、コレクタ電流レベルは、コレクタ経路
抵抗要素によって与えられる。しかしながら、コレクタ
ノード電位が飽和スレッシュホールド動作領域へ降下す
ると、ベース駆動クランプ回路が動作し、且つクランプ
回路も分相器トランジスタ要素のコレクタへ流れる。典
型的には、ベース駆動クランプ回路電流は、コレクタ経
路抵抗電流の約1/3であり、且つ3nsのターンオン時間TT
Lスイッチングトランジスタ要素の場合、クランプ電流
は1.5nsに割込む。その結果得られる、TTL分相器又はそ
の他のスイッチングトランジスタ要素のエミッタからの
電流の段階的ターンオンが、接地リードインダクタンス
を横断しての寄生電圧降下を減少させることによって接
地バウンスを禁止する。
ッチングトランジスタ要素のコレクタノードとエミッタ
ホロワトランジスタ要素のベースノードとの間に結合さ
れているベース駆動クランプ回路の特徴の一つは、分相
器トランジスタ要素又はその他のスイッチングTTLトラ
ンジスタ要素の整相（phased）ターンオンを与えること
により接地バウンスを禁止することである。分相器トラ
ンジスタ要素がターンオンすると、初期的には、コレク
タ経路電流が上昇し、一方コレクタノード電位が降下す
る。初期的には、コレクタ電流レベルは、コレクタ経路
抵抗要素によって与えられる。しかしながら、コレクタ
ノード電位が飽和スレッシュホールド動作領域へ降下す
ると、ベース駆動クランプ回路が動作し、且つクランプ
回路も分相器トランジスタ要素のコレクタへ流れる。典
型的には、ベース駆動クランプ回路電流は、コレクタ経
路抵抗電流の約1/3であり、且つ3nsのターンオン時間TT
Lスイッチングトランジスタ要素の場合、クランプ電流
は1.5nsに割込む。その結果得られる、TTL分相器又はそ
の他のスイッチングトランジスタ要素のエミッタからの
電流の段階的ターンオンが、接地リードインダクタンス
を横断しての寄生電圧降下を減少させることによって接
地バウンスを禁止する。
分相器トランジスタ要素の高速スイッチング用のオー
バードライブ・クランプ回路の別の特徴の一つは、TTL
出力ゲートの出力端乃至は出力部における接地アンダー
シュートが抑圧されるということである。TTLゲート出
力端における高電位から低電位への遷移期間中、分相器
トランジスタ要素を駆動するエミッタホロワバッファト
ランジスタ要素、分相器トランジスタ要素、プルダウン
トランジスタ要素の全ては導通状態にある。電流ミラー
回路によって与えられる基準電圧電流源とTTLゲートの
出力端との間においてショットキトランジスタ要素とな
るべく選択されているプルダウントランジスタ要素の内
部ショットキダイオードクランプを介して、電流経路が
確立される。TTLゲート出力端において接地アンダーシ
ュートが発生すると、即ち接地電位が外部基準接地以下
になると、対抗電流が瞬間的に、エミッタホロワトラン
ジスタ要素、分相器トランジスタ要素、及びプルダウン
トランジスタ要素のショットキダイオードクランプを介
してTTLゲート出力端へ基準電圧電流源から供給され
る。従って、接地アンダーシュート電位は相殺される。
バードライブ・クランプ回路の別の特徴の一つは、TTL
出力ゲートの出力端乃至は出力部における接地アンダー
シュートが抑圧されるということである。TTLゲート出
力端における高電位から低電位への遷移期間中、分相器
トランジスタ要素を駆動するエミッタホロワバッファト
ランジスタ要素、分相器トランジスタ要素、プルダウン
トランジスタ要素の全ては導通状態にある。電流ミラー
回路によって与えられる基準電圧電流源とTTLゲートの
出力端との間においてショットキトランジスタ要素とな
るべく選択されているプルダウントランジスタ要素の内
部ショットキダイオードクランプを介して、電流経路が
確立される。TTLゲート出力端において接地アンダーシ
ュートが発生すると、即ち接地電位が外部基準接地以下
になると、対抗電流が瞬間的に、エミッタホロワトラン
ジスタ要素、分相器トランジスタ要素、及びプルダウン
トランジスタ要素のショットキダイオードクランプを介
してTTLゲート出力端へ基準電圧電流源から供給され
る。従って、接地アンダーシュート電位は相殺される。
従って、オーバードライブ回路は、電流を誘発する寄
生接地アンダーシュートと正確に反対の対抗電流を出力
端へ供給する。TTLゲートの出力端における電位がVOL以
下となると、オーバードライブ回路及びエミッタホロワ
トランジスタ要素は対抗電流を出力端へ供給する。寄生
電流di/dtは、対抗電流−di/dtによって「捕獲」され
る。その結果、寄生接地アンダーシュート電位Ldi/dt
は、対抗電位−Ldi/dtによって相殺される。エミッタホ
ロワは、そのことが発生するや否や、出力リードインダ
クタンスを横断しての寄生電位Ldi/dtに対して瞬間的に
応答する。
生接地アンダーシュートと正確に反対の対抗電流を出力
端へ供給する。TTLゲートの出力端における電位がVOL以
下となると、オーバードライブ回路及びエミッタホロワ
トランジスタ要素は対抗電流を出力端へ供給する。寄生
電流di/dtは、対抗電流−di/dtによって「捕獲」され
る。その結果、寄生接地アンダーシュート電位Ldi/dt
は、対抗電位−Ldi/dtによって相殺される。エミッタホ
ロワは、そのことが発生するや否や、出力リードインダ
クタンスを横断しての寄生電位Ldi/dtに対して瞬間的に
応答する。
実施例 以下、添付の図面を参考に、本発明の具体的実施の態
様について詳細に説明する。
様について詳細に説明する。
本発明の一実施例に基づいて構成された変換回路20
を、ECLゲート22とTTLゲート24との間に結合して第２図
に示してある。第１図の回路部品と同等の回路機能を達
成する回路部品は同一の参照番号で示してある。第２図
の変換回路20と従来の第１図の変換回路10との間の第一
の主要な差異は、第２図の電流ミラー分岐回路25及び26
によって与えられる電流ミラー回路にある。本発明によ
れば、電流ミラー分岐回路25が、ECL入力トランジスタQ
1及びQ2の何れかのコレクタノードから取られるECLゲー
トの出力端への直接的な接続なしで、一層高い電圧レベ
ルのECLレールVCC（ECL）と一層低い電圧レベル乃至は
接地電位のTTLレールGND（TTL）との間に結合されてい
る。
を、ECLゲート22とTTLゲート24との間に結合して第２図
に示してある。第１図の回路部品と同等の回路機能を達
成する回路部品は同一の参照番号で示してある。第２図
の変換回路20と従来の第１図の変換回路10との間の第一
の主要な差異は、第２図の電流ミラー分岐回路25及び26
によって与えられる電流ミラー回路にある。本発明によ
れば、電流ミラー分岐回路25が、ECL入力トランジスタQ
1及びQ2の何れかのコレクタノードから取られるECLゲー
トの出力端への直接的な接続なしで、一層高い電圧レベ
ルのECLレールVCC（ECL）と一層低い電圧レベル乃至は
接地電位のTTLレールGND（TTL）との間に結合されてい
る。
電流ミラー分岐回路25内の抵抗R4は、抵抗R4を横断し
ての電圧降下に従って分岐回路25内に一定電流乃至は基
準電流を確立する。抵抗R4を横断しての電圧降下は、EC
L電圧レールVCCの電圧レベルと、抵抗R14を横断しての
電圧降下、トランジスタ要素Q4Aを横断してのVBE、及び
ベースコレクタ短絡型（BCS）トランジスタD4及びQ4に
よって与えられるダイオードスタックを横断しての二個
のVBEの夫々の電圧に依存する。抵抗R15は、トランジス
タ要素Q4Aに対するバイアス抵抗を与えている。トラン
ジスタ要素Q4は、分岐回路25内に第一電流ミラートラン
ジスタ要素を与えている。トランジスタQ5は、分岐回路
26内に第二の電流ミラートランジスタ要素を与えてお
り、且つ第一の電流ミラートランジスタ要素Q4と共に電
流ミラー形態に結合されている。
ての電圧降下に従って分岐回路25内に一定電流乃至は基
準電流を確立する。抵抗R4を横断しての電圧降下は、EC
L電圧レールVCCの電圧レベルと、抵抗R14を横断しての
電圧降下、トランジスタ要素Q4Aを横断してのVBE、及び
ベースコレクタ短絡型（BCS）トランジスタD4及びQ4に
よって与えられるダイオードスタックを横断しての二個
のVBEの夫々の電圧に依存する。抵抗R15は、トランジス
タ要素Q4Aに対するバイアス抵抗を与えている。トラン
ジスタ要素Q4は、分岐回路25内に第一電流ミラートラン
ジスタ要素を与えている。トランジスタQ5は、分岐回路
26内に第二の電流ミラートランジスタ要素を与えてお
り、且つ第一の電流ミラートランジスタ要素Q4と共に電
流ミラー形態に結合されている。
第二電流ミラー分岐回路26は、エミッタホロワバッフ
ァトランジスタ要素Q2A及び抵抗R5を介してECL入力トラ
ンジスタQ2のコレクタノードにおいてECLゲートの出力
端へ結合されている。第二電流ミラートランジスタ要素
Q5は、分岐回路25からの一定基準電流を電流ミラー分岐
回路26内へ中継乃至はミラー動作する。電流ミラー分岐
回路25内に確立される一定基準電流は、ECLゲートのス
イッチング動作期間中一定状態を維持し、一層高いレベ
ルのECL基準電圧レールVCCと一層低い電圧レベルのTTL
基準電圧レールGNDとの間に一定の基準電流を維持す
る。この一定基準電流は、ECLゲートのスイッチング動
作期間中、第二電流ミラー分岐回路26内において同様に
ミラー動作され且つ維持され、その結果、第二電流ミラ
ートランジスタ要素Q5のスイッチングは行われない。
ァトランジスタ要素Q2A及び抵抗R5を介してECL入力トラ
ンジスタQ2のコレクタノードにおいてECLゲートの出力
端へ結合されている。第二電流ミラートランジスタ要素
Q5は、分岐回路25からの一定基準電流を電流ミラー分岐
回路26内へ中継乃至はミラー動作する。電流ミラー分岐
回路25内に確立される一定基準電流は、ECLゲートのス
イッチング動作期間中一定状態を維持し、一層高いレベ
ルのECL基準電圧レールVCCと一層低い電圧レベルのTTL
基準電圧レールGNDとの間に一定の基準電流を維持す
る。この一定基準電流は、ECLゲートのスイッチング動
作期間中、第二電流ミラー分岐回路26内において同様に
ミラー動作され且つ維持され、その結果、第二電流ミラ
ートランジスタ要素Q5のスイッチングは行われない。
トランジスタQ5のコレクタノードにおける基準電圧レ
ベルは抵抗R5によってシフトされる。VCCに関する抵抗R
5を横断しての電圧降下の依存性は、第二分岐回路26内
においてミラー動作される基準電流のVCC依存性によっ
て相殺される。第二分岐回路26内におけるVCC依存性の
オフセット及び相殺の結果として、第二電流ミラートラ
ンジスタ要素Q5のコレクタノードにおける電圧は一層低
いTTL電圧GNDに対して基準とされる。しかしながら、こ
のことは、電流ミラートランジスタ要素のスイッチング
動作なしで且つECLゲートからTTLゲートへの信号伝搬に
おける遅延なしで達成される。トランジスタQ5のコレク
タノードにおける基準電圧レベルシフトされた出力は、
ECLゲート入力トランジスタQ2のスイッチング動作期間
中、一定電流において高電圧レベルと低電圧レベルとの
間でスイッチする。
ベルは抵抗R5によってシフトされる。VCCに関する抵抗R
5を横断しての電圧降下の依存性は、第二分岐回路26内
においてミラー動作される基準電流のVCC依存性によっ
て相殺される。第二分岐回路26内におけるVCC依存性の
オフセット及び相殺の結果として、第二電流ミラートラ
ンジスタ要素Q5のコレクタノードにおける電圧は一層低
いTTL電圧GNDに対して基準とされる。しかしながら、こ
のことは、電流ミラートランジスタ要素のスイッチング
動作なしで且つECLゲートからTTLゲートへの信号伝搬に
おける遅延なしで達成される。トランジスタQ5のコレク
タノードにおける基準電圧レベルシフトされた出力は、
ECLゲート入力トランジスタQ2のスイッチング動作期間
中、一定電流において高電圧レベルと低電圧レベルとの
間でスイッチする。
第二電流ミラー分岐回路26内の第二電流ミラートラン
ジスタ要素Q5のコレクタノードにおける基準電圧レベル
シフトされた高及び低論理電圧レベル出力信号は、二重
トランジスタ要素として示したエミッタホロワ出力バッ
ファトランジスタ要素Q8を具備するエミッタホロワ出力
バッファ回路のベースへ結合されている。エミッタホロ
ワ出力バッファトランジスタ要素Q8からのエミッタ電流
は、TTLゲート24の分相器トランジスタ要素Q9Aのベース
を駆動する。分相器トランジスタ要素Q9Aは、内部ショ
ットキクランプ動作なしの標準的なトランジスタ要素と
して示してある。そうでないと、エミッタホロワトラン
ジスタ要素Q8からの無制限のベース駆動は、トランジス
タQ9Aを深い飽和動作領域へ駆動する場合がある。外部
ベース駆動クランプ回路が、分相器トランジスタQ9Aの
コレクタノードとエミッタホロワ出力バッファトランジ
スタ要素Q8のベースノードとの間に結合されているダイ
オードD2及びD3によって与えられている。ダイオードD2
はBCSトランジスタであり、一方ダイオードD3は、第１
図の分相器トランジスタ要素Q9の内部ショットキダイオ
ードクランプに対する外部的代替物を実効的に与えるシ
ョットキクランプダイオードである。
ジスタ要素Q5のコレクタノードにおける基準電圧レベル
シフトされた高及び低論理電圧レベル出力信号は、二重
トランジスタ要素として示したエミッタホロワ出力バッ
ファトランジスタ要素Q8を具備するエミッタホロワ出力
バッファ回路のベースへ結合されている。エミッタホロ
ワ出力バッファトランジスタ要素Q8からのエミッタ電流
は、TTLゲート24の分相器トランジスタ要素Q9Aのベース
を駆動する。分相器トランジスタ要素Q9Aは、内部ショ
ットキクランプ動作なしの標準的なトランジスタ要素と
して示してある。そうでないと、エミッタホロワトラン
ジスタ要素Q8からの無制限のベース駆動は、トランジス
タQ9Aを深い飽和動作領域へ駆動する場合がある。外部
ベース駆動クランプ回路が、分相器トランジスタQ9Aの
コレクタノードとエミッタホロワ出力バッファトランジ
スタ要素Q8のベースノードとの間に結合されているダイ
オードD2及びD3によって与えられている。ダイオードD2
はBCSトランジスタであり、一方ダイオードD3は、第１
図の分相器トランジスタ要素Q9の内部ショットキダイオ
ードクランプに対する外部的代替物を実効的に与えるシ
ョットキクランプダイオードである。
TTLゲート出力端VOUTに論理低レベル信号があり且つ
分相器トランジスタ要素Q9A及びプルダウントランジス
タ要素Q13が導通状態にあると、分相器トランジスタ要
素Q9Aのベースにおける開始時の電圧レベルはTTL接地GN
Dよりも2VBEだけ高くなっている。第二電流ミラートラ
ンジスタ要素Q5のコレクタノードにおける変換回路出力
端における論理高レベル信号は、この状態を維持し、エ
ミッタホロワ出力バッファトランジスタ要素Q8は導通状
態にあり且つ分相器トランジスタ要素Q9Aのベースへベ
ース駆動電流を供給する。
分相器トランジスタ要素Q9A及びプルダウントランジス
タ要素Q13が導通状態にあると、分相器トランジスタ要
素Q9Aのベースにおける開始時の電圧レベルはTTL接地GN
Dよりも2VBEだけ高くなっている。第二電流ミラートラ
ンジスタ要素Q5のコレクタノードにおける変換回路出力
端における論理高レベル信号は、この状態を維持し、エ
ミッタホロワ出力バッファトランジスタ要素Q8は導通状
態にあり且つ分相器トランジスタ要素Q9Aのベースへベ
ース駆動電流を供給する。
ECLがスイッチングし且つ電流ミラートランジスタ要
素Q5のコレクタノードにおいて論理低電圧レベル信号が
表われると、エミッタホロワ出力バッファトランジスタ
要素Q8は一時的にターンオフし且つ非導通状態となる。
分相器トランジスタ要素Q9Aのベースからの放電電流
は、第二電流ミラートランジスタ要素Q5の代わりにプル
ダウン抵抗要素R8を介して放電される。分相器トランジ
スタ要素Q9Aのベースの抵抗プルダウンは、加速された
放電を与えると共に、第2A図の加速したプルダウンスイ
ッチング機能においてシステムした如く電圧レベルVBQ9
Aの加速された減少を与える。この分相器トランジスタ
要素Q9Aの加速された放電及びターンオフは、電圧遷移
が前述した如く第1A図の遅延したランプ関数を追従する
第１図の従来回路の電流源トランジスタ要素放電によっ
て達成することは不可能である。
素Q5のコレクタノードにおいて論理低電圧レベル信号が
表われると、エミッタホロワ出力バッファトランジスタ
要素Q8は一時的にターンオフし且つ非導通状態となる。
分相器トランジスタ要素Q9Aのベースからの放電電流
は、第二電流ミラートランジスタ要素Q5の代わりにプル
ダウン抵抗要素R8を介して放電される。分相器トランジ
スタ要素Q9Aのベースの抵抗プルダウンは、加速された
放電を与えると共に、第2A図の加速したプルダウンスイ
ッチング機能においてシステムした如く電圧レベルVBQ9
Aの加速された減少を与える。この分相器トランジスタ
要素Q9Aの加速された放電及びターンオフは、電圧遷移
が前述した如く第1A図の遅延したランプ関数を追従する
第１図の従来回路の電流源トランジスタ要素放電によっ
て達成することは不可能である。
分相器トランジスタ要素Q9Aのベースにおける電圧（V
BQ9A）が2VBEから約1VBEへ減少すると、エミッタホロワ
出力バッファトランジスタ要素Q8は、プルダウン抵抗R8
を介して減少したレベルにおいて導通状態となることが
可能である。分相器トランジスタ要素Q9Aが非導通状態
に留まる間、エミッタホロワ出力バッファトランジスタ
要素Q8は、電流ミラートランジスタ要素Q5のコレクタノ
ードにおける論理低電圧レベルから論理高電圧レベルへ
の遷移が発生すると、分相器トランジスタ要素の迅速且
つ加速されたターンオンを行う準備がなされる。
BQ9A）が2VBEから約1VBEへ減少すると、エミッタホロワ
出力バッファトランジスタ要素Q8は、プルダウン抵抗R8
を介して減少したレベルにおいて導通状態となることが
可能である。分相器トランジスタ要素Q9Aが非導通状態
に留まる間、エミッタホロワ出力バッファトランジスタ
要素Q8は、電流ミラートランジスタ要素Q5のコレクタノ
ードにおける論理低電圧レベルから論理高電圧レベルへ
の遷移が発生すると、分相器トランジスタ要素の迅速且
つ加速されたターンオンを行う準備がなされる。
第二電流ミラートランジスタ要素Q5のコレクタノード
において与えられる変換回路20の出力端において論理高
電圧レベルから論理低電圧レベルの遷移が発生する場合
のエミッタホロワトランジスタ要素Q8及び抵抗性プルダ
ウンの一時的ターンオフ及び分相器トランジスタ要素Q9
Aのベースの放電は、結合されて、従来の変換回路にお
いて得ることの不可能な分相器トランジスタ要素Q9Aの
加速されたターンオフを与える。しかしながら、これに
続いて、エミッタホロワトランジスタ要素Q8は、減少し
た即ち抑制されたレベルにおいて導通状態へ復帰し、加
速ターンオンの準備がなされる。
において与えられる変換回路20の出力端において論理高
電圧レベルから論理低電圧レベルの遷移が発生する場合
のエミッタホロワトランジスタ要素Q8及び抵抗性プルダ
ウンの一時的ターンオフ及び分相器トランジスタ要素Q9
Aのベースの放電は、結合されて、従来の変換回路にお
いて得ることの不可能な分相器トランジスタ要素Q9Aの
加速されたターンオフを与える。しかしながら、これに
続いて、エミッタホロワトランジスタ要素Q8は、減少し
た即ち抑制されたレベルにおいて導通状態へ復帰し、加
速ターンオンの準備がなされる。
第二電流ミラートランジスタ要素Q5のコレクタノード
において論理低電圧レベルからの論理高電圧レベルへの
遷移が発生すると、エミッタホロワトランジスタ要素Q8
を完全な導通状態とさせ、ベース駆動用の初期的に無制
限のエミッタ電流が分相器トランジスタ要素Q9Aをター
ンオンさせる。この初期的に無制限のベース駆動電流
は、分相器トランジスタ要素Q9Aをオーバードライブ即
ち過剰駆動し、分相器トランジスタ要素を高速でスイッ
チングさせ且つ加速されたターンオンを与える。分相器
トランジスタ要素Q9Aが導通状態となると、分相器トラ
ンジスタ要素Q9Aのコレクタノードにおける電圧降下
が、ダイオードD2及びD3によって与えられるベース駆動
制限用クランプ回路を介してフィードバックされ、エミ
ッタホロワトランジスタ要素Q8のベース駆動を制限す
る。このベース駆動制限用フィードバッククランプは、
分相器トランジスタ要素Q9Aが深い飽和動作領域におい
て動作することを防止し、且つ分相器トランジスタ要素
の動作をソフトな飽和即ちスレッシュホールド飽和動作
領域へクランプし、例えば、ベース対コレクタの順方向
バイアスを0.2乃至0.7Vの範囲内、好適には約0.4乃至0.
5Vの範囲内に保持する。
において論理低電圧レベルからの論理高電圧レベルへの
遷移が発生すると、エミッタホロワトランジスタ要素Q8
を完全な導通状態とさせ、ベース駆動用の初期的に無制
限のエミッタ電流が分相器トランジスタ要素Q9Aをター
ンオンさせる。この初期的に無制限のベース駆動電流
は、分相器トランジスタ要素Q9Aをオーバードライブ即
ち過剰駆動し、分相器トランジスタ要素を高速でスイッ
チングさせ且つ加速されたターンオンを与える。分相器
トランジスタ要素Q9Aが導通状態となると、分相器トラ
ンジスタ要素Q9Aのコレクタノードにおける電圧降下
が、ダイオードD2及びD3によって与えられるベース駆動
制限用クランプ回路を介してフィードバックされ、エミ
ッタホロワトランジスタ要素Q8のベース駆動を制限す
る。このベース駆動制限用フィードバッククランプは、
分相器トランジスタ要素Q9Aが深い飽和動作領域におい
て動作することを防止し、且つ分相器トランジスタ要素
の動作をソフトな飽和即ちスレッシュホールド飽和動作
領域へクランプし、例えば、ベース対コレクタの順方向
バイアスを0.2乃至0.7Vの範囲内、好適には約0.4乃至0.
5Vの範囲内に保持する。
従って、本発明に基づくエミッタホロワ出力バッファ
回路は、TTLゲートの分相器トランジスタ要素の加速し
たターンオフと加速したターンオンの両方を与える。こ
れらの機能は、エミッタホロワ出力バッファ回路の部品
のみによって達成される。従って、飽和動作領域におい
て動作するためのTTLゲート入力トランジスタ要素、こ
の実施例においては分相器トランジスタ要素Q9A、の動
作制御の機能は、基準電圧レベルシフト動作の機能から
分離されている。電流ミラー分岐回路25及び26の回路部
品は、基準電圧レベルシフト動作機能のみを達成する。
特に、第２電流ミラートランジスタ要素Q5は、抵抗R5を
横断しての基準電圧レベルシフト動作の機能を達成する
べく動作するのみであり、その際にトランジスタQ5のコ
レクタノードにおいて基準電圧レベルシフトされた出力
信号を供給する。
回路は、TTLゲートの分相器トランジスタ要素の加速し
たターンオフと加速したターンオンの両方を与える。こ
れらの機能は、エミッタホロワ出力バッファ回路の部品
のみによって達成される。従って、飽和動作領域におい
て動作するためのTTLゲート入力トランジスタ要素、こ
の実施例においては分相器トランジスタ要素Q9A、の動
作制御の機能は、基準電圧レベルシフト動作の機能から
分離されている。電流ミラー分岐回路25及び26の回路部
品は、基準電圧レベルシフト動作機能のみを達成する。
特に、第２電流ミラートランジスタ要素Q5は、抵抗R5を
横断しての基準電圧レベルシフト動作の機能を達成する
べく動作するのみであり、その際にトランジスタQ5のコ
レクタノードにおいて基準電圧レベルシフトされた出力
信号を供給する。
エミッタ結合論理トランジスタ要素の非飽和動作領域
からTTLトランジスタ要素の飽和動作領域への動作領域
変換動作の機能は、エミッタホロワ出力バッファ回路に
よって達成される。エミッタホロワトランジスタ要素Q8
自身は、直線的非飽和動作領域において動作する。この
エミッタホロワ出力バッファ回路は、プルダウン抵抗要
素R8を有している。一体となって、これらの部品Q8及び
R8は、TTLゲート24のスイッチングTTL入力トランジスタ
要素、即ち分相器トランジスタ要素Q9Aの加速したター
ンオン及び加速したターンオフを与える。この分相器ト
ランジスタ要素に先行して一つ又はそれ以上の付加的な
TTL入力段を設けることが可能であり、その場合には、
エミッタホロワバッファトランジスタ要素はTTL入力ト
ランジスタ要素を駆動する。好適には、分相器トランジ
スタ要素が直接的に駆動される。
からTTLトランジスタ要素の飽和動作領域への動作領域
変換動作の機能は、エミッタホロワ出力バッファ回路に
よって達成される。エミッタホロワトランジスタ要素Q8
自身は、直線的非飽和動作領域において動作する。この
エミッタホロワ出力バッファ回路は、プルダウン抵抗要
素R8を有している。一体となって、これらの部品Q8及び
R8は、TTLゲート24のスイッチングTTL入力トランジスタ
要素、即ち分相器トランジスタ要素Q9Aの加速したター
ンオン及び加速したターンオフを与える。この分相器ト
ランジスタ要素に先行して一つ又はそれ以上の付加的な
TTL入力段を設けることが可能であり、その場合には、
エミッタホロワバッファトランジスタ要素はTTL入力ト
ランジスタ要素を駆動する。好適には、分相器トランジ
スタ要素が直接的に駆動される。
その結果、論理高及び低レベル信号が、従来の変換回
路のスイッチング電流ミラー電源トランジスタ要素によ
って導入される遅延なしで、ECLゲート22からTTLゲート
24へ変換回路20を介して伝搬することが可能である。基
準電圧レベルシフト動作及び動作領域変換動作の両方の
二重機能を達成する回路部品によって発生される遅延は
存在しない。この構成により、本発明の変換回路は、第
１図の変換回路10と比較して、速度において全体的に30
％の改良が得られる。更に、第２図の変換回路20は、付
加的な反転段トランジスタ要素Q6、即ち飽和領域におい
て動作する第一段トランジスタ要素を取除いている。第
２図に点線28で示した如く、直線的非飽和領域において
動作するエミッタホロワトランジスタ要素Q8は、TTLゲ
ート24の分相器トランジスタ要素Q9Aをソフト飽和動作
領域乃至は飽和動作領域のスレッシュホールドへ直接的
に駆動する。第２図の変換回路20は、更に、VCC及び接
地GNDパワーレールにおいて雑音を顕著に減少させてい
る。第２図に示した如く、電源VCC（ECL）及びVCC（TT
L）は、同一のVCCパワーレールへ結合させることが可能
であり、一方VEE及び接地GND（TTL）を具備する低レベ
ル電圧レールは、同一の接地GNDレールへ結合させるこ
とが可能である。
路のスイッチング電流ミラー電源トランジスタ要素によ
って導入される遅延なしで、ECLゲート22からTTLゲート
24へ変換回路20を介して伝搬することが可能である。基
準電圧レベルシフト動作及び動作領域変換動作の両方の
二重機能を達成する回路部品によって発生される遅延は
存在しない。この構成により、本発明の変換回路は、第
１図の変換回路10と比較して、速度において全体的に30
％の改良が得られる。更に、第２図の変換回路20は、付
加的な反転段トランジスタ要素Q6、即ち飽和領域におい
て動作する第一段トランジスタ要素を取除いている。第
２図に点線28で示した如く、直線的非飽和領域において
動作するエミッタホロワトランジスタ要素Q8は、TTLゲ
ート24の分相器トランジスタ要素Q9Aをソフト飽和動作
領域乃至は飽和動作領域のスレッシュホールドへ直接的
に駆動する。第２図の変換回路20は、更に、VCC及び接
地GNDパワーレールにおいて雑音を顕著に減少させてい
る。第２図に示した如く、電源VCC（ECL）及びVCC（TT
L）は、同一のVCCパワーレールへ結合させることが可能
であり、一方VEE及び接地GND（TTL）を具備する低レベ
ル電圧レールは、同一の接地GNDレールへ結合させるこ
とが可能である。
第２図の変換回路20の別の特徴は以下の如くである。
D4及びQ4によって与えられるダイオードスタックは、テ
ール（tail）電流源トランジスタ要素Q3を駆動するため
に、テール電流源電圧レベルVCSを、例えば、接地より
も2VBE高いレベルに設定する。
D4及びQ4によって与えられるダイオードスタックは、テ
ール（tail）電流源トランジスタ要素Q3を駆動するため
に、テール電流源電圧レベルVCSを、例えば、接地より
も2VBE高いレベルに設定する。
変換回路20のエミッタホロワ出力バッファ回路の別の
実施例を第３図に示してある。この実施例によれば、分
相器トランジスタ要素Q9Bのベースへのエミッタホロワ
トランジスタ要素Q8からのベース駆動は、ダイオード要
素D2及びD3によって与えられる第２図のベース駆動制限
用クランプ回路の代わりにベース駆動制限用抵抗R8Aに
よって制限されている。第３図に示した如く、分相器ト
ランジスタQ9Bのコレクタノードとエミッタホロワトラ
ンジスタ要素Q8のベースノードとの間のフィードバック
クランプが除去されている。その代わりに、ベース抵抗
R8Aが、分相器トランジスタ要素Q9Bのベースノードにお
いて挿入されている。この実施例において、分相器トラ
ンジスタ要素Q9Bは、分相器トランジスタ要素Q9Bをソフ
ト飽和動作領域に維持するためにコレクタノードとベー
スノードとの間に内部ショットキダイオードクランプを
具備したショットキトランジスタであり、該トランジス
タが強い飽和動作領域に駆動されることを防止してい
る。
実施例を第３図に示してある。この実施例によれば、分
相器トランジスタ要素Q9Bのベースへのエミッタホロワ
トランジスタ要素Q8からのベース駆動は、ダイオード要
素D2及びD3によって与えられる第２図のベース駆動制限
用クランプ回路の代わりにベース駆動制限用抵抗R8Aに
よって制限されている。第３図に示した如く、分相器ト
ランジスタQ9Bのコレクタノードとエミッタホロワトラ
ンジスタ要素Q8のベースノードとの間のフィードバック
クランプが除去されている。その代わりに、ベース抵抗
R8Aが、分相器トランジスタ要素Q9Bのベースノードにお
いて挿入されている。この実施例において、分相器トラ
ンジスタ要素Q9Bは、分相器トランジスタ要素Q9Bをソフ
ト飽和動作領域に維持するためにコレクタノードとベー
スノードとの間に内部ショットキダイオードクランプを
具備したショットキトランジスタであり、該トランジス
タが強い飽和動作領域に駆動されることを防止してい
る。
エミッタホロワ出力バッファ回路の残りの部品は、エ
ミッタホロワトランジスタ要素Q8及びプルダウン抵抗要
素R8を包含する第２図におけるものと同様である。変換
回路20、特に第２図に示した如き定電流非スイッチング
電流ミラー回路の残部は同一のままである。第３図の別
の回路構成によって、分相器トランジスタ要素Q9Bの加
速したターンオンは、ベース抵抗R8Aによるベース駆動
の制限及び分相器トランジスタ要素Q9Bをソフト飽和動
作領域に維持する内部ショットキクランプによって達成
される。分相器トランジスタQ9Bの加速したターンオフ
は、前述した如く、プルダウン抵抗要素をR8を介して抵
抗性プルダウンによって達成される。分相器ベース抵抗
R8Aに対する典型的な値は、例えば、100Ωである。
ミッタホロワトランジスタ要素Q8及びプルダウン抵抗要
素R8を包含する第２図におけるものと同様である。変換
回路20、特に第２図に示した如き定電流非スイッチング
電流ミラー回路の残部は同一のままである。第３図の別
の回路構成によって、分相器トランジスタ要素Q9Bの加
速したターンオンは、ベース抵抗R8Aによるベース駆動
の制限及び分相器トランジスタ要素Q9Bをソフト飽和動
作領域に維持する内部ショットキクランプによって達成
される。分相器トランジスタQ9Bの加速したターンオフ
は、前述した如く、プルダウン抵抗要素をR8を介して抵
抗性プルダウンによって達成される。分相器ベース抵抗
R8Aに対する典型的な値は、例えば、100Ωである。
分相器トランジスタ要素Q9Aのコレクタノードとエミ
ッタホロワ出力バッファトランジスタ要素Q8との間のベ
ース駆動クランプ回路に対する好適な構成を、第４図に
示したECLからTTLへの変換器の抽出概略回路図に示して
ある。第４図に示した如く、好適なベース駆動制限用ク
ランプ回路は、抵抗R5A及びBCSダイオードD2によって与
えられている。この実施例においては、分相器トランジ
スタQ9Aのコレクタノードとエミッタホロワトランジス
タ要素Q8との間に結合されている抵抗R5A及びダイオー
ドD2が、BCSダイオードD2及びショットキダイオードD3
から構成される第２図のベーカ（Baker）クランプを置
換している。注意すべきことであるが、BCSダイオードD
2は、1Vbeのダイオード電圧降下（１φとも示す）を与
える。室温における1Vbe即ち１φの電圧降下は約0.8Vで
ある。抵抗R5Aの抵抗値は、約0.5Vbe即ち0.5φの電圧降
下を与えるべく選択されている。
ッタホロワ出力バッファトランジスタ要素Q8との間のベ
ース駆動クランプ回路に対する好適な構成を、第４図に
示したECLからTTLへの変換器の抽出概略回路図に示して
ある。第４図に示した如く、好適なベース駆動制限用ク
ランプ回路は、抵抗R5A及びBCSダイオードD2によって与
えられている。この実施例においては、分相器トランジ
スタQ9Aのコレクタノードとエミッタホロワトランジス
タ要素Q8との間に結合されている抵抗R5A及びダイオー
ドD2が、BCSダイオードD2及びショットキダイオードD3
から構成される第２図のベーカ（Baker）クランプを置
換している。注意すべきことであるが、BCSダイオードD
2は、1Vbeのダイオード電圧降下（１φとも示す）を与
える。室温における1Vbe即ち１φの電圧降下は約0.8Vで
ある。抵抗R5Aの抵抗値は、約0.5Vbe即ち0.5φの電圧降
下を与えるべく選択されている。
Q9Aが導通状態にある場合にベース駆動制限用クラン
プ回路部品R5A及びD2によって与えられる分相器トラン
ジスタ要素Q9Aのベース対コレクタ接合を横断しての順
方向バイアスは以下の如くである。BCSダイオードD2を
横断しての1Vbeの電圧降下は、エミッタホロワトランジ
スタQ8のベース対エミッタ接合を横断しての1Vbe電圧降
下によって相殺されオフセットされる。その結果、トラ
ンジスタ要素Q9Aが導通状態にある場合の分相器トラン
ジスタ要素Q9Aのベース対コレクタ接合を横断しての順
方向バイアスは、抵抗R5Aを横断しての電圧降下、即
ち、0.5Vbe即ち0.5φの電圧降下にほぼ等しい。分相器
トランジスタ要素Q9Aの動作は、いわゆるソフト飽和乃
至はスレッシュホールド飽和動作領域内にクランプされ
る。標準的なTTLスイッチングトランジスタ要素の場
合、ソフト飽和動作領域乃至は飽和動作領域のスレッシ
ュホールドは、例えば、約0.2乃至0.7Vのベース対コレ
クタ順方向バイアス電圧範囲として定義することが可能
であり、好適には、本発明によれば、0.4乃至0.5Vの範
囲内である。
プ回路部品R5A及びD2によって与えられる分相器トラン
ジスタ要素Q9Aのベース対コレクタ接合を横断しての順
方向バイアスは以下の如くである。BCSダイオードD2を
横断しての1Vbeの電圧降下は、エミッタホロワトランジ
スタQ8のベース対エミッタ接合を横断しての1Vbe電圧降
下によって相殺されオフセットされる。その結果、トラ
ンジスタ要素Q9Aが導通状態にある場合の分相器トラン
ジスタ要素Q9Aのベース対コレクタ接合を横断しての順
方向バイアスは、抵抗R5Aを横断しての電圧降下、即
ち、0.5Vbe即ち0.5φの電圧降下にほぼ等しい。分相器
トランジスタ要素Q9Aの動作は、いわゆるソフト飽和乃
至はスレッシュホールド飽和動作領域内にクランプされ
る。標準的なTTLスイッチングトランジスタ要素の場
合、ソフト飽和動作領域乃至は飽和動作領域のスレッシ
ュホールドは、例えば、約0.2乃至0.7Vのベース対コレ
クタ順方向バイアス電圧範囲として定義することが可能
であり、好適には、本発明によれば、0.4乃至0.5Vの範
囲内である。
より一般的には、第４図に示した如く、本発明は、分
相器トランジスタ要素又はその他のTTL入力スイッチン
グトランジスタ要素の高速スイッチング動作のための新
規なオーバードライブ・耐飽和クランプ回路を提供して
いる。このオーバードライブ・耐飽和クランプ回路は、
電流ミラー回路によって与えられる電圧基準電流源を有
しており、特に、電流分岐回路26を有している。エミッ
タホロワバッファトランジスタ要素Q8は、分相器トラン
ジスタQ9A乃至はその他のTTL入力スイッチングトランジ
スタ要素を駆動するための電流を供給する。エミッタホ
ロワバッファトランジスタ要素Q8は、初期的には、トラ
ンジスタ要素Q9Aの高速ターンオンのために無制限のベ
ース駆動乃至は、「オーバードライブ」を与える。
相器トランジスタ要素又はその他のTTL入力スイッチン
グトランジスタ要素の高速スイッチング動作のための新
規なオーバードライブ・耐飽和クランプ回路を提供して
いる。このオーバードライブ・耐飽和クランプ回路は、
電流ミラー回路によって与えられる電圧基準電流源を有
しており、特に、電流分岐回路26を有している。エミッ
タホロワバッファトランジスタ要素Q8は、分相器トラン
ジスタQ9A乃至はその他のTTL入力スイッチングトランジ
スタ要素を駆動するための電流を供給する。エミッタホ
ロワバッファトランジスタ要素Q8は、初期的には、トラ
ンジスタ要素Q9Aの高速ターンオンのために無制限のベ
ース駆動乃至は、「オーバードライブ」を与える。
このオーバードライブ・耐飽和クランプ回路は、又、
直列的に結合されている抵抗R5A及びBCSダイオード接合
要素D2によって第４図の実施例において設けられたベー
ス駆動制限用クランプ回路を有している。抵抗R5Aの抵
抗値は、トランジスタ要素Q9Aの動作をソフト飽和動作
領域にクランプするためにトランジスタ要素Q9Aのベー
ス対コレクタ接合を横断して所望の順方向バイアス電圧
を与えるべく選択されている。このベース駆動制限用ク
ランプ回路による耐飽和クランプ作用は、活性的スイッ
チング期間中、トランジスタ要素Q9Aの迅速なターンオ
フを確保する。
直列的に結合されている抵抗R5A及びBCSダイオード接合
要素D2によって第４図の実施例において設けられたベー
ス駆動制限用クランプ回路を有している。抵抗R5Aの抵
抗値は、トランジスタ要素Q9Aの動作をソフト飽和動作
領域にクランプするためにトランジスタ要素Q9Aのベー
ス対コレクタ接合を横断して所望の順方向バイアス電圧
を与えるべく選択されている。このベース駆動制限用ク
ランプ回路による耐飽和クランプ作用は、活性的スイッ
チング期間中、トランジスタ要素Q9Aの迅速なターンオ
フを確保する。
オーバードライブ・耐飽和クランプ回路の付加的な特
徴は、分相器トランジスタ要素Q9A乃至はその他のTTL入
力スイッチングトランジスタ要素のターンオンを保証す
ることである。トランジスタ要素Q9Aのベースノードに
おいては低電位から高電位への遷移がある場合のトラン
ジスタ要素Q9Aを介してのコレクタからエミッタへの電
流は初期的には、コレクタ経路抵抗R9を介してコレクタ
経路電流によって与えられる。このコレクタ電流は、次
いで、抵抗R5A及びダイオードD2を介して、ベース駆動
制限用クランプ回路電流によって、例えば、1.5nsの後
に向上乃至は強調される。このクランプ回路電流は、コ
レクタ経路電流の1/3の程度とすることが可能であり、
接地レールへシンクする電流に段階的な増加を与えてい
る。その結果、接地レールの寄生インダクタンスＬを横
断しての電流変化di/dtは減少され、且つ接地バウンス
電位Ldi/dtは禁止される。
徴は、分相器トランジスタ要素Q9A乃至はその他のTTL入
力スイッチングトランジスタ要素のターンオンを保証す
ることである。トランジスタ要素Q9Aのベースノードに
おいては低電位から高電位への遷移がある場合のトラン
ジスタ要素Q9Aを介してのコレクタからエミッタへの電
流は初期的には、コレクタ経路抵抗R9を介してコレクタ
経路電流によって与えられる。このコレクタ電流は、次
いで、抵抗R5A及びダイオードD2を介して、ベース駆動
制限用クランプ回路電流によって、例えば、1.5nsの後
に向上乃至は強調される。このクランプ回路電流は、コ
レクタ経路電流の1/3の程度とすることが可能であり、
接地レールへシンクする電流に段階的な増加を与えてい
る。その結果、接地レールの寄生インダクタンスＬを横
断しての電流変化di/dtは減少され、且つ接地バウンス
電位Ldi/dtは禁止される。
更に、TTL出力ゲートにおいて、分相器トランジスタ
要素Q9Aは、プルダウントランジスタ要素Q12を駆動す
る。TTLゲート出力VOUTにおいて高電位から低電位への
遷移が発生すると、トランジスタ要素Q8,Q9A,Q13の全て
は導通状態となる。従って、エミッタホロワトランジス
タQ8、分相器トランジスタ要素Q9A及びショットキトラ
ンジスタ要素Q13の内部ショットキダイオードクランプ
を介して、電流ミラー分岐回路26内の電圧基準電流源と
TTLゲート出力端VOUTとの間に電流経路が確立される。
負の接地アンダーシュートが発生すると、エミッタホロ
ワトランジスタ要素Q8が瞬間的に応答して、接地アンダ
ーシュート対抗電流を供給する。その結果、寄生的接地
アンダーシュート電流変化−di/dtは、エミッタホロワ
によって供給される対抗電流変化di/dtによって相殺さ
れオフセットされる。
要素Q9Aは、プルダウントランジスタ要素Q12を駆動す
る。TTLゲート出力VOUTにおいて高電位から低電位への
遷移が発生すると、トランジスタ要素Q8,Q9A,Q13の全て
は導通状態となる。従って、エミッタホロワトランジス
タQ8、分相器トランジスタ要素Q9A及びショットキトラ
ンジスタ要素Q13の内部ショットキダイオードクランプ
を介して、電流ミラー分岐回路26内の電圧基準電流源と
TTLゲート出力端VOUTとの間に電流経路が確立される。
負の接地アンダーシュートが発生すると、エミッタホロ
ワトランジスタ要素Q8が瞬間的に応答して、接地アンダ
ーシュート対抗電流を供給する。その結果、寄生的接地
アンダーシュート電流変化−di/dtは、エミッタホロワ
によって供給される対抗電流変化di/dtによって相殺さ
れオフセットされる。
本発明のオーバードライブ・耐飽和クランプ回路は、
一般的に、TTLスイッチングトランジスタ要素の高速ス
イッチング動作及び制御に対して広範な適用を有するも
のである。
一般的に、TTLスイッチングトランジスタ要素の高速ス
イッチング動作及び制御に対して広範な適用を有するも
のである。
以上、本発明の具体的実施の態様について詳細に説明
したが、本発明は、これら具体例にのみ限定されるべき
ものではなく、本発明の技術的範囲を逸脱することなし
に種々の変形が可能であることは勿論である。
したが、本発明は、これら具体例にのみ限定されるべき
ものではなく、本発明の技術的範囲を逸脱することなし
に種々の変形が可能であることは勿論である。
第１図はECLゲートの出力端（出力部）をTTLゲートの入
力端（入力部）へ結合する従来のECL/CMLからTTLへの変
換回路を示した概略回路図、第1A図は第１図の分相器ト
ランジスタ要素のベースにおける論理高電圧レベルから
論理低電圧レベルへの遷移及び放電期間中の遅延された
ランプスイッチング機能を示した説明図、第２図は本発
明の一実施例に基づいて構成されたECLゲートの出力端
（出力部）をTTLゲートの入力端（入力部）へ結合するE
CL/CMLからTTLへの変換回路を示した概略回路図、第2A
図は第２図の分相器トランジスタ要素のベースにおける
論理高電圧レベルから論理低電圧レベルへの遷移期間中
における加速したスイッチング機能を示した説明図、第
３図はTTLゲートの分相器トランジスタ要素に対するベ
ース駆動を制限するためのエミッタホロワ出力バッファ
回路に対する別の回路構成を示した変換回路の一部を示
した部分概略回路図、第４図は分相器トランジスタ要素
又はその他のスイッチングTTL入力トランジスタ要素へ
結合したオーバードライブ・クランプ回路に対する好適
なベース駆動クランプ回路を示した部分概略回路図、で
ある。 （符号の説明） 20:変換回路 22:ECLゲート 24:TTLゲート 25:電流ミラー分岐回路 26:第二電流ミラー分岐回路
力端（入力部）へ結合する従来のECL/CMLからTTLへの変
換回路を示した概略回路図、第1A図は第１図の分相器ト
ランジスタ要素のベースにおける論理高電圧レベルから
論理低電圧レベルへの遷移及び放電期間中の遅延された
ランプスイッチング機能を示した説明図、第２図は本発
明の一実施例に基づいて構成されたECLゲートの出力端
（出力部）をTTLゲートの入力端（入力部）へ結合するE
CL/CMLからTTLへの変換回路を示した概略回路図、第2A
図は第２図の分相器トランジスタ要素のベースにおける
論理高電圧レベルから論理低電圧レベルへの遷移期間中
における加速したスイッチング機能を示した説明図、第
３図はTTLゲートの分相器トランジスタ要素に対するベ
ース駆動を制限するためのエミッタホロワ出力バッファ
回路に対する別の回路構成を示した変換回路の一部を示
した部分概略回路図、第４図は分相器トランジスタ要素
又はその他のスイッチングTTL入力トランジスタ要素へ
結合したオーバードライブ・クランプ回路に対する好適
なベース駆動クランプ回路を示した部分概略回路図、で
ある。 （符号の説明） 20:変換回路 22:ECLゲート 24:TTLゲート 25:電流ミラー分岐回路 26:第二電流ミラー分岐回路
Claims (32)
- 【請求項１】ECL/CMLゲートの出力端をTTLゲートの入力
端へ結合させるためのECL/CMLからTTLへの変換回路にお
いて、前記ECL/CMLゲートは特定の基準電圧レベルに関
して且つ非飽和動作領域において動作し、基準電圧レベ
ルシフト用定電流非スイッチング電流ミラー回路がECL/
CMLゲートの出力端に結合されており、前記ミラー回路
はECL/CMLゲート出力の基準電圧レベルをシフトさせ且
つ基準電圧レベルシフトした出力信号を供給すべく構成
されており、動作領域変換用エミッタホロワ出力バッフ
ァ回路が前記電圧レベルシフトした出力信号を受取り且
つ前記TTLゲートの入力端を飽和動作領域へ駆動すべく
結合されており、前記基準電圧レベルシフト動作及び動
作領域変換動作の回路機能は前記定電流非スイッチング
電流ミラー回路及び前記エミッタホロワ出力バッファ回
路の夫々の別々の部品によって別々に実行されることを
特徴とする変換回路。 - 【請求項２】特許請求の範囲第１項において、前記エミ
ッタホロワ出力バッファ回路が、前記TTLゲート入力端
のトランジスタ要素の抵抗性放電のために前記TTLゲー
ト入力端へ結合した抵抗プルダウン手段を有することを
特徴とする変換回路。 - 【請求項３】ECL/CMLゲートの出力端をTTLゲートの入力
端へ結合するためのECL/CMLからTTLへの変換回路におい
て、前記ECL/CMLゲートは第一パワーレールの一層高い
基準電圧レベルに関して動作し且つ前記TTLゲートは第
二パワーレールの一層低い基準電圧レベルに関して動作
し、基準電圧レベルシフト用定電流回路が設けられてお
り、前記定電流回路が、一定基準電流を発生するために
前記一層高い基準電圧レベルと前記一層低い基準電圧レ
ベルとの間に動作結合されている第一電流ミラー分岐回
路及び第一電流ミラートランジスタ要素と、前記ECL/CM
Lゲート出力端と前記一層低い基準電圧レベルとの間に
動作結合されている第二電流ミラー分岐回路及び第二電
流ミラートランジスタ要素であって前記第二電流ミラー
トランジスタ要素が前記ECL/CMLゲートの出力端におけ
る前記一定基準電流をミラー動作するために前記第一電
流ミラートランジスタ要素と電流ミラー形態に結合され
ている第二電流ミラー分岐回路及び第二電流ミラートラ
ンジスタ要素と、前記ECL/CMLゲート出力端からの出力
信号の基準電圧レベルを前記第二電流ミラートランジス
タ要素のコレクタノードにおいて前記一層高い基準電圧
レベルから前記一層低い基準電圧レベルへシフトさせる
ための前記第二電流ミラー分岐回路内のレベルシフト用
抵抗手段とを有しており、前記コレクタノードが基準電
圧レベルシフトされた出力を与えることを特徴とする変
換回路。 - 【請求項４】特許請求の範囲第３項において、前記ECL/
CMLゲートが前記非飽和動作領域において動作するトラ
ンジスタ要素を有しており、且つ前記TTLゲートが飽和
動作領域において動作するトランジスタ要素を有してお
り、前記非飽和動作領域において動作し且つ前記基準電
圧レベルシフトされた出力からベース駆動を受取り且つ
前記TTLゲートの入力端を前記飽和動作領域へ駆動すべ
く動作結合されているエミッタホロワ出力バッファ回路
を具備する動作領域変換回路が設けられており、基準電
圧レベルシフト動作と動作領域変換動作の回路機能を本
変換回路の別々の回路部品へ分割させていることを特徴
とする変換回路。 - 【請求項５】特許請求の範囲第４項において、前記エミ
ッタホロワ出力バッファ回路が、抵抗プルダウン手段を
介して前記TTLゲートのトランジスタ要素を放電するた
めに前記TTLゲート入力端と前記一層低い基準電圧レベ
ルとの間に動作結合されている抵抗プルダウン手段を有
することを特徴とする変換回路。 - 【請求項６】特許請求の範囲第５項において、前記TTL
ゲートが前記エミッタホロワ出力バッファ回路からのベ
ース駆動を受取るべく結合されている分相器トランジス
タ要素を有しており、前記抵抗プルダウン手段が前記分
相器トランジスタ要素のベースノードと前記一層低い基
準電圧レベルとの間に結合されていることを特徴とする
変換回路。 - 【請求項７】特許請求の範囲第６項において、ベース駆
動クランプ回路が前記分相器トランジスタ要素のコレク
タノードと前記エミッタホロワ出力バッファ回路のベー
スノードとの間に動作結合されており、前記分相器トラ
ンジスタ要素の動作をソフト又はスレッシュホールド飽
和動作領域内にクランプすることを特徴とする変換回
路。 - 【請求項８】特許請求の範囲第７項において、前記ベー
ス駆動クランプ回路は、直列結合された抵抗及びVbeダ
イオード接合とを有することを特徴とする変換回路。 - 【請求項９】特許請求の範囲第７項において、前記ベー
ス駆動クランプ回路は、直列したショットキダイオード
接合とVbeダイオード接合とを有することを特徴とする
変換回路。 - 【請求項１０】特許請求の範囲第４項において、前記TT
Lゲート入力端は、前記エミッタホロワ出力バッファ回
路からのベース駆動を受取るべく結合したTTLトランジ
スタ要素を有しており、且つ、更に、ベース駆動クラン
プ回路が前記TTLトランジスタ要素のコレクタノードと
前記エミッタホロワ出力バッファ回路のベースノードと
の間に結合されており、前記TTLトランジスタ要素の動
作をソフト又はスレッシュホールド飽和動作領域へクラ
ンプすることを特徴とする変換回路。 - 【請求項１１】特許請求の範囲第10項において、前記ベ
ース駆動クランプ回路は、直列結合した抵抗及びVbeダ
イオード接合とを有することを特徴とする変換回路。 - 【請求項１２】ECL/CMLゲートの出力端をTTLゲートの入
力端へ結合させるためのECL/CMLからTTLへの変換回路に
おいて、前記ECL/CMLゲートは非飽和動作領域内で動作
するトランジスタ要素で第一パワーレールの一層高い基
準電圧レベルに関して動作し、前記TTLゲートは飽和動
作領域において動作するトランジスタ要素で第二パワー
レールの一層低い基準電圧レベルに関して動作し、基準
電圧レベルシフトした出力を与える基準電圧レベルシフ
ト用電流ミラー回路が設けられており、動作領域変換用
エミッタホロワ出力バッファ回路が前記基準電圧レベル
シフトした出力からのベース駆動を受取るべく動作結合
されており、前記TTLゲートの入力端を飽和動作領域へ
駆動し、その際に前記電流ミラー回路による基準電圧レ
ベルシフト動作の機能を本変換回路の別個の回路部品に
おけるエミッタホロワ出力バッファ回路による動作領域
変換動作から分離させていることを特徴とする変換回
路。 - 【請求項１３】特許請求の範囲第12項において、抵抗プ
ルダウン手段が前記TTLゲートの入力端と前記一層低い
基準電圧レベルとの間に結合されており、前記抵抗プル
ダウン手段を介して前記TTLゲートのトランジスタ要素
を放電させることを特徴とする変換回路。 - 【請求項１４】ECL/CMLゲートの出力端をTTLゲートの入
力端へ結合させるためのECL/CMLからTTLへの変換回路に
おいて、前記ECL/CMLゲートがECL/CMLゲートトランジス
タ要素の動作特性の非飽和動作領域において動作するト
ランジスタ要素で第一パワーレールの一層高い基準電圧
レベルに関して動作し、前記TTLゲートがTTLゲートトラ
ンジスタ要素の動作特性の飽和動作領域において動作す
るトランジスタ要素で第二パワーレールの一層低い基準
電圧レベルに関して動作し、前記ECL/CMLゲート及びTTL
ゲートはデータ転送のために高電位レベルと低電位レベ
ルとの間において夫々の入力端及び出力端をスイッチン
グさせ、前記一層高い基準電圧レベルと前記一層低い基
準電圧レベルとの間の実質的に一定な基準電流を発生し
且つ前記ECL/CMLゲート入力端及び出力端のスイッチン
グ動作期間中に前記一定の基準電流を維持するために前
記ECL/CMLゲート出力端へ直列接続なしに前記一層高い
基準電圧レベルと前記一層低い基準電圧レベルとの間に
結合した第一定電流源分岐回路を持った基準電圧レベル
シフト用電流ミラー回路が設けられており、前記第一定
電流源回路は第一電流ミラートランジスタ要素を有して
おり、前記基準電圧レベルシフト用電流ミラー回路は前
記ECL/CMLゲート出力端と前記一層低い基準電圧レベル
との間に動作結合されている第二定電流源分岐回路を有
しており、前記第二定電流源分岐回路は前記第一電流ミ
ラートランジスタ要素と共に電流ミラー形態で動作結合
された第二電流ミラートランジスタ要素を有しており、
前記第二定電流源分岐回路内に実質的に一定の基準電流
をミラー動作させ且つ前記ECL/CMLゲート入力端及び出
力端のスイッチング動作期間中に前記ミラー動作した一
定の基準電流を維持し、前記第二定電流源分岐回路内の
前記第二電流ミラートランジスタ要素のコレクタノード
へ結合してレベルシフト用抵抗手段が設けられており、
前記第二電流ミラートランジスタ要素のコレクタノード
における基準電圧レベルを前記一層高い基準電圧レベル
から前記一層低い基準電圧レベルへシフトさせて前記コ
レクタノードにおいて基準電圧レベルシフトした出力を
与えることを特徴とする変換回路。 - 【請求項１５】特許請求の範囲第14項において、前記第
二電流ミラートランジスタ要素のコレクタノードからベ
ース駆動を受取るべく結合されており且つ前記TTLゲー
トの入力端を飽和動作領域へ駆動するために前記TTLゲ
ート入力端へ結合したエミッタノードを持ったエミッタ
ホロワトランジスタ要素出力バッファ回路を有する動作
領域変換回路が設けられていることを特徴とする変換回
路。 - 【請求項１６】特許請求の範囲第15項において、前記TT
Lゲート入力端が抵抗プルダウン手段を介して前記一層
低い基準電圧レベルへ結合されており、前記抵抗プルダ
ウン手段を介して前記一層低い基準電圧レベルへ前記TT
Lゲートのトランジスタ要素を放電させることを特徴と
する変換回路。 - 【請求項１７】特許請求の範囲第16項において、前記TT
Lゲート入力端が、前記エミッタホロワトランジスタ要
素出力バッファ回路のエミッタノードからベース駆動を
受取るべく結合された分相器トランジスタ要素を有して
おり、前記抵抗プルダウン手段が前記分相器トランジス
タ要素のベースノードと前記一層低い基準電圧レベルと
の間に結合されていることを特徴とする変換回路。 - 【請求項１８】特許請求の範囲第17項において、前記エ
ミッタホロワトランジスタ要素出力バッファ回路のエミ
ッタノードと前記分相器のトランジスタ要素との間に結
合されたベース駆動制限用抵抗要素が設けられているこ
とを特徴とする変換回路。 - 【請求項１９】特許請求の範囲第17項において、前記分
相器トランジスタ要素の動作をソフト又はスレッシュホ
ールド飽和動作領域へクランプするために、前記エミッ
タホロワトランジスタ要素出力バッファ回路のベースノ
ードと前記TTLゲート分相器トランジスタ要素のコレク
タノードとの間に結合されたベース駆動クランプ回路が
設けられていることを特徴とする変換回路。 - 【請求項２０】特許請求の範囲第14項において、前記第
一定電流源分岐回路が、前記第二定電流源分岐回路内の
基準電圧レベルシフト用抵抗手段に実質的に等しい抵抗
を持った標準的基準抵抗手段を有しており、且つ前記基
準的基準抵抗手段における標準的基準電圧降下が前記一
層低い基準電圧レベルからのダイオードスタックによっ
て確立されることを特徴とする変換回路。 - 【請求項２１】特許請求の範囲第20項において、前記ダ
イオードスタックが、少なくとも一個のベースコレクタ
短絡（BCS）トランジスタ要素を有しており、且つ前記B
CSトランジスタ要素も前記第一電流ミラートランジスタ
要素を有していることを特徴とする変換回路。 - 【請求項２２】特許請求の範囲第20項において、前記EC
L/CMLゲート用のテール電流源が設けられており、且つ
前記第一定電流源分岐回路が前記ECL/CMLゲート用のテ
ール電流源を駆動すべく結合されており、前記ダイオー
ドスタックがテール電流源電圧VCSを確立することを特
徴とする変換回路。 - 【請求項２３】ECL/CMLゲートの出力端をTTLゲートの入
力端へ結合するためのECL/CMLからTTLへの変換回路にお
いて、前記TTLゲート入力端はTTL入力トランジスタ要素
を有しており、前記ECL/CMLゲートは前記ECL/CMLゲート
トランジスタ要素の動作特性の非飽和動作領域において
動作するトランジスタ要素で第一パワーレールの一層高
い基準電圧レベルに関して動作し、前記TTLゲートは前
記TTLゲートトランジスタ要素の動作特性の飽和動作領
域において動作するトランジスタ要素で第二パワーレー
ルの一層低い基準電圧レベルに関して動作し、前記第二
電流ミラー分岐回路内のレベルシフト用抵抗要素と電流
ミラー形態に動作結合された夫々の第一及び第二電流ミ
ラートランジスタ要素を具備する第一及び第二電流ミラ
ー分岐回路を持った基準電圧レベルシフト用電流ミラー
回路が設けられており、前記第二電流ミラートランジス
タ要素のコレクタノードは前記電流ミラー回路の基準電
圧レベルシフトした出力を供給し、前記非飽和動作領域
において動作し且つ前記第二電流ミラートランジスタ要
素コレクタノードへ結合したベースノードを持ったエミ
ッタホロワトランジスタ要素出力バッファが設けられて
おり、前記エミッタホロワトランジスタ要素出力バッフ
ァはTTLゲートトランジスタ要素を前記飽和動作領域へ
駆動するためにTTLゲートの入力端へ結合されており、
前記エミッタホロワトランジスタ要素出力バッファは動
作領域変換回路を与えており、その際に基準電圧レベル
シフト動作及び動作領域変換動作の機能を本変換回路の
別々の回路部品へ分離させており、抵抗プルダウン手段
が前記TTL入力トランジスタ要素と前記一層低い基準電
圧レベルとの間に結合されており前記抵抗プルダウン手
段を介して前記TTL入力トランジスタ要素を放電させ、
ベース駆動クランプ回路が前記TTL入力トランジスタ要
素のコレクタノードと前記エミッタホロワトランジスタ
要素出力バッファのベースノードとの間に結合されてお
り、前記TTL入力トランジスタ要素の動作をソフト又は
スレッシュホールド飽和動作領域内へクランプすること
を特徴とする変換回路。 - 【請求項２４】特許請求の範囲第23項において、前記ベ
ース駆動クランプ回路は、直列的に結合された、抵抗と
Vbeダイオード接合とを有することを特徴とする変換回
路。 - 【請求項２５】特許請求の範囲第23項において、前記ベ
ース駆動クランプ回路は、直列的に結合された、ショッ
トキダイオード接合とVbeダイオード接合とを有するこ
とを特徴とする変換回路。 - 【請求項２６】特許請求の範囲第23項において、前記TT
L入力トランジスタ要素は分相器トランジスタ要素を有
することを特徴とする変換回路。 - 【請求項２７】TTLスイッチングトランジスタ要素の高
速スイッチング動作用のオーバードライブ・クランプ回
路において、基準電圧電流源が設けられており、前記基
準電圧電流源へ結合したベースノードを持ったエミッタ
ホロワトランジスタ要素が設けられており、前記エミッ
タホロワトランジスタ要素は前記TTLスイッチングトラ
ンジスタ要素を駆動すべく結合されており、前記基準電
圧電流源は前記TTLスイッチングトランジスタ要素の加
速したターンオンのために前記TTLスイッチングトラン
ジスタ要素に対して飽和領域順方向バイアス駆動を与え
る基準電圧レベルを持っており、ベース駆動クランプ回
路が前記TTLスイッチングトランジスタ要素のコレクタ
ノードと前記エミッタホロワトランジスタ要素のベース
ノードとの間に結合されており、前記TTLスイッチング
トランジスタ要素の動作をソフト又はスレッシュホール
ド飽和動作領域へクランプさせることを特徴とするオー
バードライブ・クランプ回路。 - 【請求項２８】特許請求の範囲第27項において、前記TT
Lスイッチングトランジスタ要素が前記TTL出力バッファ
回路の出力端へ結合されたショットキプルダウントラン
ジスタ要素を持ったTTL出力バッファ回路内に分相器ト
ランジスタ要素を有しており、前記分相器トランジスタ
要素は前記プルダウントランジスタ要素のベースノード
を駆動すべく結合されたエミッタノードを持っており、
その際に、前記基準電圧電流源、エミッタホロワトラン
ジスタ要素、分相器トランジスタ要素及びプルダウント
ランジスタ要素が、前記出力端における高電位から低電
位への遷移期間中に前記TTL出力バッファ回路の出力端
における接地アンダーシュートを相殺するための対抗電
流を発生させることを特徴とするオーバードライブ・ク
ランプ回路。 - 【請求項２９】特許請求の範囲第27項において、前記基
準電圧電流源が電流ミラー回路を有することを特徴とす
るオーバードライブ・クランプ回路。 - 【請求項３０】特許請求の範囲第27項において、前記ベ
ース駆動クランプ回路が、直列的に結合した、抵抗要素
とVbeダイオード接合要素とを有することを特徴とする
オーバードライブ・クランプ回路。 - 【請求項３１】特許請求の範囲第27項において、前記ベ
ース駆動クランプ回路が、直列的に結合したショットキ
ダイオード接合要素とVbeダイオード接合要素とを有す
ることを特徴とするオーバードライブ・クランプ回路。 - 【請求項３２】特許請求の範囲第27項において、前記TT
Lスイッチングトランジスタ要素のベースノードと接地
電位との間に結合して抵抗プルダウン要素が設けられて
いることを特徴とするオーバードライブ・クランプ回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US352,169 | 1989-05-15 | ||
| US07/352,169 US4988898A (en) | 1989-05-15 | 1989-05-15 | High speed ECL/CML to TTL translator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0329416A JPH0329416A (ja) | 1991-02-07 |
| JP2852959B2 true JP2852959B2 (ja) | 1999-02-03 |
Family
ID=23384073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2123221A Expired - Fee Related JP2852959B2 (ja) | 1989-05-15 | 1990-05-15 | Ｅｃｌ／ｃｍｌからｔｔｌへの高速変換回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4988898A (ja) |
| EP (1) | EP0398127A3 (ja) |
| JP (1) | JP2852959B2 (ja) |
| KR (1) | KR900019365A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4988899A (en) * | 1989-05-15 | 1991-01-29 | National Semiconductor Corporation | TTL gate current source controlled overdrive and clamp circuit |
| US5051621A (en) * | 1990-05-04 | 1991-09-24 | National Semiconductor Corporation | Area-efficient low-power bipolar current-mode logic |
| US5034632A (en) * | 1990-06-19 | 1991-07-23 | National Semiconductor Corporation | High speed TTL buffer circuit and line driver |
| US5101124A (en) * | 1991-01-10 | 1992-03-31 | National Semiconductor Corporation | ECL to TTL translator circuit with improved slew rate |
| US5343092A (en) * | 1992-04-27 | 1994-08-30 | International Business Machines Corporation | Self-biased feedback-controlled active pull-down signal switching |
| US5296760A (en) * | 1992-07-20 | 1994-03-22 | Motorola, Inc. | Voltage translator |
| US5315179A (en) * | 1992-09-28 | 1994-05-24 | Motorola, Inc. | BICMOS level converter circuit |
| US5481216A (en) * | 1994-05-31 | 1996-01-02 | National Semiconductor Corporation | Transistor drive circuit with shunt transistor saturation control |
| US5502406A (en) * | 1995-03-06 | 1996-03-26 | Motorola, Inc. | Low power level shift circuit and method therefor |
| US6404223B1 (en) | 2001-01-22 | 2002-06-11 | Mayo Foundation For Medical Education And Research | Self-terminating current mirror transceiver logic |
| US6563724B2 (en) * | 2001-10-03 | 2003-05-13 | Bruce W. Carsten | Apparatus and method for turning off BJT used as synchronous rectifier |
| AU2002347802A1 (en) * | 2002-10-03 | 2004-06-03 | Bruce W. Carsten | Apparatus and method for turning off bjt used as synchronous rectifier |
| JP2004349598A (ja) * | 2003-05-26 | 2004-12-09 | Sanyo Electric Co Ltd | 高周波重畳回路および集積回路 |
| JP4732186B2 (ja) * | 2006-02-23 | 2011-07-27 | ポーラ化成工業株式会社 | 注出ポンプ付き容器 |
| US7771115B2 (en) * | 2007-08-16 | 2010-08-10 | Micron Technology, Inc. | Temperature sensor circuit, device, system, and method |
| CN107786311A (zh) * | 2016-08-26 | 2018-03-09 | 成都芯瑞科技股份有限公司 | 误码检测装置 |
| US10644699B2 (en) | 2018-05-31 | 2020-05-05 | Texas Instruments Incorporated | Lower voltage switching of current mode logic circuits |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3710041A (en) * | 1968-03-25 | 1973-01-09 | Kogyo Gijutsuin | Element with turn-on delay and a fast recovery for a high speed integrated circuit |
| US3766406A (en) * | 1971-12-06 | 1973-10-16 | Cogar Corp | Ecl-to-ttl converter |
| US4045690A (en) * | 1976-02-17 | 1977-08-30 | Burroughs Corporation | High speed differential to ttl converter |
| US4456838A (en) * | 1981-02-25 | 1984-06-26 | Tokyo Shibaura Denki Kabushiki Kaisha | Level shifting circuit |
| DE3217512A1 (de) * | 1982-05-10 | 1983-11-10 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur pegelumsetzung |
| US4527078A (en) * | 1982-08-23 | 1985-07-02 | Signetics Corporation | Signal translator with supply voltage compensation particularly for use as interface between current tree logic and transistor-transistor logic |
| JPS5981921A (ja) * | 1982-11-01 | 1984-05-11 | Hitachi Ltd | 高速論理回路 |
| US4536664A (en) * | 1983-02-16 | 1985-08-20 | Texas Instruments Incorporated | A high speed, non-inverting circuit for providing an interface between TTL logic gates and Schottky transistor logic gates |
| US4578602A (en) * | 1983-07-11 | 1986-03-25 | Signetics Corporation | Voltage signal translator |
| US4684831A (en) * | 1984-08-21 | 1987-08-04 | Applied Micro Circuits Corporation | Level shift circuit for interfacing between two different voltage levels using a current mirror circuit |
| US4678944A (en) * | 1985-05-13 | 1987-07-07 | Advanced Micro Devices, Inc. | Circuit for improving performance of an ECL-to-TTL translator |
| US4644194A (en) * | 1985-06-24 | 1987-02-17 | Motorola, Inc. | ECL to TTL voltage level translator |
| JPS6281120A (ja) * | 1985-10-03 | 1987-04-14 | Fujitsu Ltd | 半導体装置 |
| US4871929A (en) * | 1988-07-07 | 1989-10-03 | Motorola Inc. | ECL logic gate |
-
1989
- 1989-05-15 US US07/352,169 patent/US4988898A/en not_active Expired - Lifetime
-
1990
- 1990-05-08 EP EP19900108627 patent/EP0398127A3/en not_active Withdrawn
- 1990-05-14 KR KR1019900006818A patent/KR900019365A/ko not_active Withdrawn
- 1990-05-15 JP JP2123221A patent/JP2852959B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0329416A (ja) | 1991-02-07 |
| KR900019365A (ko) | 1990-12-24 |
| EP0398127A2 (en) | 1990-11-22 |
| EP0398127A3 (en) | 1991-12-11 |
| US4988898A (en) | 1991-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2852959B2 (ja) | Ｅｃｌ／ｃｍｌからｔｔｌへの高速変換回路 | |
| US5281862A (en) | Power MOSFET driver with cross-conduction current reduction | |
| CA1289630C (en) | Method and apparatus for coupling an ecl output signal using a clamped capacitive bootstrap circuit | |
| JPH02179120A (ja) | 負荷制御エミッタ結合論理過渡ドライバ | |
| US4835420A (en) | Method and apparatus for signal level conversion with clamped capacitive bootstrap | |
| JPH0261817B2 (ja) | ||
| US4677320A (en) | Emitter coupled logic to transistor transistor logic translator | |
| JPH04233325A (ja) | 高速ｔｔｌバッファ回路及びラインドライバ | |
| JPH0787356B2 (ja) | 交流結合相補形プル・アップ及びプル・ダウン回路 | |
| JPH06103837B2 (ja) | トライステ−ト形出力回路 | |
| JPH0629824A (ja) | 論理信号切り換え回路 | |
| US4376900A (en) | High speed, non-saturating, bipolar transistor logic circuit | |
| US4988899A (en) | TTL gate current source controlled overdrive and clamp circuit | |
| US5027013A (en) | Method and apparatus for coupling an ECL output signal using a clamped capacitive bootstrap circuit | |
| JPH0752835B2 (ja) | 多重位相分割器ｔｔｌ出力回路 | |
| US5101124A (en) | ECL to TTL translator circuit with improved slew rate | |
| JPH06188721A (ja) | ディジタル電流スイッチ | |
| EP0438953A1 (en) | High speed push-pull driver having current mirror pull-down | |
| US4972104A (en) | TTL totem pole anti-simultaneous conduction circuit | |
| JPH04252613A (ja) | 出力プルダウントランジスタ用ｔｔｌトライステート回路 | |
| JP2987170B2 (ja) | 非電流ホギング二重分相器ｔｔｌ回路 | |
| US6215330B1 (en) | Differential diode transistor logic (DDTL) circuit enhancements | |
| EP0147635A2 (en) | Gate having reduced miller capacitance | |
| JPH04227326A (ja) | 高速反転用ヒステリシスｔｔｌバッファ回路 | |
| JPH07303037A (ja) | エミッタ結合型論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |