JP2865314B2 - パケット通信装置 - Google Patents
パケット通信装置Info
- Publication number
- JP2865314B2 JP2865314B2 JP17252089A JP17252089A JP2865314B2 JP 2865314 B2 JP2865314 B2 JP 2865314B2 JP 17252089 A JP17252089 A JP 17252089A JP 17252089 A JP17252089 A JP 17252089A JP 2865314 B2 JP2865314 B2 JP 2865314B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- buffer
- unit
- address
- queue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は音声情報等をパケット化して伝送するパケッ
ト通信装置に関する。
ト通信装置に関する。
（従来の技術） 音声情報等をパケット化して伝送するシステムとして
第３図に示すようなネットワークがある。第３図におい
て、１は多重化回線、2A,2B,2Cはパケット交換機、3A〜
3Cはパケット端未、4A〜4Cは交換機、５は電話機であ
り、例えばパケット端末3Aに入力された音声はここで符
号化された後、所定情報単位に分解され、相手宛先情報
を付加したパケットに組立てられ、パケット交換機2A,2
Bを介して相手パケット端末3Bに伝送される。
第３図に示すようなネットワークがある。第３図におい
て、１は多重化回線、2A,2B,2Cはパケット交換機、3A〜
3Cはパケット端未、4A〜4Cは交換機、５は電話機であ
り、例えばパケット端末3Aに入力された音声はここで符
号化された後、所定情報単位に分解され、相手宛先情報
を付加したパケットに組立てられ、パケット交換機2A,2
Bを介して相手パケット端末3Bに伝送される。
第４図はパケット交換機2A〜2Cの内部構成を示すブロ
ック図であり、パケット端末にそれぞれ対応して設けら
れた端末インタフェースTINF、多重化回線１とのライン
インタフェースLINF、制御部CONT、バスアクセス制御部
ARB、割込み制御バスBUS1、制御バスBUS2、アクセス制
御バスBUS3、データバスBUS4が設けられている。各端末
インタフェースTINFは自己に接続されたパケット端末か
ら発呼パケットを受信すると、割込み制御バスBUS1を用
いて制御部CONTへ割込みをかける。制御部CONTは割込み
を確認すると、制御バスBUS2を用いて図示しない端末イ
ンタフェースTINF内のメモリをアクセスし、発呼情報
（相手先番号、ウィンドサイズ等の情報等）を確認す
る。その後、制御部CONTは対向ノードである相手パケッ
ト端末に接続要求パケットを送信するために、データバ
スBUS4のアクセス要求をアクセス制御バスBUS3へ出力す
る。制御部CONTはデータバスアクセス権を得たならば、
この後、データバスBUS4を用いてラインインタフェース
LINFへ接続要求パケットを転送する。そこで、ラインイ
ンタフェースLINFは接続要求パケットをデータのパケッ
トと同様に組立て、多重化回線１に送出する。これに対
し対向のノードの相手パケット端末から接続許可あるい
は不許可のパケットが返信されてくると、ラインインタ
フェースLINFは該パケットを制御部CONTに転送する。制
御部CONTは例えば接続許可パケットを受信した場合、制
御バスBUS2を介してラインインタフェースLINF、端末イ
ンタフェースTINF間の図示しないメモリにコネクション
・テーブルを作成し、端末インタフェースTINFに接続許
可パケットを送出する。そこで、端末インタフェースTI
NFは該当するパケット端末へ接続許可パケットを送出
し、その後、データ転送フェーズに移る。データ転送フ
ェーズでは、端末インタフェースTINFはデータバスBUS4
を用いてラインインタフェースLINFにデータパケットを
送出する。この際、制御部CONTによって作成されたコネ
クションテーブルを用いて第５図に示すヘッダ部Ｈが情
報部Ｄに付加され、これがデータパケットとして送信さ
れる。ラインインタフェースLINFはデータパケットをバ
ッファに格納した後、多重化回線１へ送出する。この動
作はデータ転送フェーズ中のデータパケットについても
同様に繰返される。切断の場合は、コネクションテーブ
ルを削除するということを除いて、接続要求の場合と同
様の動作をする。
ック図であり、パケット端末にそれぞれ対応して設けら
れた端末インタフェースTINF、多重化回線１とのライン
インタフェースLINF、制御部CONT、バスアクセス制御部
ARB、割込み制御バスBUS1、制御バスBUS2、アクセス制
御バスBUS3、データバスBUS4が設けられている。各端末
インタフェースTINFは自己に接続されたパケット端末か
ら発呼パケットを受信すると、割込み制御バスBUS1を用
いて制御部CONTへ割込みをかける。制御部CONTは割込み
を確認すると、制御バスBUS2を用いて図示しない端末イ
ンタフェースTINF内のメモリをアクセスし、発呼情報
（相手先番号、ウィンドサイズ等の情報等）を確認す
る。その後、制御部CONTは対向ノードである相手パケッ
ト端末に接続要求パケットを送信するために、データバ
スBUS4のアクセス要求をアクセス制御バスBUS3へ出力す
る。制御部CONTはデータバスアクセス権を得たならば、
この後、データバスBUS4を用いてラインインタフェース
LINFへ接続要求パケットを転送する。そこで、ラインイ
ンタフェースLINFは接続要求パケットをデータのパケッ
トと同様に組立て、多重化回線１に送出する。これに対
し対向のノードの相手パケット端末から接続許可あるい
は不許可のパケットが返信されてくると、ラインインタ
フェースLINFは該パケットを制御部CONTに転送する。制
御部CONTは例えば接続許可パケットを受信した場合、制
御バスBUS2を介してラインインタフェースLINF、端末イ
ンタフェースTINF間の図示しないメモリにコネクション
・テーブルを作成し、端末インタフェースTINFに接続許
可パケットを送出する。そこで、端末インタフェースTI
NFは該当するパケット端末へ接続許可パケットを送出
し、その後、データ転送フェーズに移る。データ転送フ
ェーズでは、端末インタフェースTINFはデータバスBUS4
を用いてラインインタフェースLINFにデータパケットを
送出する。この際、制御部CONTによって作成されたコネ
クションテーブルを用いて第５図に示すヘッダ部Ｈが情
報部Ｄに付加され、これがデータパケットとして送信さ
れる。ラインインタフェースLINFはデータパケットをバ
ッファに格納した後、多重化回線１へ送出する。この動
作はデータ転送フェーズ中のデータパケットについても
同様に繰返される。切断の場合は、コネクションテーブ
ルを削除するということを除いて、接続要求の場合と同
様の動作をする。
第６図はラインインタフェースLINFの内部構成（多重
化回線へ送出する方向のみ図示）を示す図であり、11は
データバスインタフェース部、12はアドレス一致検査
部、13はパケット分配部、14−１〜14−ｎはバッファメ
モリBMに格納された複数行のパケット待ち行列、15は送
出パケット決定部、16は回線インタフェース部である。
データバスインタフェース部11は第４図のデータバスBU
S4とのインタフェースを行う部分であり、該データバス
BUS4のタイミングに従ってパケットの送受信を行う。ア
ドレス一致検査部12は受信したパケットが自分宛てのも
のか比較する部分であり、自分宛ての場合はパケット分
配部13に転送するが、それ以外の場合は廃棄する。パケ
ット分配部13はパケットのヘッダ部Ｈの情報を基に14−
１〜14−ｎのどのパケット待ち行列に配列させるかを決
定する部分である。ヘッダ部Ｈの情報としては、コネク
ション関係の情報、即時性等に関する優先度などの情報
が含まれており、パケット分配部13ではこれらの情報の
うち例えば優先度情報に従ってパケットをパケット待ち
行列14−１〜14−ｎのいずれかに分配する。15はどのパ
ケット待ち行列14−１〜14−ｎのうちどの行列からパケ
ットを取り出すかを決定する部分である。16は多重化回
線１とインタフェースを行う部分であり、多重化回線１
のクロックに同期してパケットを送出する。
化回線へ送出する方向のみ図示）を示す図であり、11は
データバスインタフェース部、12はアドレス一致検査
部、13はパケット分配部、14−１〜14−ｎはバッファメ
モリBMに格納された複数行のパケット待ち行列、15は送
出パケット決定部、16は回線インタフェース部である。
データバスインタフェース部11は第４図のデータバスBU
S4とのインタフェースを行う部分であり、該データバス
BUS4のタイミングに従ってパケットの送受信を行う。ア
ドレス一致検査部12は受信したパケットが自分宛てのも
のか比較する部分であり、自分宛ての場合はパケット分
配部13に転送するが、それ以外の場合は廃棄する。パケ
ット分配部13はパケットのヘッダ部Ｈの情報を基に14−
１〜14−ｎのどのパケット待ち行列に配列させるかを決
定する部分である。ヘッダ部Ｈの情報としては、コネク
ション関係の情報、即時性等に関する優先度などの情報
が含まれており、パケット分配部13ではこれらの情報の
うち例えば優先度情報に従ってパケットをパケット待ち
行列14−１〜14−ｎのいずれかに分配する。15はどのパ
ケット待ち行列14−１〜14−ｎのうちどの行列からパケ
ットを取り出すかを決定する部分である。16は多重化回
線１とインタフェースを行う部分であり、多重化回線１
のクロックに同期してパケットを送出する。
第７図は第６図に示したパケット分配部13、バッファ
メモリBMおよび送出パケット決定部15の詳細を示す図で
あり、６−１はパケット分配器、６−２は分配制御部、
CLKはタイマ、７−11〜７−n1はファーストインファー
ストアウト（FIFO）の形式でタイマCLKからの時刻を順
次記憶並びに出力するタイマバッファメモリ、７−12〜
７−n2はファーストインファーストアウト（FIFO）の形
式でパケットを順次記憶並びに出力するデータバッファ
メモリ、７−13〜７−n3はデータバッファメモリに記憶
されているパケット数を計数する滞留カウンタ、８−１
は送出部、８−２は送出パケット決定器である。
メモリBMおよび送出パケット決定部15の詳細を示す図で
あり、６−１はパケット分配器、６−２は分配制御部、
CLKはタイマ、７−11〜７−n1はファーストインファー
ストアウト（FIFO）の形式でタイマCLKからの時刻を順
次記憶並びに出力するタイマバッファメモリ、７−12〜
７−n2はファーストインファーストアウト（FIFO）の形
式でパケットを順次記憶並びに出力するデータバッファ
メモリ、７−13〜７−n3はデータバッファメモリに記憶
されているパケット数を計数する滞留カウンタ、８−１
は送出部、８−２は送出パケット決定器である。
パケット分配器６−１は第６図のデータバスインタフ
ェース部11からのパケットを各データバッファメモリ７
−12〜７−n2のうちのいずれかに振り分けて送出する。
分配制御部６−２はデータバスインタフェース部11から
のパケットのヘッダＨによって示される優先度情報を識
別し、この優先度情報に基づいて該パケットの振り分け
先であるデータバッファメモリをパケット分配器６−１
に指示している。例えば優先度情報としてクラス１〜ク
ラスｎがあり、これらのクラス１〜ｎが各データバッフ
ァメモリ７−12〜７−n2にそれぞれ対応しているとする
と、クラス１の優先度情報を含むパケットはパケット分
配器６−１からデータバッファメモリ７−12へと伝送さ
れ、クラス２の優先度情報を含むパケットはパケット分
配器６−１からデータバッファメモリ７−22へと伝送さ
れ、同様にクラスｎの優先度情報を含むパケットはパケ
ット分配器６−１からデータバッファメモリ７−n2へと
伝送される。
ェース部11からのパケットを各データバッファメモリ７
−12〜７−n2のうちのいずれかに振り分けて送出する。
分配制御部６−２はデータバスインタフェース部11から
のパケットのヘッダＨによって示される優先度情報を識
別し、この優先度情報に基づいて該パケットの振り分け
先であるデータバッファメモリをパケット分配器６−１
に指示している。例えば優先度情報としてクラス１〜ク
ラスｎがあり、これらのクラス１〜ｎが各データバッフ
ァメモリ７−12〜７−n2にそれぞれ対応しているとする
と、クラス１の優先度情報を含むパケットはパケット分
配器６−１からデータバッファメモリ７−12へと伝送さ
れ、クラス２の優先度情報を含むパケットはパケット分
配器６−１からデータバッファメモリ７−22へと伝送さ
れ、同様にクラスｎの優先度情報を含むパケットはパケ
ット分配器６−１からデータバッファメモリ７−n2へと
伝送される。
各データバッファメモリ７−12〜７−n2はパケット分
配器６−１により振り分けられたそれぞれのパケットを
順次記憶していく。これにより、データバッファメモリ
７−12〜データバッファメモリ７−n2内にはクラス１〜
クラスｎのそれぞれのパケット待ち行列が形成される。
配器６−１により振り分けられたそれぞれのパケットを
順次記憶していく。これにより、データバッファメモリ
７−12〜データバッファメモリ７−n2内にはクラス１〜
クラスｎのそれぞれのパケット待ち行列が形成される。
タイマバッファメモリ７−11はデータバッファメモリ
７−12にパケットが入力される毎にタイマCLKからの時
刻を順次記憶し、同様にタイマバッファ７−21〜タイマ
バッファ７−n1はデータバッファメモリ７−12〜データ
バッファメモリ７−n2にパケットがそれぞれ入力される
毎にタイマCLKからの時刻をそれぞれ記憶する。これに
より、各タイマバッファメモリ７−11〜７−n1内には時
刻の列がそれぞれ形成され、これらのタイマバッファメ
モリ７−11〜７−n1内のそれぞれの時刻列は各データバ
ッファメモリ７−12〜７−n2内のそれぞれのパケット待
ち行列に対応している。例えば、各タイマバッファメモ
リ７−11〜７−n1内のそれぞれの時刻列における各先頭
の時刻つまり最初に入力されたそれぞれの時刻は、各デ
ータバッファメモリ７−12〜７−n1内のそれぞれのパケ
ット待ち行列における各先頭のパケットつまり最初に入
力されたそれぞれのパケットの入力時刻を示している。
７−12にパケットが入力される毎にタイマCLKからの時
刻を順次記憶し、同様にタイマバッファ７−21〜タイマ
バッファ７−n1はデータバッファメモリ７−12〜データ
バッファメモリ７−n2にパケットがそれぞれ入力される
毎にタイマCLKからの時刻をそれぞれ記憶する。これに
より、各タイマバッファメモリ７−11〜７−n1内には時
刻の列がそれぞれ形成され、これらのタイマバッファメ
モリ７−11〜７−n1内のそれぞれの時刻列は各データバ
ッファメモリ７−12〜７−n2内のそれぞれのパケット待
ち行列に対応している。例えば、各タイマバッファメモ
リ７−11〜７−n1内のそれぞれの時刻列における各先頭
の時刻つまり最初に入力されたそれぞれの時刻は、各デ
ータバッファメモリ７−12〜７−n1内のそれぞれのパケ
ット待ち行列における各先頭のパケットつまり最初に入
力されたそれぞれのパケットの入力時刻を示している。
送出部８−１は各データバッファメモリ７−12〜７−
n2のうちいずれかよりパケット待ち行列の先頭のパケッ
トを順次読み出し、読み出したパケットを順次送出す
る。送出パケット決定部８−２はタイマCLKからの現在
の時刻、各タイマバッファメモリ７−11〜７−n1内の各
先頭の時刻、各データバッファメモリ７−12〜７−n1に
対応する各優先度クラス１〜ｎに基づいて、各データバ
ッファメモリ７−12〜７−n1内の各先頭パケットのうち
から即時に伝送されるべき先頭パケットを選択し、この
先頭パケットを送出部８−１に指示する。ここで、送出
パケット決定部８−２にてなされる先頭パケット選択の
ための演算式を次に示す。
n2のうちいずれかよりパケット待ち行列の先頭のパケッ
トを順次読み出し、読み出したパケットを順次送出す
る。送出パケット決定部８−２はタイマCLKからの現在
の時刻、各タイマバッファメモリ７−11〜７−n1内の各
先頭の時刻、各データバッファメモリ７−12〜７−n1に
対応する各優先度クラス１〜ｎに基づいて、各データバ
ッファメモリ７−12〜７−n1内の各先頭パケットのうち
から即時に伝送されるべき先頭パケットを選択し、この
先頭パケットを送出部８−１に指示する。ここで、送出
パケット決定部８−２にてなされる先頭パケット選択の
ための演算式を次に示す。
ただし、Djは優先度クラスｊのデータバッファメモリ
内の先頭パケットが該データバッファメモリに滞留して
いる時間を示しており、該データバッファメモリに対応
するタイマバッファメモリ内の先頭時刻つまり前記先頭
パケットの入力時刻と現在の時刻との差である。Wjは優
先度クラスｊに予め与えられた重み係数を示しており、 Wj−１＞Wj＞Wj＋１である。
内の先頭パケットが該データバッファメモリに滞留して
いる時間を示しており、該データバッファメモリに対応
するタイマバッファメモリ内の先頭時刻つまり前記先頭
パケットの入力時刻と現在の時刻との差である。Wjは優
先度クラスｊに予め与えられた重み係数を示しており、 Wj−１＞Wj＞Wj＋１である。
すなわち、各データバッファメモリ７−12〜７−n2内
の各先頭パケットについて上式（１）に示した各個D1W1
〜DnWnがそれぞれ求められ、これらの値D1W1〜DnWnのう
ちの最も大きな値に対応するパケットが即時に伝送され
るべきパケットとして選択され、このパケットが送出部
８−１から送出される。このような演算はパケット送出
毎に逐次行われる。
の各先頭パケットについて上式（１）に示した各個D1W1
〜DnWnがそれぞれ求められ、これらの値D1W1〜DnWnのう
ちの最も大きな値に対応するパケットが即時に伝送され
るべきパケットとして選択され、このパケットが送出部
８−１から送出される。このような演算はパケット送出
毎に逐次行われる。
しかしながら、上式（１）に基づいて即時に伝送され
るべきパケットを選択することは伝送品質を確保する上
で最も直接的でかつ適格な方法であるが、その演算過程
において値Djを算出するための減算、値DjWjを算出する
ための乗算、各個D1W1〜DnWnのうちから最大値を求める
ための比較演算を行っており、送出パケット決定部８−
２にて行われる１パケット毎の演算量が０（2n）となり
少なくはない。このため、送出パケット決定部８−２の
処理能力不足により、高速化できなかったり、クラス数
ｎの上限が決められてしまっていた。また、上記減算お
よび乗算を行うための演算器を各データバッファメモリ
毎に分散してもよいが、このようにするとハードウェア
の規模が非常に大きくなったり、シストリックな構成で
ないため集積化が困難で拡張性に乏しくなる。
るべきパケットを選択することは伝送品質を確保する上
で最も直接的でかつ適格な方法であるが、その演算過程
において値Djを算出するための減算、値DjWjを算出する
ための乗算、各個D1W1〜DnWnのうちから最大値を求める
ための比較演算を行っており、送出パケット決定部８−
２にて行われる１パケット毎の演算量が０（2n）となり
少なくはない。このため、送出パケット決定部８−２の
処理能力不足により、高速化できなかったり、クラス数
ｎの上限が決められてしまっていた。また、上記減算お
よび乗算を行うための演算器を各データバッファメモリ
毎に分散してもよいが、このようにするとハードウェア
の規模が非常に大きくなったり、シストリックな構成で
ないため集積化が困難で拡張性に乏しくなる。
（発明が解決しようとする課題） このように従来のパケット通信装置では送出パケット
決定部にて減算、乗算、比較演算を行っていたため演算
処理の高速化が図りにくく、また演算部を分散させると
シストリックな構成でないので集積化が困難になるとい
う問題点があった。
決定部にて減算、乗算、比較演算を行っていたため演算
処理の高速化が図りにくく、また演算部を分散させると
シストリックな構成でないので集積化が困難になるとい
う問題点があった。
そこで、本発明は演算処理の高速化および集積化に適
するパケット通信装置を提供することを目的とする。
するパケット通信装置を提供することを目的とする。
（課題を解決するための手段） 上記目的を達成するため、本発明は、 それぞれ即時性優先度情報が付加された所定情報単位
の入力パケットを該パケットの即時性優先度情報に対応
して設けられた複数のパケット待ち行列に分配して順次
蓄積し、該複数のパケット待ち行列のいずれかを選択し
て該選択されたパケット待ち行列から順次パケットを送
出するパケット通信装置において、 前記パケット待ち行列にパケットが滞留している間各
パケット待ち行列に対応する周期のクロックを各パケッ
トに対応してそれぞれ計数する計数手段と、 前記滞留時間計数手段の計数値に基づき前記パケット
を送出するパケット待ち行列を選択する選択手段と を具備したことを特徴とする。
の入力パケットを該パケットの即時性優先度情報に対応
して設けられた複数のパケット待ち行列に分配して順次
蓄積し、該複数のパケット待ち行列のいずれかを選択し
て該選択されたパケット待ち行列から順次パケットを送
出するパケット通信装置において、 前記パケット待ち行列にパケットが滞留している間各
パケット待ち行列に対応する周期のクロックを各パケッ
トに対応してそれぞれ計数する計数手段と、 前記滞留時間計数手段の計数値に基づき前記パケット
を送出するパケット待ち行列を選択する選択手段と を具備したことを特徴とする。
（作用） 本発明によれば、各パケット待ち行列にパケットが滞
留している間各パケット待ち行列に対応する周期のクロ
ックを各パケットに対応してそれぞれ計数手段で計数
し、該計数値に基づきパケットを送出するパケット待ち
行列を選択する。
留している間各パケット待ち行列に対応する周期のクロ
ックを各パケットに対応してそれぞれ計数手段で計数
し、該計数値に基づきパケットを送出するパケット待ち
行列を選択する。
具体的には、各パケット待ち行列に対応してそれぞれ
異なる周期のクロックを発生するクロック発生手段を設
け、このクロック発生手段から発生された各パケット待
ち行列に対応するクロックを、計数手段により、パケッ
トがパケット待ち行列に入力されてからその最終位置に
達するまでの間各パケットに対応して計数する。そし
て、各パケット待ち行列の最終位置のパケットの計数手
段による計数値に基づきパケットを送出するパケット待
ち行列を選択する。
異なる周期のクロックを発生するクロック発生手段を設
け、このクロック発生手段から発生された各パケット待
ち行列に対応するクロックを、計数手段により、パケッ
トがパケット待ち行列に入力されてからその最終位置に
達するまでの間各パケットに対応して計数する。そし
て、各パケット待ち行列の最終位置のパケットの計数手
段による計数値に基づきパケットを送出するパケット待
ち行列を選択する。
このような構成によると、構成が非常に簡単になり、
かつ複雑な演算処理を必要としないので、集積化、小型
化が可能なパケット通信装置を提供することが可能にな
る。
かつ複雑な演算処理を必要としないので、集積化、小型
化が可能なパケット通信装置を提供することが可能にな
る。
（実施例） 以下、本発明の実施例を添付図面を参照して詳細に説
明する。
明する。
第１図は本発明に係るパケット通信装置の一実施例を
示すブロック図であり、ここでは第６図に示したパケッ
ト分配部13、バッファメモリBMおよび送出パケット決定
部15の代りとなる部分構成を示している。同図におい
て、21はパケット分配部、22−１〜27−1,22−２〜27−
2,…,22−ｎ〜27−ｎはバッファ基本ユニット、28は送
出制御部、29はクロック発生部、31は使用可能ポインタ
バッファ、32は書き込みパケットポインタ、33は読み出
しパケットポインタ、34はデータメモリである。
示すブロック図であり、ここでは第６図に示したパケッ
ト分配部13、バッファメモリBMおよび送出パケット決定
部15の代りとなる部分構成を示している。同図におい
て、21はパケット分配部、22−１〜27−1,22−２〜27−
2,…,22−ｎ〜27−ｎはバッファ基本ユニット、28は送
出制御部、29はクロック発生部、31は使用可能ポインタ
バッファ、32は書き込みパケットポインタ、33は読み出
しパケットポインタ、34はデータメモリである。
使用可能ポインタバッファ31は複数のアドレスからな
るアドレス列を格納してあり、このアドレス列の先頭ア
ドレスをパケット分配部21、および書き込みポインタ32
を介してデータメモリ34に送出するとともに、送出制御
部28から伝送されてきたアドレスを該アドレス列の最後
尾に格納し、これにより格納されているアドレスの数を
確保しつつアドレス列を更新する。
るアドレス列を格納してあり、このアドレス列の先頭ア
ドレスをパケット分配部21、および書き込みポインタ32
を介してデータメモリ34に送出するとともに、送出制御
部28から伝送されてきたアドレスを該アドレス列の最後
尾に格納し、これにより格納されているアドレスの数を
確保しつつアドレス列を更新する。
データメモリ34は第６図のデータバスインタフェース
部11からパケットを入力し、このパケットを使用可能ポ
インタバッファ31より書き込みパケットポインタ32を介
して指定されたアドレスに書き込む。また、データメモ
リ34は送出制御部28よりパケットポインタ33を介して指
定されたアドレスのパケットを読み出し、このパケット
を第６図の回線インタフェース部16に送出する。
部11からパケットを入力し、このパケットを使用可能ポ
インタバッファ31より書き込みパケットポインタ32を介
して指定されたアドレスに書き込む。また、データメモ
リ34は送出制御部28よりパケットポインタ33を介して指
定されたアドレスのパケットを読み出し、このパケット
を第６図の回線インタフェース部16に送出する。
パケット分配部21はデータメモリ34に入力されたパケ
ットと同一のパケットに含まれるヘッダＨ（第５図に示
す）によって示される優先度情報を識別し、この優先度
情報に基づいて先頭の各バッファ基本ユニット22−1,22
−2,…,22−ｎのうちのいずれかを選択する。そして、
パケット分配部21はデータメモリ34に指定されたアドレ
スと同一のアドレスを使用可能ポインタバッファ31より
入力し、このアドレスを前記選択した先頭のバス基本ユ
ニットに送出する。例えば優先度情報としてクラス1,2,
…,nがあり、これらのクラス1,2,…,nが各バッファ基本
ユニット22−1,22−2,…,22−ｎにそれぞれ対応してい
るとすると、クラス１の優先度情報を含むパケットがデ
ータメモリ34の所定アドレスに書き込まれたときには該
アドレスが優先度クラス１に対応するバッファ基本ユニ
ット22−１に伝送され、クラス２の優先度情報を含むパ
ケットがデータメモリ34の所定アドレスに書き込まれた
ときには該アドレスが優先度クラス２に対応するバッフ
ァ基本ユニット22−２に伝送され、同様にクラスｎの優
先度情報を含むパケットがデータメモリ34の所定アドレ
スに書き込まれたときには該アドレスが優先度クラスｎ
に対応するバッファ基本ユニット22−ｎに伝送される。
このような処理はデータメモリ34にパケットが記憶され
る毎に行われる。この際、第１列の各バッファ基本ユニ
ット22−１〜27−１においては占有されていない最後段
の基本ユニットまでアドレスが基本ユニット上を移動し
ていく。また、第２列の各バッファ基本ユニット22−２
〜27−２においては占有されていない最後段の基本ユニ
ットまでアドレスが基本ユニット上を移動していく。同
様に、第ｎ列の各バッファ基本ユニット22−ｎ〜27−ｎ
においては占有されていない最後段の基本ユニットまで
アドレスが基本ユニット上を移動していく。このため、
第１列の各バッファ基本ユニット22−１〜27−１には優
先度クラス１に属する各パケットのアドレスが順次記憶
され、このアドレス列は優先度クラス１のパケット待ち
行列に対応している。また、第２列の各バッファ基本ユ
ニット22−２〜27−２には優先度クラス２に属する各パ
ケットのアドレスが順次記憶され、このアドレス列は優
先度クラス２のパケット待ち行列に対応している。同様
に、第ｎ列の各バッファ基本ユニット22−ｎ〜27−ｎに
は優先度クラスｎに属する各パケットのアドレスが順次
記憶され、このアドレス列は優先度クラスｎのパケット
待ち行列に対応している。
ットと同一のパケットに含まれるヘッダＨ（第５図に示
す）によって示される優先度情報を識別し、この優先度
情報に基づいて先頭の各バッファ基本ユニット22−1,22
−2,…,22−ｎのうちのいずれかを選択する。そして、
パケット分配部21はデータメモリ34に指定されたアドレ
スと同一のアドレスを使用可能ポインタバッファ31より
入力し、このアドレスを前記選択した先頭のバス基本ユ
ニットに送出する。例えば優先度情報としてクラス1,2,
…,nがあり、これらのクラス1,2,…,nが各バッファ基本
ユニット22−1,22−2,…,22−ｎにそれぞれ対応してい
るとすると、クラス１の優先度情報を含むパケットがデ
ータメモリ34の所定アドレスに書き込まれたときには該
アドレスが優先度クラス１に対応するバッファ基本ユニ
ット22−１に伝送され、クラス２の優先度情報を含むパ
ケットがデータメモリ34の所定アドレスに書き込まれた
ときには該アドレスが優先度クラス２に対応するバッフ
ァ基本ユニット22−２に伝送され、同様にクラスｎの優
先度情報を含むパケットがデータメモリ34の所定アドレ
スに書き込まれたときには該アドレスが優先度クラスｎ
に対応するバッファ基本ユニット22−ｎに伝送される。
このような処理はデータメモリ34にパケットが記憶され
る毎に行われる。この際、第１列の各バッファ基本ユニ
ット22−１〜27−１においては占有されていない最後段
の基本ユニットまでアドレスが基本ユニット上を移動し
ていく。また、第２列の各バッファ基本ユニット22−２
〜27−２においては占有されていない最後段の基本ユニ
ットまでアドレスが基本ユニット上を移動していく。同
様に、第ｎ列の各バッファ基本ユニット22−ｎ〜27−ｎ
においては占有されていない最後段の基本ユニットまで
アドレスが基本ユニット上を移動していく。このため、
第１列の各バッファ基本ユニット22−１〜27−１には優
先度クラス１に属する各パケットのアドレスが順次記憶
され、このアドレス列は優先度クラス１のパケット待ち
行列に対応している。また、第２列の各バッファ基本ユ
ニット22−２〜27−２には優先度クラス２に属する各パ
ケットのアドレスが順次記憶され、このアドレス列は優
先度クラス２のパケット待ち行列に対応している。同様
に、第ｎ列の各バッファ基本ユニット22−ｎ〜27−ｎに
は優先度クラスｎに属する各パケットのアドレスが順次
記憶され、このアドレス列は優先度クラスｎのパケット
待ち行列に対応している。
送出制御部28は最後尾の各バッファ基本ユニット27−
1,27−2,…,27−ｎのうちのいずれかより即時に伝送さ
れるべきパケットのアドレスを読み出し、このアドレス
を送出する。このアドレスは読み出しパケットポインタ
33を介してデータメモリ34に指定され、このアドレスの
パケットがデータメモリ34より送出される。また、この
アドレスはバッファ基本ユニットより読み出されたとき
に使用済みのもの、つまりデータメモリ34内の送出済み
のパケットの部位を示すアドレスとなり、使用可能ポイ
ンタバッファ31内のアドレス列の最後尾に付け加えられ
る。
1,27−2,…,27−ｎのうちのいずれかより即時に伝送さ
れるべきパケットのアドレスを読み出し、このアドレス
を送出する。このアドレスは読み出しパケットポインタ
33を介してデータメモリ34に指定され、このアドレスの
パケットがデータメモリ34より送出される。また、この
アドレスはバッファ基本ユニットより読み出されたとき
に使用済みのもの、つまりデータメモリ34内の送出済み
のパケットの部位を示すアドレスとなり、使用可能ポイ
ンタバッファ31内のアドレス列の最後尾に付け加えられ
る。
したがって、使用可能ポインタバッファ31内には未使
用の複数アドレスからなるアドレス列が形成され、デー
タメモリ34にパケットが入力される毎に前記アドレス列
の先頭アドレスをデータメモリ34およびパケット分配部
21にそれぞれ送出する。そして、前記パケットはデータ
メモリ34における前記アドレスに記憶され、また該アド
レスは該パケットの優先度情報によって示される優先度
クラスに対応するバッファ基本ユニットへパケット分配
部21を通じて伝送される。これにより、第１列の各バッ
ファ基本ユニット22−１〜27−１には優先度クラス１の
パケット待ち行列に対応するアドレス列が記憶され、ま
た第２列の各バッファ基本ユニット22−２〜27−２には
優先度クラス２のパケット待ち行列に対応するアドレス
列が記憶され、同様に第ｎ列の各バッファ基本ユニット
22−ｎ〜27−ｎには優先度クラスｎのパケット待ち行列
に対応するアドレス列が記憶される。さらに、送出制御
部28は最後尾の各バッファ基本ユニット27−1,27−2,
…,27−ｎのうちのいずれかよりアドレスを読み出し、
このアドレスを使用可能ポインタバッファ31、およびパ
ケットポインタ33を介してデータメモリ34に送出する。
この結果、データメモリ34からは各優先度クラス１〜ｎ
のパケット待ち行列のうちのいずれかのパケット待ち行
列の先頭パケットが送出されることとなる。
用の複数アドレスからなるアドレス列が形成され、デー
タメモリ34にパケットが入力される毎に前記アドレス列
の先頭アドレスをデータメモリ34およびパケット分配部
21にそれぞれ送出する。そして、前記パケットはデータ
メモリ34における前記アドレスに記憶され、また該アド
レスは該パケットの優先度情報によって示される優先度
クラスに対応するバッファ基本ユニットへパケット分配
部21を通じて伝送される。これにより、第１列の各バッ
ファ基本ユニット22−１〜27−１には優先度クラス１の
パケット待ち行列に対応するアドレス列が記憶され、ま
た第２列の各バッファ基本ユニット22−２〜27−２には
優先度クラス２のパケット待ち行列に対応するアドレス
列が記憶され、同様に第ｎ列の各バッファ基本ユニット
22−ｎ〜27−ｎには優先度クラスｎのパケット待ち行列
に対応するアドレス列が記憶される。さらに、送出制御
部28は最後尾の各バッファ基本ユニット27−1,27−2,
…,27−ｎのうちのいずれかよりアドレスを読み出し、
このアドレスを使用可能ポインタバッファ31、およびパ
ケットポインタ33を介してデータメモリ34に送出する。
この結果、データメモリ34からは各優先度クラス１〜ｎ
のパケット待ち行列のうちのいずれかのパケット待ち行
列の先頭パケットが送出されることとなる。
第２図は前記名バッファ基本ユニットの構成を示して
おり、第ｉ列の各バッファ基本ユニットにおけるｋ−１
番目のバッファ基本ユニット、ｋ番目のバッファ基本ユ
ニット、ｋ＋１番目のバッファ基本ユニットを例示して
いる。
おり、第ｉ列の各バッファ基本ユニットにおけるｋ−１
番目のバッファ基本ユニット、ｋ番目のバッファ基本ユ
ニット、ｋ＋１番目のバッファ基本ユニットを例示して
いる。
これらのバッファ基本ユニットはカウンタ41、レジス
タ42およびリップルシフトコントローラ43をそれぞれ備
えている。カウンタ41はクロック発生部29（第１図に示
す）からのクロック信号を入力しており、このクロック
信号を計数している。レジスタ42はパケット分配部２
（第１図に示す）から順次シフトされてきたアドレスを
記憶している。リップルシフトコントローラ43はカウン
タ41およびレジスタ42を制御しており、送出制御部28
（第１図に示す）から次段のリップルシフトコントロー
ラ43を介してシフトライト信号を入力すると、カウンタ
41に内示されている計数値を次段のカウンタ41へシフト
するとともに、レジスタ42に内示されているアドレスを
次段のレジスタ42へシフトする。
タ42およびリップルシフトコントローラ43をそれぞれ備
えている。カウンタ41はクロック発生部29（第１図に示
す）からのクロック信号を入力しており、このクロック
信号を計数している。レジスタ42はパケット分配部２
（第１図に示す）から順次シフトされてきたアドレスを
記憶している。リップルシフトコントローラ43はカウン
タ41およびレジスタ42を制御しており、送出制御部28
（第１図に示す）から次段のリップルシフトコントロー
ラ43を介してシフトライト信号を入力すると、カウンタ
41に内示されている計数値を次段のカウンタ41へシフト
するとともに、レジスタ42に内示されているアドレスを
次段のレジスタ42へシフトする。
送出制御部28は最後尾のバッファ基本ユニットにおけ
るレジスタ42からアドレスを読み出すときか、またはパ
ケット分配部21から各リップルシフトコントローラ43を
介してリクエスト信号を入力したときにシフトライト信
号を送出する。パケット分配部21は先頭のバッファ基本
ユニットにおけるレジスタ42にアドレスを送出するとき
に、リクエスト信号を該バッファ基本ユニットのリップ
ルシフトコントローラ43に送出する。
るレジスタ42からアドレスを読み出すときか、またはパ
ケット分配部21から各リップルシフトコントローラ43を
介してリクエスト信号を入力したときにシフトライト信
号を送出する。パケット分配部21は先頭のバッファ基本
ユニットにおけるレジスタ42にアドレスを送出するとき
に、リクエスト信号を該バッファ基本ユニットのリップ
ルシフトコントローラ43に送出する。
これにより、第ｉ列の各バッファ基本ユニットにおけ
るそれぞれのレジスタ42には優先度クラスｉのパケット
待ち行列に対応するアドレス列のそれぞれのアドレスが
格納されることとなる。
るそれぞれのレジスタ42には優先度クラスｉのパケット
待ち行列に対応するアドレス列のそれぞれのアドレスが
格納されることとなる。
一方、第ｉ列の先頭バッファ基本ユニットのカウンタ
41はパケット分配部21からのアドレスが該バッファ基本
ユニットのレジスタ42に格納されたときに、これまでの
計数値を初期化して計数を開始する。そして、この計数
値はアドレスが次段のレジスタ42へとシフトされる度に
次段のカウンタ41へとシフトされ、また該計数値につい
ての計数がそれぞれのカウンタにて続行される。このた
め、最後尾のバッファ基本ユニットのカウンタ41は該バ
ッファ基本ユニットのレジスタ42内のアドレスの滞留時
間に対応する計数値を内示している。
41はパケット分配部21からのアドレスが該バッファ基本
ユニットのレジスタ42に格納されたときに、これまでの
計数値を初期化して計数を開始する。そして、この計数
値はアドレスが次段のレジスタ42へとシフトされる度に
次段のカウンタ41へとシフトされ、また該計数値につい
ての計数がそれぞれのカウンタにて続行される。このた
め、最後尾のバッファ基本ユニットのカウンタ41は該バ
ッファ基本ユニットのレジスタ42内のアドレスの滞留時
間に対応する計数値を内示している。
ところで、第１図に示した第１列の各バッファ基本ユ
ニット〜第ｎ列の各バッファ基本ユニットにはそれぞれ
の列毎に、つまり優先度クラス別にそれぞれ異なる周波
数のクロック信号がクロック発生部29より加えられてい
る。例えば第１列の各バッファ基本ユニット22−１〜27
−１のカウンタ41には優先度クラス１に対応する周波数
ｆ1のクロック信号が加えられ、また第２列の各バッフ
ァ基本ユニット22−２〜27−２のカウンタ41には優先度
クラス２に対応する周波数ｆ2のクロック信号が加えら
れ、同様に第ｎ列の各バッファ基本ユニット22−ｎ〜27
−ｎのカウンタ41には優先度クラスｎに対応する周波数
fnのクロック信号が加えられる。
ニット〜第ｎ列の各バッファ基本ユニットにはそれぞれ
の列毎に、つまり優先度クラス別にそれぞれ異なる周波
数のクロック信号がクロック発生部29より加えられてい
る。例えば第１列の各バッファ基本ユニット22−１〜27
−１のカウンタ41には優先度クラス１に対応する周波数
ｆ1のクロック信号が加えられ、また第２列の各バッフ
ァ基本ユニット22−２〜27−２のカウンタ41には優先度
クラス２に対応する周波数ｆ2のクロック信号が加えら
れ、同様に第ｎ列の各バッファ基本ユニット22−ｎ〜27
−ｎのカウンタ41には優先度クラスｎに対応する周波数
fnのクロック信号が加えられる。
ここで、第１列の最後尾のバッファ基本ユニット27−
１におけるレジスタ42内のアドレスの滞留時聞積算値を
Ｄ′1とし、この滞留時間積算値Ｄ′1についての積算間
隔を示す時間単位Ｔ1を1/f1とすると、該バッファ基本
ユニット27−１におけるカウンタ41内の計数値は滞留時
間積算値Ｄ′1である。また、第２列の最後尾のバッフ
ァ基本ユニット27−２におけるレジスタ42内のアドレス
の滞留時間積算値をＤ′2とし、この滞留時間積算値
Ｄ′2についての積算間隔を示す時間単位Ｔ2を1/f2とす
と、該バッファ基本ユニット27−２におけるカウンタ41
内の計数値は滞留時間積算値Ｄ′2である。同様に、第
ｎ列の最後尾のバッファ基本ユニット27−ｎにおけるレ
ジスタ42内のアドレスの滞留時間積算値をＤ′nとし、
この滞留時間積算値Ｄ′nについての積算間隔を示す時
間単位Ｔnを1/fnとすると、該バッファ基本ユニット27
−ｎにあけるカウンタ41内の計数値は滞留時間積算値
Ｄ′nである。
１におけるレジスタ42内のアドレスの滞留時聞積算値を
Ｄ′1とし、この滞留時間積算値Ｄ′1についての積算間
隔を示す時間単位Ｔ1を1/f1とすると、該バッファ基本
ユニット27−１におけるカウンタ41内の計数値は滞留時
間積算値Ｄ′1である。また、第２列の最後尾のバッフ
ァ基本ユニット27−２におけるレジスタ42内のアドレス
の滞留時間積算値をＤ′2とし、この滞留時間積算値
Ｄ′2についての積算間隔を示す時間単位Ｔ2を1/f2とす
と、該バッファ基本ユニット27−２におけるカウンタ41
内の計数値は滞留時間積算値Ｄ′2である。同様に、第
ｎ列の最後尾のバッファ基本ユニット27−ｎにおけるレ
ジスタ42内のアドレスの滞留時間積算値をＤ′nとし、
この滞留時間積算値Ｄ′nについての積算間隔を示す時
間単位Ｔnを1/fnとすると、該バッファ基本ユニット27
−ｎにあけるカウンタ41内の計数値は滞留時間積算値
Ｄ′nである。
さらに、優先度クラスｉ−１に属する第ｉ−１列の各
バッファ基本ユニットで計数時に用いられる時間単位Ｔ
i-1と、優先度クラスｉに属する第ｉ列の各バッファ基
本ユニットで計時に用いられる時間単位ＴiとをＴi-1＜
Ｔiの関係に予め設定しておく。この場合、送出制御部2
8は最後尾の各バッファ基本ユニット27−1,27−2,…,27
−ｎにおけるそれぞれのカウンタ41内の各滞留時間積算
値Ｄ′1〜Ｄ′2のうちの最大の滞留時間積算値を選択す
る。このための比較演算を次式（２）に示す。
バッファ基本ユニットで計数時に用いられる時間単位Ｔ
i-1と、優先度クラスｉに属する第ｉ列の各バッファ基
本ユニットで計時に用いられる時間単位ＴiとをＴi-1＜
Ｔiの関係に予め設定しておく。この場合、送出制御部2
8は最後尾の各バッファ基本ユニット27−1,27−2,…,27
−ｎにおけるそれぞれのカウンタ41内の各滞留時間積算
値Ｄ′1〜Ｄ′2のうちの最大の滞留時間積算値を選択す
る。このための比較演算を次式（２）に示す。
そして、送出制御部28は選択した滞留時間積算値を内
示しているカウンタ41を有する最後尾のバッファ基本ユ
ニット内のレジスタ42からアドレスを読出し、このアド
レス使用可能ポインタバッファ31、およびパケットポイ
ンタ33を介してデータメモリ34に送出する。データメモ
リ34は指定されたアドレスのパケットを回線インタフェ
ース部16（第６図に示す）に伝送する。
示しているカウンタ41を有する最後尾のバッファ基本ユ
ニット内のレジスタ42からアドレスを読出し、このアド
レス使用可能ポインタバッファ31、およびパケットポイ
ンタ33を介してデータメモリ34に送出する。データメモ
リ34は指定されたアドレスのパケットを回線インタフェ
ース部16（第６図に示す）に伝送する。
したがって、優先度クラスｉよりも優先度クラスｉ−
１の方が優先度は高く、第ｉ列の各バッファ基本ユニッ
トに格納されているアドレス列の先頭アドレスよりも第
ｉ−１列の各バッファ基本ユニットに格納されているア
ドレス列の先頭アドレスの方が優先的にデータメモリ34
に指示さる。すなわち、優先度クラスｉに属するパケッ
ト待ち行列の先頭パケットよりも優先度クラスｉ−１に
属するパケット待ち行列の先頭パケットの方が優先度が
高く、データメモリ34から送出されるまでの待ち時間は
優先度の高いパケットの方が短いこととなる。
１の方が優先度は高く、第ｉ列の各バッファ基本ユニッ
トに格納されているアドレス列の先頭アドレスよりも第
ｉ−１列の各バッファ基本ユニットに格納されているア
ドレス列の先頭アドレスの方が優先的にデータメモリ34
に指示さる。すなわち、優先度クラスｉに属するパケッ
ト待ち行列の先頭パケットよりも優先度クラスｉ−１に
属するパケット待ち行列の先頭パケットの方が優先度が
高く、データメモリ34から送出されるまでの待ち時間は
優先度の高いパケットの方が短いこととなる。
なお、従来例の前記（１）式における重み係数Wjと、
本実施例の前記（２）式における時間単位Ｔjとは次式
（３）に示すような関係となる。
本実施例の前記（２）式における時間単位Ｔjとは次式
（３）に示すような関係となる。
このように本実施例では各優先度クラス１〜ｎのパケ
ットをそれぞれ入力すると、これらのパケットの各滞留
時間積算値Ｄ′1〜Ｄ′nを各優先度クラス別の周期でそ
れぞれ計数し、これらの滞留時間積算値Ｄ′1〜Ｄ′nの
うちの最大値を選択し、選択された滞留時間積算値のパ
ケットを優先して送出するようにしている。このため、
各滞留時間積算値Ｄ′1〜Ｄ′nについての比較演算を行
うだけで、優先されるパケットを選択することができ、
高速化処理が可能となる。さらに、カウンタを縦続にFI
FO形式で接続するという簡単な構造であるため、集積化
を図ることが容易である。
ットをそれぞれ入力すると、これらのパケットの各滞留
時間積算値Ｄ′1〜Ｄ′nを各優先度クラス別の周期でそ
れぞれ計数し、これらの滞留時間積算値Ｄ′1〜Ｄ′nの
うちの最大値を選択し、選択された滞留時間積算値のパ
ケットを優先して送出するようにしている。このため、
各滞留時間積算値Ｄ′1〜Ｄ′nについての比較演算を行
うだけで、優先されるパケットを選択することができ、
高速化処理が可能となる。さらに、カウンタを縦続にFI
FO形式で接続するという簡単な構造であるため、集積化
を図ることが容易である。
以上説明したように本発明によれば、各優先度クラス
に属する各パケットの滞留時間積算値を該各優先度クラ
ス別の周期でそれぞれ計数し、これらの滞留時間積算値
を比較演算するだけで優先されるパケットを選択するこ
とができ、またカウンタを縦続にFIFO形式で接続すると
いう簡単な構造であるため、高速化処理および集積化が
図れるという利点がある。
に属する各パケットの滞留時間積算値を該各優先度クラ
ス別の周期でそれぞれ計数し、これらの滞留時間積算値
を比較演算するだけで優先されるパケットを選択するこ
とができ、またカウンタを縦続にFIFO形式で接続すると
いう簡単な構造であるため、高速化処理および集積化が
図れるという利点がある。
第１図は本発明に係るパケット通信装置の一実施例を示
すブロック図、第２図は第１図に示した実施例における
バッファ基本ユニットの構成を示すブロック図、第３図
はパケット通信を行うためのネットワークの一例を示す
ブロック図、第４図は第３図に示されているパケット交
換機の構成を示すブロック図、第５図はパケットの構成
を示す図、第６図は第４図に示されているラインインタ
フェースの従来例を示すブロック図、第７図は第６図に
示したラインインタフェースの要部を示すブロック図で
ある。 21……パケット分配部、22−１〜27−1,22−２〜27−2,
22−ｎ〜27−ｎ……バッファ基本ユニット、28……送出
制御部、29……クロック発生部、31……使用可能ポイン
タ、32……書き込みパケットポインタ、33……読み出し
パケットポインタ、34……データメモリ、41……カウン
タ、42……レジスタ、43……リップルシフトコントロー
ラ。
すブロック図、第２図は第１図に示した実施例における
バッファ基本ユニットの構成を示すブロック図、第３図
はパケット通信を行うためのネットワークの一例を示す
ブロック図、第４図は第３図に示されているパケット交
換機の構成を示すブロック図、第５図はパケットの構成
を示す図、第６図は第４図に示されているラインインタ
フェースの従来例を示すブロック図、第７図は第６図に
示したラインインタフェースの要部を示すブロック図で
ある。 21……パケット分配部、22−１〜27−1,22−２〜27−2,
22−ｎ〜27−ｎ……バッファ基本ユニット、28……送出
制御部、29……クロック発生部、31……使用可能ポイン
タ、32……書き込みパケットポインタ、33……読み出し
パケットポインタ、34……データメモリ、41……カウン
タ、42……レジスタ、43……リップルシフトコントロー
ラ。
Claims (2)
- 【請求項１】それぞれ即時性優先度情報が付加された所
定情報単位の入力パケットを該パケットの即時性優先度
情報に対応して設けられた複数のパケット待ち行列に分
配して順次蓄積し、該複数のパケット待ち行列のいずれ
かを選択して該選択されたパケット待ち行列から順次パ
ケットを送出するパケット通信装置において、 前記パケット待ち行列にパケットが滞留している間各パ
ケット待ち行列に対応する周期のクロックを各パケット
に対応してそれぞれ計数する計数手段と、 前記計数手段の計数値に基づき前記パケットを送出する
パケット待ち行列を選択する選択手段と を具備したことを特徴とするパケット通信装置。 - 【請求項２】各パケット待ち行列に対応してそれぞれ異
なる周期のクロックを発生するクロック発生手段 を具備し、 計数手段は、 前記クロック発生手段から発生された各パケット待ち行
列に対応するクロックをパケットがパケット待ち行列に
入力されてからその最終位置に達するまでの間各パケッ
トに対応して計数し、 選択手段は、 前記パケット待ち行列の最終位置のパケットの前記計数
手段による計数値に基づきパケットを送出するパケット
待ち行列を選択する ことを特徴とする請求項（１）記載のパケット通信装
置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17252089A JP2865314B2 (ja) | 1989-07-04 | 1989-07-04 | パケット通信装置 |
| US07/546,111 US5179557A (en) | 1989-07-04 | 1990-07-02 | Data packet communication system in which data packet transmittal is prioritized with queues having respective assigned priorities and frequency weighted counting of queue wait time |
| CA002020295A CA2020295C (en) | 1989-07-04 | 1990-07-03 | Packet communication system |
| DE69029343T DE69029343T2 (de) | 1989-07-04 | 1990-07-04 | Paket-Vermittlungssystem |
| EP90307290A EP0407161B1 (en) | 1989-07-04 | 1990-07-04 | Packet communication system |
| US07/885,764 US5278830A (en) | 1989-07-04 | 1992-05-20 | Data packet communication system in which data packet transmittal is prioritized with queues having respective assigned priorities and frequency weighted counting of queue wait time |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17252089A JP2865314B2 (ja) | 1989-07-04 | 1989-07-04 | パケット通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0338139A JPH0338139A (ja) | 1991-02-19 |
| JP2865314B2 true JP2865314B2 (ja) | 1999-03-08 |
Family
ID=15943473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17252089A Expired - Fee Related JP2865314B2 (ja) | 1989-07-04 | 1989-07-04 | パケット通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2865314B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4455369B2 (ja) * | 2004-08-03 | 2010-04-21 | Ｋｄｄｉ株式会社 | 無線通信端末および無線通信装置 |
| JP2008010905A (ja) * | 2006-06-27 | 2008-01-17 | Nec Corp | パケット送信時の優先度制御方法及びパケット送信時の優先度制御装置 |
| JP4527696B2 (ja) * | 2006-08-22 | 2010-08-18 | Ｎｅｃアクセステクニカ株式会社 | 光通信網接続装置、帯域保証方法、及びプログラム |
| JP2008098879A (ja) * | 2006-10-11 | 2008-04-24 | Nec Access Technica Ltd | 帯域制御装置、制御方法、制御用プログラム |
| JP2009273135A (ja) * | 2009-05-22 | 2009-11-19 | Ntt Docomo Inc | パケット優先制御装置及びその方法 |
| JP5487138B2 (ja) * | 2011-02-17 | 2014-05-07 | 日本電信電話株式会社 | 情報価値数値化装置及び通信システム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61140253A (ja) * | 1984-12-13 | 1986-06-27 | Nippon Telegr & Teleph Corp <Ntt> | パケツト転送方式 |
-
1989
- 1989-07-04 JP JP17252089A patent/JP2865314B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0338139A (ja) | 1991-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2538720B2 (ja) | パケット／回線スイッチング装置 | |
| US5519701A (en) | Architecture for high performance management of multiple circular FIFO storage means | |
| US4408323A (en) | Processor facilities for integrated packet and voice switching | |
| JP3516684B2 (ja) | 非同期データ伝送及びソース・トラフィック制御システム | |
| JPH06197130A (ja) | 高速パケット交換装置およびデータパケットの経路指定方法 | |
| JPH0748745B2 (ja) | アダプタ間のパケツト転送方法、競合解消装置、及びトークン・リング装置 | |
| JP3098769B2 (ja) | Ｒａｍをベースとしたイベントカウンタ装置及び方法 | |
| JPH0761077B2 (ja) | 通信システムのアクセスを調整する方法及び装置 | |
| JPH05219098A (ja) | フレーム変換方法及び装置 | |
| JPH0720122B2 (ja) | リング型伝送路を用いたパケット通信システム | |
| EP0960501A2 (en) | Data communication system utilizing a scalable, non-blocking, high bandwidth central memory controller and method | |
| US7346722B2 (en) | Apparatus for use in a computer systems | |
| JP3506130B2 (ja) | バッファリング装置及びバッファリング方法 | |
| US4796022A (en) | Double transit bus system | |
| JPH0338139A (ja) | パケット通信装置 | |
| JPH02279046A (ja) | データ転送システム | |
| JPH05233512A (ja) | 多重化の方法及び装置 | |
| JPH0831877B2 (ja) | パケツトスイツチ | |
| JP3186707B2 (ja) | Ａｔｍ通信制御装置 | |
| JP2758750B2 (ja) | セル多重バス通信制御システム | |
| JP3631950B2 (ja) | 通信装置 | |
| JP3476660B2 (ja) | Ａｔｍスイッチ | |
| JP3752809B2 (ja) | デジタルテレビ受信方法およびデジタルテレビ受信端末装置 | |
| JPH07319823A (ja) | プロセッサ間通信方式 | |
| JPH02280439A (ja) | 先き入れ先だしメモリを用いた時分割方式よりパケット方式へのデータ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |