JPH01100951A - チップ搭載基板 - Google Patents
チップ搭載基板Info
- Publication number
- JPH01100951A JPH01100951A JP25901787A JP25901787A JPH01100951A JP H01100951 A JPH01100951 A JP H01100951A JP 25901787 A JP25901787 A JP 25901787A JP 25901787 A JP25901787 A JP 25901787A JP H01100951 A JPH01100951 A JP H01100951A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- chip
- wirings
- terminals
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 abstract description 10
- 230000008878 coupling Effects 0.000 abstract description 3
- 238000010168 coupling process Methods 0.000 abstract description 3
- 238000005859 coupling reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 239000000758 substrate Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はチップ搭載基板に関し、・特に配線の接合によ
多端子配置を自由に設定するチップ搭載基板に関する。
多端子配置を自由に設定するチップ搭載基板に関する。
従来のチップ搭載基板（以下、ＣＯＢ基板と称す）は、
基板上に配置された配線により端子配置が決定しておシ
、一種類のＣＯＢ基板に対しては一種類の端子配置が決
定する様になっている。
基板上に配置された配線により端子配置が決定しておシ
、一種類のＣＯＢ基板に対しては一種類の端子配置が決
定する様になっている。
第８図は従来の一例を説明するためのＣＯＢ基板の裏面
配線パターン図である。
配線パターン図である。
第８図に示すように、ＣＯＢ基板２１は裏面中央のアイ
ランド部２６の周囲に配置された裏面配線２４と、表面
側に形成された端子とこの裏面配線とを接続するための
裏面配線・端子間接合部２５とを有しておシ、前述のと
おシＣＯＢ基板２１上に配置されたこの裏面配線２４に
よ多端子配置が決定されている。
ランド部２６の周囲に配置された裏面配線２４と、表面
側に形成された端子とこの裏面配線とを接続するための
裏面配線・端子間接合部２５とを有しておシ、前述のと
おシＣＯＢ基板２１上に配置されたこの裏面配線２４に
よ多端子配置が決定されている。
上述した従来のＣＯＢ基板は、一種類の基板に対して端
子配置が一種類決定するため、同一のチップを搭載し且
つ同一構造のＣＯＢ基板であっても端子へ置が異なれば
、ＣＯＢ基板を別々に設計しなければならないという欠
点がある。
子配置が一種類決定するため、同一のチップを搭載し且
つ同一構造のＣＯＢ基板であっても端子へ置が異なれば
、ＣＯＢ基板を別々に設計しなければならないという欠
点がある。
本発明の目的は、端子配置を自由に設定できるｃｏｎｉ
板を提供することにある。
板を提供することにある。
本発明のＣＯＢ基板は、裏面にチップを搭載し表面に端
子を形成するチップ搭載基板において、チップへ向う配
線と端子からの配線とを実質的に別の層に配置し、裏面
にて任意のチップへ向う配線と任意の端子からの配線と
を結合するための接続手段を有して構成される。
子を形成するチップ搭載基板において、チップへ向う配
線と端子からの配線とを実質的に別の層に配置し、裏面
にて任意のチップへ向う配線と任意の端子からの配線と
を結合するための接続手段を有して構成される。
のＣＯＢ基板の裏面配線パターン図である。
第１図に示すように、ＣＯＢ基板１の裏面には配線用パ
ッド２と、第一層目の配線３と、第二層目の配線４と、
第一層目と第二層目配線間の接合部５と、ＩＣチップを
マウントするアイランド部６と、第一層目配線と端子間
の接合部７とが形成されておシ、配線用パッド２は第二
層目配線４と接合されて第一層目に出ている。
ッド２と、第一層目の配線３と、第二層目の配線４と、
第一層目と第二層目配線間の接合部５と、ＩＣチップを
マウントするアイランド部６と、第一層目配線と端子間
の接合部７とが形成されておシ、配線用パッド２は第二
層目配線４と接合されて第一層目に出ている。
従って、このＣＯＤ基板１は裏面にチップを搭載するア
イランド部を有し表面（図示省略）に端子を形成してお
）、特にチップへ向う第二層の配線４と表面の端子から
の配線である第−層の配線３とが形成され、図中のＢ部
などにおいて後述する導電材によシ接続されうるように
構成されている。
イランド部を有し表面（図示省略）に端子を形成してお
）、特にチップへ向う第二層の配線４と表面の端子から
の配線である第−層の配線３とが形成され、図中のＢ部
などにおいて後述する導電材によシ接続されうるように
構成されている。
第２図は第１図のＡ−Ａ’線の断面図である。
第２図に示すように、第−層の配線３と第二層の配線４
との二層配線が直交している。
との二層配線が直交している。
第３図は第１図のＢ部の拡大図である。
第３図に示すように、第一層目配線３と配線用パッド２
との間を導電材８で接合した状態の外観を拡大して示し
ている。この導電材８による接合によシ、ＣＯＢ状態と
した時チップからの配線と端子からの配線が結線され端
子配置が一個所決定される。
との間を導電材８で接合した状態の外観を拡大して示し
ている。この導電材８による接合によシ、ＣＯＢ状態と
した時チップからの配線と端子からの配線が結線され端
子配置が一個所決定される。
第４図は本発明の第二の実施例を説明するためのＣＯＢ
基板の表面図である。
基板の表面図である。
第４図に示すように、このＣＯＢ基板１は表面配線１０
を有し、１４個所の表面と裏面の配線間接合部１１によ
シ裏面に形成されるチップとの配線が行えるようになっ
ている。更に、表面には前述の第一の実施例同様端子１
２が形成されている。
を有し、１４個所の表面と裏面の配線間接合部１１によ
シ裏面に形成されるチップとの配線が行えるようになっ
ている。更に、表面には前述の第一の実施例同様端子１
２が形成されている。
第５図は第４図に示すＣＯＢ基板の裏面配線パターン図
である。
である。
第５図に示すように、ＣＯＢ基板１の裏面には表面配線
１０と接続される配線用パッド１３と、裏面配線１４と
、裏面配線１４と端子１２間とを接合する接合部１５と
が形成され、中央にアイランド部６が形成される。
１０と接続される配線用パッド１３と、裏面配線１４と
、裏面配線１４と端子１２間とを接合する接合部１５と
が形成され、中央にアイランド部６が形成される。
第６図は第４図および第５図におけ７＞Ｃ−Ｃ’線断面
図であシ、また第７図は第５図のＤ部拡大図である。
図であシ、また第７図は第５図のＤ部拡大図である。
第６図および第７図に示すように、Ｄ部においては、−
本の表面配線１４と、配線用パッド１３との間を導電材
８で接合した状態の外観が示される。
本の表面配線１４と、配線用パッド１３との間を導電材
８で接合した状態の外観が示される。
この第二の実施例では、チップへ向う配線をアイランド
部１６の存する裏面とは逆の面である表面に形成し、且
つアイランド部１６の周辺にも配線を行うことによシ、
ＣＯＢ基板１の表面積を小さくすることができるという
利点があシ、また端子１２と同一面に配線を行うことに
より、ＣＯＤ基板１の構造を簡単にできるという利点も
ある。
部１６の存する裏面とは逆の面である表面に形成し、且
つアイランド部１６の周辺にも配線を行うことによシ、
ＣＯＢ基板１の表面積を小さくすることができるという
利点があシ、また端子１２と同一面に配線を行うことに
より、ＣＯＤ基板１の構造を簡単にできるという利点も
ある。
以上説明したように、本発明は配線を実質的に二層とし
、結線したい端子からの配線とチップへ向う配線とを任
意に選択して一方の層の配線からもう一方の層へ出した
配線用パッドとその層の配線とを導電材で結合すること
によシ、新規設計することなく端子配置を自由に設定す
ることができるという効果がある。
、結線したい端子からの配線とチップへ向う配線とを任
意に選択して一方の層の配線からもう一方の層へ出した
配線用パッドとその層の配線とを導電材で結合すること
によシ、新規設計することなく端子配置を自由に設定す
ることができるという効果がある。
第１図は本発明の第一の実施例を説明するためのＣＯＤ
基板の裏面配線パターン図、第２図は第１図における入
−Ａ′線断面図、第３図は第１図のＢ部において一層目
配線と配線用パッド間を導電材で接合した状態の拡大図
、第４図は本発明の第二の実施例を説明するためのＣＯ
Ｄ基板の表面配線パターン図、第５図は第４図に示すＣ
ＯＢ基板の裏面配線パターン図、第６図は第４図および
第５図におけるｃ−ｃ’線断面図、第７図は第５図のＤ
部において裏面配線と配線用パッド間を導電材で接合し
た状態の拡大図、第８図は従来の一例を説明するための
ＣＯＢ基板の裏面配線パターン図である。 １・・・ＣＯＢ基板、２．１３・・・配線用パッド、３
・・・第−層配線、４・・・第二層配線、５・・・第−
層・第二層配線間接合部、６・・・アイランド部、７・
・・第−層配線・端子間接合部、８・・・導電材、１０
・・・表面配線、１１・・・表面・裏面配線間接合部、
１２・・・端子、１４・・・裏面配線、１５．２１・・
・裏面配線・端子間接合部。 代理人 弁理士 内 原 音 ′ｆＪ′１口 第３ 目 （Ｑ β 第４図 箔 ７ 図
基板の裏面配線パターン図、第２図は第１図における入
−Ａ′線断面図、第３図は第１図のＢ部において一層目
配線と配線用パッド間を導電材で接合した状態の拡大図
、第４図は本発明の第二の実施例を説明するためのＣＯ
Ｄ基板の表面配線パターン図、第５図は第４図に示すＣ
ＯＢ基板の裏面配線パターン図、第６図は第４図および
第５図におけるｃ−ｃ’線断面図、第７図は第５図のＤ
部において裏面配線と配線用パッド間を導電材で接合し
た状態の拡大図、第８図は従来の一例を説明するための
ＣＯＢ基板の裏面配線パターン図である。 １・・・ＣＯＢ基板、２．１３・・・配線用パッド、３
・・・第−層配線、４・・・第二層配線、５・・・第−
層・第二層配線間接合部、６・・・アイランド部、７・
・・第−層配線・端子間接合部、８・・・導電材、１０
・・・表面配線、１１・・・表面・裏面配線間接合部、
１２・・・端子、１４・・・裏面配線、１５．２１・・
・裏面配線・端子間接合部。 代理人 弁理士 内 原 音 ′ｆＪ′１口 第３ 目 （Ｑ β 第４図 箔 ７ 図
Claims (1)
- 裏面にチップを搭載するアイランド部を有し表面に端
子を形成するチップ搭載基板において、チップへ向う配
線と端子からの配線とを実質的に別の層に配置し、裏面
にてチップへ向う任意の配線と任意の端子からの配線と
を結合するための接続手段を有することを特徴とするチ
ップ搭載基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25901787A JPH01100951A (ja) | 1987-10-13 | 1987-10-13 | チップ搭載基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25901787A JPH01100951A (ja) | 1987-10-13 | 1987-10-13 | チップ搭載基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01100951A true JPH01100951A (ja) | 1989-04-19 |
Family
ID=17328192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25901787A Pending JPH01100951A (ja) | 1987-10-13 | 1987-10-13 | チップ搭載基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01100951A (ja) |
-
1987
- 1987-10-13 JP JP25901787A patent/JPH01100951A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5596225A (en) | Leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die | |
| JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
| CA2273222A1 (en) | Three-dimensional component stacking using high density multichip interconnect decals | |
| JP3898350B2 (ja) | 半導体装置 | |
| JPS5827935U (ja) | 混成集積回路装置 | |
| JPH01100951A (ja) | チップ搭載基板 | |
| JP2911988B2 (ja) | 半導体集積回路装置 | |
| JPH09307208A (ja) | フレキシブルプリント基板の接続端部構造 | |
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| JPH0288269U (ja) | ||
| JPS59100550A (ja) | 半導体装置 | |
| JP2501406B2 (ja) | 半導体装置 | |
| JPH0770666B2 (ja) | 集積回路装置実装パツケ−ジ | |
| JPH0267729A (ja) | 半導体装置 | |
| JPH04118958A (ja) | 表面実装用多層型配線基板 | |
| JPS5842940U (ja) | 混成集積回路装置 | |
| JPH05326833A (ja) | 半導体実装基板 | |
| JPH0227837B2 (ja) | Tasopurintobannohaisenpataankozo | |
| JPH03171745A (ja) | ハイブリッド集積回路のマウント構造 | |
| JPH0227758A (ja) | 集積回路装置 | |
| JPS6081852A (ja) | 半導体装置 | |
| JPH0252470U (ja) | ||
| JPH03206630A (ja) | 半導体装置 | |
| JPS59180427U (ja) | ハイブリツド集積回路装置 | |
| JPS61289639A (ja) | 半導体集積回路 |