JPH01102946A - リフロー半田付けによる電子部品の実装方法 - Google Patents

リフロー半田付けによる電子部品の実装方法

Info

Publication number
JPH01102946A
JPH01102946A JP62262551A JP26255187A JPH01102946A JP H01102946 A JPH01102946 A JP H01102946A JP 62262551 A JP62262551 A JP 62262551A JP 26255187 A JP26255187 A JP 26255187A JP H01102946 A JPH01102946 A JP H01102946A
Authority
JP
Japan
Prior art keywords
solder
lead terminal
electronic component
connection part
reflow soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62262551A
Other languages
English (en)
Inventor
Yasuyuki Nakaoka
中岡 康幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62262551A priority Critical patent/JPH01102946A/ja
Publication of JPH01102946A publication Critical patent/JPH01102946A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野1 この発明は印刷配線基板に電子部品を実装する方法に関
するものである。より詳しくはクリーム半田を用いてフ
ラットタイプの電子部品を実装するリフロー半田付は方
法に関する。なお、クリーム半田とは半田粒子粉末とフ
ラックスとを練り混ぜてペースト状にしたものをいう。
[従来の技術] 近年、印刷配線基板に電子部品を実装するのにリフロー
半田付は方法が多く採用されるようになった。このリフ
ロー半田付は方法を第5図から第8図を参照して一般的
に説明する。第5図は印刷配線基板(1)を示す。この
基板にはランド部(2)が設けられている。ランド部(
2)は例えば露出した銅層からなる。図示の左下の二“
列に配列された短冊形のランド部の群は第6図(^)に
示された二方向のフラットタイプの電子部品に対するも
のである。図示の基板(1)の右゛  上のランド部の
訃は第6図(8)に示された四方向のフラットタイプの
電子部品に対するものである。第6図および第7図に示
す如くフラットタイプの電子部品はその周辺に多数のリ
ード端子(5)を有する・さて)これらフラットタイプ
の電子部品を基板に実装するには、基板(1)のランド
部(2)にメタルマスクあるいはスクリーンマスク等を
用いてクリーム半田を印刷し、これに電子部品のリード
端子を押し付け、クリーム半田の持つ粘着力により仮装
着し、その後、赤外線や蒸気等を用いた加熱工程によっ
て半田を溶融し、その後、凝固させるというものである
リフロー半田付は方法の問題点はブリッジ不良(リード
端子間に半田が渡りショートさせること)の発生とオー
プン不良(リード端子がランド部に接続されず浮いた状
態になっていること)の発生である。電子部品内の電気
回路の集積度が増すにつれて電子部品の周辺から引き出
されるリード端子の数が増えてリード端子の配列の間隔
が狭くなる。かくして高密度実装が行われるようになる
と、−船釣に言って半田の量が多すぎる場合ブリッジ不
良が発生し、半田の量が少なすぎる場合オーブン不良が
発生する。
従来の技術は半田の量を少なくするということが基本で
あった。例えば特公昭57−29072号公報に示され
たリフロー半田付は方法の特徴はランド部から溢れない
ようにランド部にクリーム半田をスクリーン印刷すると
いうことである。
それまで半田メッキによりランド部全域にわたってしか
もランド部周辺において膨れ上がるように存在していた
半田の量を、前述の如くクリーム半田をスクリーン印刷
することにより減少させ、かくして例えば0.635M
の如き狭いリード端子間隔でもブリッジ不良の発生を見
なくなったと報告している。しかしこの方法は、リード
端子が水平に真直ぐに延びたもので何等フォーミング(
曲折加工をいう)されていない(第7図参照)。第8図
の下に示す如くリード端子(5)がフォーミングされて
いるものでは、クリーム半田(3)をランド部(2)区
域面積以下の面積で施与してもブリッジ不良が発生する
のである。
フォーミンクされている。ものについては、特開昭58
−1329404公報がある。これはフォーミングされ
たりリード端子を有するフラットタイプの電子部品を基
板に実装するに際して、フォーミングされたリード端子
の接続部の長さより狭い幅のクリーム半田層を基板にラ
ンド部の在る区域面にへたいちに一様に被着するという
ことを特徴とするものである。それまではリード端子の
接続部の長さより広い幅のクリーム半田層を7様に被着
していたのである。つまり、この特開昭58−1329
40号公報も半田の量を少なくしようというものである
。ところで、この技術の基本にある、クリーム半田層を
基板にランド部のある区域面にへたいちに一様に被着す
るというやり方では、隣接するランド部間の間隔が狭小
になると、融けた半田は隣接するランド部にまたがった
ままで安定し、ブリッジ不良を除去しえないのである。
更にこの特開昭58−132940号のクリーム半田の
被着は通常デイスペンサーで行われる。これは少量生産
に向くが、大量生産には不適当なのである。なぜならば
、このようなへた塗りとも称する被着を大量生産で行う
べく例えばメタルマスクを用いた印刷で行うと、必要な
半田量が確保されないのである。更に詳しく説明すると
、メタルマスクの厚みを増やすとクリーム半田がマスク
から扱けなくなり、厚みは必然的に薄くしなければなら
ないからである。かくしてこの特開昭の方法を大量生産
に適用するとオープン不良を生ぜしめるのである。そし
てたとえオープン不良でなく、リード端子がランド部に
接合していても、半田の量が少ないためにその接合は不
安定で永年に亘る品質の保証を為しえないのである。
かくして、半田の量をランド部とリード端子の接続部と
の接合をしっかりと安定させ永年に亘り維持するに十分
なものとなし、しかもブリッジ不良の発生を抑える大量
生産向きのリフロー半田付は方法の開発が求められてき
たのである。
[発明が解決しようとする問題点] つまり、従来の大量生産におけるリフロー半田付は方法
では半田の量が多くなるとブリッジ不良があり、半田の
量が少なくなるとオープン不良がQりかつ永年に亘る接
合安定性が得られないという問題点があるということで
ある。
本発明は、かかる問題点を解消するためになされたもの
で、フォーミングされたリード端子を有するフラットタ
イプの電子部品を十分な半田量でしっかりと印刷配線基
板に実装し、しかも隣接するリード端子間をショートさ
せるブリッジ不貞の発生をなくすリフロー半田付は方法
を提供することを目的とする。
[問題点についての考察] 現在のクリーム半田を印刷する技術では、クリーム半田
のチクソ性(剪断応力が加わっている時に粘度が低下す
る性質、即ち印刷していると粘度が低下する性質)のた
め、印刷を繰り返しているうちに垂れが生じる。この垂
れは大量生産する上で不可避である。更には電子部品搭
載時、および加熱時にも垂れは生じる。そして現状のプ
ロセスではかかる垂れは不可避である。
ここで、半田の絶対量が少なければ、垂れも少なくブリ
ッジ不良に至らないが、逆にオープン不良が見られ、ま
た接合強度および信頼性が落ちる。オープン不良はフォ
ーミングされたリード端子の接続部の高さに多少のバラ
ツキが有ることにより生じる。そしてこのオープン不良
は導通検査でプローブピンを当てたときに前記接続部が
押し下げられて導通してOKの判定が出て発見しにくい
のである。これに対しブリッジ不良は検出しやすい。従
ってオープン不良を回避した、かつ接合強度および信頼
性を確保すべく半田の量を多めにした所定量が決まるの
である。
さて、フォーミングされたリード端子を持つフラットタ
イプの電子部品を前記所定量のクリーム半田を用いて基
板に実装した場合に見られるブリッジの発生場所には特
定の性質が有ることが判明した。これを第9図について
説明する。
第9図(A)はフォーミンクされたリード端子(5)の
接続部(6)が基板のランド部(2)に施与されたクリ
ーム半田(3)にその粘着力により仮装着されている状
態を示す。第9図(B)はクリーム半田が融けた直後の
状態を示し、クリーム半田(3)の厚みが減少している
ことを示している。
その後、融けた半田がランド部とリード端子の接続部と
の間でメニスカスを作って安定すべく流動する。この流
動は特にリード端子(5)の接続部(6)の付は根付近
から急激に立ち上がっている部分において特別な作用を
もたらしこの付近でのブリッジ不貞の発生を助長するか
めようになっている。かくして第9図(C)に示す如く
接続部(6)の付は根付近においてブリッジを生ぜしめ
ている。しかし横から見ると第9図(D)の如くである
。つまり第8図に示す如くライン(10)付近に沿った
部分にブリッジ(7)が特に発生するのである。
この現象を更に追及して行くと次のことが判明した。こ
れを第10〜12図を参照して説明する。なお、第11
図は第9図(B)の斜視図であり、第12図は第11図
のxn−xn線に沿う断面を示すと共にその変化を示す
。さてランド部間に跨がっている溶融半田はその中心の
厚み(1)がある臨界値以下であると二つに分かれてブ
リッジは綺麗に解消する。それは基板に対して溶融半田
が濡れない性質を有しているからである。ところが前記
臨界値以上であるとより厚みを増した準安定の状態とな
り凝固してブリッジ不良となる。つまり点線(b)に示
す如く臨界値tCbを境界にして厚み(1)が小さいと
左へ移行してブリッジの解消となり、厚み(1)が臨界
値tcbより大きいと右へ移行して準安定のブリッジ不
良となる。換言すれば、ランド部からはみ出していたク
リーム半田(前記垂れ)が溶けて互いに繋がりランド部
を跨いだ状態になった時の溶融半田の表面エネルギーは
臨界値tabで最高である。その両側に低い安定状態が
ある。
なお、ブリッジ不良となる右側の状態は基板を跨いでい
るだけ左側の安定状態よりエネルギー単位は高い。
さて、第8図のライン(10)にブリッジ不良が集中す
る理由として、リード端子の金属に対して濡れる性質と
なった溶融半田がリード端子(5)の接続部(6)の付
は根の立ち上がり部域へメニスカスを完成させる時に流
れる(第9図(C)のS参照)のに伴って、ランド部と
ランド部とに跨ってつながっていたクリーム半田のはみ
出し部(複数あるかもしれない)もライン(1G)に向
けて移動し、そこで集積して厚み(1)を増し、臨界値
tabを越すからであると本発明者は判断した。更に、
厚み(1)を補給する溶融半田の流れ(第9図(C)の
S参照)がある場合と、ない場合、更にこの反対の流れ
がある場合とで、前記臨界値が変わってくるということ
も突き止めたのである。そこでこの流れをコントロール
してやればブリッジ不良の発生を無くすことができるで
あろうということが判った。
このような訳で、クリーム半田のペースト状態から半田
の溶融状態へ変化したときに生じる流れをコントロール
することにより第10図の実線(a)で示す如く臨界値
をtCaのように従来のtCbより大きくでき、従って
ブリッジ発生の割合を低くすることができるということ
が第10図から図式的に判るのである。
何故ならば従来の低い臨界値tCbと本発明による高い
臨界値teaとの間に婬る厚み(1)を有するものは、
本発明の方法によりブリッジ解消の方向に向かう一方、
従来の方法ではブリッジ生成(P)に向かうから、その
差だけブリッジ発生の割合が低くなるのである。
[問題点を解決するための手段] さて、問題はいかにして溶融半田の流れをコントロール
するかということになる。この発明に係る方法は、前記
接続部の少なくとも前端、多くとも接続部の根元までの
下面をリード端子の残余の部分のものよりも相対的←よ
り半田に濡れ易い表面状態にしたことを特徴とする。
[作用] かくして、溶融時におけるクリーム半田の流れにおいて
、ランド部先端から接続部の根元に向かうよりも接続部
先端に引き寄せ、あるいは接続部の下面に集め従来の流
れ(S)を抑制してブリッジの生成(P)を抑制する。
[実施例] 以下、この発明の一実施例を第1図について説明する。
図において、(1)は印刷配線基板、(2)はランド部
、(3)はクリーム半田、(4)はフラットタイプの電
子部品、(5)は電子部品(4)から出されたリード端
子、(6)はリード端子(5)がフォーミングされてで
きた接続部である。接続部の傾斜角度は3〜4度である
。ランド部(2)は銅である。クリーム半田(3)は錫
−鉛共晶半田(融点183℃)の10〜150μmの粒
子粉末(約90重厘パーセント)とフラックス成分(約
10重厘パーセント)および特殊な添加剤等とを練り混
ぜてなるペースト状のものである。フラックスは50重
量パーセントの固形分と50重量パーセントの溶剤分と
からなる。固形分としてはロジン、活性剤、チクソ剤、
および安定剤である。溶剤分としてはグリコール等であ
る。特殊な添加剤は印刷性、常温での粘性を考慮したも
のである。この実施例で用いたクリーム半田は常温で1
0万〜90万Cポアズ、183℃で2〜5Cポアズであ
る。リード端子(5)は4270イ(鉄−ニッケル合金
)である。
ランド部の幅は0.40711I11.ランド部間隔は
0、257111である。それで隣接するランド部ピッ
チは0.65amである。
さて従来の第9図(^)に示すものと異なる点は、従来
ではリード端子の全体に90Sn−10pb半田メッキ
(融点215℃> (12)が施されているのに対し本
発明では接続部(6)の先端下面に半田メッキ(12)
が施されていて、溶融半田に対して他の部分よりもより
濡れ易くなっていることである。従って本発明では接続
部(6)の根元から急に立ち上がっている部分において
メニスカスを完成する際に溶融半田が流動しにくくなっ
ている。このため、ランド部(2)の先端から接続部(
6)の根元部へ向かう流れ(S)が抑制されてブリッジ
生成(P)を減少させるのである。
第2図は池の実施例を示し、接続部(6)の下側面全体
に半田メッキ(12)を施している。
第3図は更に他の実施例を示し、接続部(6)の下側面
に半田メッキ(12)を施し、残余の部分に半田レジス
ト(13)を施している。
第4図は更に他の実施例を示し、接続部(6)の先端の
周囲全面に半田メッキ(12)を施している。    
               4゜なお、上記実施例
では加熱熱源としてVPS(i気凝縮半田付は法)を利
用したが、赤外線炉に入れて加熱してもよいし、ホット
プレートを当てるようにしてもよい。また、クリーム半
田の材料に錫−鉛共晶半田を用いたが、これとは異なる
配合比の半田であってもよいし、成分の異なるIn系の
低融点半田等でもよい。基板もガラス・エポキシ銅張積
層板以外にFPC(フレキシブル配線板)等でも良い。
更に接続部(6)の傾斜は3〜4度に限られることなく
10度程度までよい。
[発明の効果] この発明のリフロー半田付は方法では以上説明したとお
り、狭小ピッチのリード端子を有するものにおいても、
従来の最難点であったブリッジ不良およびオープン不良
を防止し、次世代コンピュータ等の電子部品実装法とし
て非常にコストパーフォーマンスに優れた信頼性に冨む
接合が得られるという効果がある。
【図面の簡単な説明】
第1図はこの発明の一実施例を示す図、第2図はこの発
明の他の実施例を示す図、第3図はこの発明の更に他の
実施例を示す図、第4図はこの発明の更に他の実施例を
示す図1、第5図は印刷配線基板を示す図、第6図はフ
ラットタイプの電子部品を示す図、第7図はフォーミン
グされないフラットタイプの電子部品の側面図、第8図
は従来のリフロー半田付は方法による実装の平面を示す
図、第9図はブリッジ不良発生のメカニズムを示す一連
の図、第10図はブリッジ不良になるか否かの臨界値を
示す観念図、第11図は第9図(B)の斜視図、第12
図は第11図のxu−xu線に沿う断面図である。 図において、(1)は印刷配線基板、(2)はランド部
、(3)はクリーム半田、(4)はフラットタイプの電
子部品、(5)は電子部品(4)から出されたリード端
子、(6)は接続部、(12)は半田メッキである。 なお、各図中同一符号は同一または相当部分を示す。

Claims (3)

    【特許請求の範囲】
  1. (1)電子部品から互いに一定間隔を隔てて突出する少
    なくとも二本のリード端子を有しこのリード端子が接続
    部を有するようにフォーミングされている電子部品を、
    前記リード端子に対応したランド部を有する印刷配線基
    板に常温で粘性のクリーム半田をそのランド部に印刷し
    、これに前記接続部を粘着力で接着させた後、加熱しそ
    の後冷却することにより、印刷配線基板に実装するリフ
    ロー半田付けによる電子部品の実装方法において、 前記接続部の少なくとも前端、多くとも接続部の根元ま
    での下面をリード端子の残余の部分のものよりも相対的
    により半田に濡れ易い表面状態にしたことを特徴とする
    リフロー半田付けによる電子部品の実装方法。
  2. (2)半田メッキを施すことにより半田に濡れ易い表面
    状態にした特許請求の範囲第1項記載のリフロー半田付
    けによる電子部品の実装方法。
  3. (3)リード端子の残余の部分に半田レジストを施すこ
    とにより前記接続部の下面を相対的により半田に濡れ易
    くした特許請求の範囲第1項記載のリフロー半田付けに
    よる電子部品の実装方法。
JP62262551A 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法 Pending JPH01102946A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62262551A JPH01102946A (ja) 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62262551A JPH01102946A (ja) 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法

Publications (1)

Publication Number Publication Date
JPH01102946A true JPH01102946A (ja) 1989-04-20

Family

ID=17377380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62262551A Pending JPH01102946A (ja) 1987-10-15 1987-10-15 リフロー半田付けによる電子部品の実装方法

Country Status (1)

Country Link
JP (1) JPH01102946A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4957420A (en) * 1988-04-27 1990-09-18 Nippon Piston Ring Co., Ltd. Vane pump with guide means for regulating movement of vane
JPH05335437A (ja) * 1992-06-04 1993-12-17 Nec Corp 半導体装置
US9466556B2 (en) 2013-03-26 2016-10-11 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4957420A (en) * 1988-04-27 1990-09-18 Nippon Piston Ring Co., Ltd. Vane pump with guide means for regulating movement of vane
JPH05335437A (ja) * 1992-06-04 1993-12-17 Nec Corp 半導体装置
US9466556B2 (en) 2013-03-26 2016-10-11 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device

Similar Documents

Publication Publication Date Title
US5742483A (en) Method for producing circuit board assemblies using surface mount components with finely spaced leads
JPH04192596A (ja) 電子部品の表面実装構造
WO2019232162A1 (en) Fluxes effective in suppressing non-wet-open at bga assembly
Liu et al. Development of conductive adhesive joining for surface-mounting electronics manufacturing
JP3849842B2 (ja) はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法
JPH01102946A (ja) リフロー半田付けによる電子部品の実装方法
JPH09295184A (ja) 半田およびこの半田を用いて電子部品が実装された回路基板,ならびに半田ペースト
JPH01102995A (ja) リフロー半田付けによる電子部品の実装方法
JPH0199287A (ja) リフロー半田付けによる電子部品の実装方法
JP2646688B2 (ja) 電子部品の半田付け方法
JPH01102993A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102996A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102992A (ja) リフロー半田付けによる電子部品の実装方法
JPH01102994A (ja) リフロー半田付けによる電子部品の実装方法
JP3544439B2 (ja) 接続ピンと基板実装方法
JPH0349211A (ja) 電子部品
JPH0730244A (ja) バンプ電極、及び該バンプ電極の形成方法
JP3422135B2 (ja) プリント基板への電子部品はんだ付け法
JP2895855B2 (ja) 電子部品の実装方法
JP2689593B2 (ja) 電子部品の実装方法
JPH0417994A (ja) はんだ組成物
JP2687586B2 (ja) 電子部品の実装方法
US5829667A (en) Method for strengthening a solder joint when attaching integrated circuits to printed circuit boards
JPH0637438A (ja) 混成集積回路
JPH07122846A (ja) 微小表面実装部品のハンダ付け方法