JPH01105611A - ディジタル・フィルタ - Google Patents
ディジタル・フィルタInfo
- Publication number
- JPH01105611A JPH01105611A JP26182687A JP26182687A JPH01105611A JP H01105611 A JPH01105611 A JP H01105611A JP 26182687 A JP26182687 A JP 26182687A JP 26182687 A JP26182687 A JP 26182687A JP H01105611 A JPH01105611 A JP H01105611A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- data
- processor
- ram
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- RRLHMJHRFMHVNM-BQVXCWBNSA-N [(2s,3r,6r)-6-[5-[5-hydroxy-3-(4-hydroxyphenyl)-4-oxochromen-7-yl]oxypentoxy]-2-methyl-3,6-dihydro-2h-pyran-3-yl] acetate Chemical compound C1=C[C@@H](OC(C)=O)[C@H](C)O[C@H]1OCCCCCOC1=CC(O)=C2C(=O)C(C=3C=CC(O)=CC=3)=COC2=C1 RRLHMJHRFMHVNM-BQVXCWBNSA-N 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル・フィルタに係り、特に任意のフ
ィルタ特性に設定することができるディジタル・フィル
タに関する。
ィルタ特性に設定することができるディジタル・フィル
タに関する。
一般にディジタル・フィルタは、入力アナログ信号を標
本化してＡ／Ｄ変換により得られたディジタル信号系列
をディジタル的にフィルタリングするものであり、ディ
ジタル演算を行なうディジタル・シグナル・プロセッサ
と、フィルタ係数データを格納するリード・オン・メモ
リ （以下ＲＯＭと呼ぶ）とから構成されζいる。
本化してＡ／Ｄ変換により得られたディジタル信号系列
をディジタル的にフィルタリングするものであり、ディ
ジタル演算を行なうディジタル・シグナル・プロセッサ
と、フィルタ係数データを格納するリード・オン・メモ
リ （以下ＲＯＭと呼ぶ）とから構成されζいる。
尚、この種のディジタル・フィルタとして関連するもの
としては、例えばＣＱ出版社が１９８６年４月に出版し
た文献「インタフェース」の第２８８頁乃至第２９５頁
記載の「高速汎用ＤＳＰＭＢ８７６４とディジタル・フ
ィルタの応用」の記事が挙げられる。
としては、例えばＣＱ出版社が１９８６年４月に出版し
た文献「インタフェース」の第２８８頁乃至第２９５頁
記載の「高速汎用ＤＳＰＭＢ８７６４とディジタル・フ
ィルタの応用」の記事が挙げられる。
（発明が解決しようとする問題点〕
従来技術によるディジタル・フィルタは、フィルタ特性
を決定するフィルタ係数データを固定的に格納するＲＯ
Ｍを使用しているため、その特性を変更する必要が生じ
た場合、このＲＯＭ自体を人手により交換しなければな
らず、フィルタ特性の変更が極めて困難であった。
を決定するフィルタ係数データを固定的に格納するＲＯ
Ｍを使用しているため、その特性を変更する必要が生じ
た場合、このＲＯＭ自体を人手により交換しなければな
らず、フィルタ特性の変更が極めて困難であった。
本発明の目的は、上述の問題点に鑑み、フィルタ特性を
容易に変更することができるディジタル・フィルタを提
供することである。
容易に変更することができるディジタル・フィルタを提
供することである。
前記問題点を解決するために本発明は、ディジタル・シ
グナル・プロセッサが必要とする制御命令及びフィルタ
係数データを書換え変更可能なランダム・アクセス・メ
モリ（以下ＲＡＭと呼ぶ）に格納し、ＣＰＵが任意に該
ＲＡＭ内のデータを書換え可能に構成した。
グナル・プロセッサが必要とする制御命令及びフィルタ
係数データを書換え変更可能なランダム・アクセス・メ
モリ（以下ＲＡＭと呼ぶ）に格納し、ＣＰＵが任意に該
ＲＡＭ内のデータを書換え可能に構成した。
フィルタ特性を変更する必要が生じた場合に、前記ＣＰ
ＵはＲＡＭ内に格納する制御命令及びフィルタ係数デー
タを任意のものに書き換える。これによりディジタル・
フィルタの特性を極めて容易に変更することができる。
ＵはＲＡＭ内に格納する制御命令及びフィルタ係数デー
タを任意のものに書き換える。これによりディジタル・
フィルタの特性を極めて容易に変更することができる。
以下本発明によるディジタル・フィルタの一実施例を第
１図を用いて詳細に説明する。
１図を用いて詳細に説明する。
第１図は、本実施例によるディジタル・フィルタの主な
回路構成を示す図であり、受信器によって受信したアナ
ログの受信データをＡ／Ｄ変換するＡ／Ｄ変換器１と、
該Ａ／Ｄ変換したディジタルデータの演算処理を行なう
ディジタル・シグナル・プロセッサ２と、該プロセッサ
２にディジタル信号を入力するときにアクティブになる
バスコントローラ３と、前記プロセッサ２の演算結果を
保持し、ホストコンビ二一タに出力するラッチ４と、該
プロセッサ２への制御命令及びフィルタ係数データを書
換え可能に格納するＲＡＭ５と、ホストコンピュータか
らの外部指令により該ＲＡＭ５に格納する制御命令及び
フィルタ係数データを書き換えるＣＰＵ６と、該ＣＰＵ
６を制御するプログラムを記憶するＲＯＭ７と、前記Ｒ
ＡＭ５に対するＣＰＵ６又はプロセッサ２のアドレスを
どちらか一方アクチイブにするバスコントローラ８とを
備えている。
回路構成を示す図であり、受信器によって受信したアナ
ログの受信データをＡ／Ｄ変換するＡ／Ｄ変換器１と、
該Ａ／Ｄ変換したディジタルデータの演算処理を行なう
ディジタル・シグナル・プロセッサ２と、該プロセッサ
２にディジタル信号を入力するときにアクティブになる
バスコントローラ３と、前記プロセッサ２の演算結果を
保持し、ホストコンビ二一タに出力するラッチ４と、該
プロセッサ２への制御命令及びフィルタ係数データを書
換え可能に格納するＲＡＭ５と、ホストコンピュータか
らの外部指令により該ＲＡＭ５に格納する制御命令及び
フィルタ係数データを書き換えるＣＰＵ６と、該ＣＰＵ
６を制御するプログラムを記憶するＲＯＭ７と、前記Ｒ
ＡＭ５に対するＣＰＵ６又はプロセッサ２のアドレスを
どちらか一方アクチイブにするバスコントローラ８とを
備えている。
この様に構成されたディジタル・フィルタは、まず、Ｒ
ＯＭ７のプログラムにより制御されるＣＰＵ６が、ホス
トコンビエータから制御命令及びフィルタ係数データの
書き換え指令があった場合、制御信号をオンにしてディ
ジタル・シグナル・プロセッサ２をリセットすると共に
、データバスコントローラ８にＣＰＵ６とＲＡＭ５間の
アドレスがアクティブになるように指示する。この後Ｃ
ＰＵ６は上位より送られる制御命令及びフィルタ係数デ
ータをＲＡＭ５に格納し、次いで前記制御信号をオフと
する。この制御信号のオフによって、データバスコント
ローラ８がプロセッサ２とＲＡＭ５間のアドレスをアク
ティブにすると共に、該プロセッサ２のリセットが解除
される。これにより当該プロセッサ２は、ＲＡＭ５に書
き込まれた制御命令及びフィルタ係数データを読み出す
。
ＯＭ７のプログラムにより制御されるＣＰＵ６が、ホス
トコンビエータから制御命令及びフィルタ係数データの
書き換え指令があった場合、制御信号をオンにしてディ
ジタル・シグナル・プロセッサ２をリセットすると共に
、データバスコントローラ８にＣＰＵ６とＲＡＭ５間の
アドレスがアクティブになるように指示する。この後Ｃ
ＰＵ６は上位より送られる制御命令及びフィルタ係数デ
ータをＲＡＭ５に格納し、次いで前記制御信号をオフと
する。この制御信号のオフによって、データバスコント
ローラ８がプロセッサ２とＲＡＭ５間のアドレスをアク
ティブにすると共に、該プロセッサ２のリセットが解除
される。これにより当該プロセッサ２は、ＲＡＭ５に書
き込まれた制御命令及びフィルタ係数データを読み出す
。
このとき、入力ストロープ信号と共にアナログの受信デ
ータが入力されると、ディジタル・シグナル・プロセッ
サ２は、該受信データをＡ／Ｄ変換器１によってディジ
タルデータ化し、入力許可信号によりバスコントローラ
３を介して該データを入力する。該プロセッサ２は、入
力したデータを前記＠御命令及びフィルタ係数データに
従って演算処理を行ない、演算結果を出力ストローブ信
号と共に出力する。演算結果は、ラッチ４で保持された
後、ホストコンビエータに転送され、フィルタリングが
終了する。
ータが入力されると、ディジタル・シグナル・プロセッ
サ２は、該受信データをＡ／Ｄ変換器１によってディジ
タルデータ化し、入力許可信号によりバスコントローラ
３を介して該データを入力する。該プロセッサ２は、入
力したデータを前記＠御命令及びフィルタ係数データに
従って演算処理を行ない、演算結果を出力ストローブ信
号と共に出力する。演算結果は、ラッチ４で保持された
後、ホストコンビエータに転送され、フィルタリングが
終了する。
本実施例によれば、書き換え可能なＲＡＭにディジタル
・シグナル・プロセッサに対する制御命令及びフィルタ
係数データを任意に格納でき、これを１系統の回路で実
現することができる。
・シグナル・プロセッサに対する制御命令及びフィルタ
係数データを任意に格納でき、これを１系統の回路で実
現することができる。
尚、前記実績例においては、ＲＯＭ７にＣＰＵ６のプロ
グラムデータのみを格納したが、本発明はこれに限られ
るものではなく、例えばＲＯＭ７にプロセッサに対する
複数の制御命令及びフィルタ係数データを格納しておき
、上位の指示によりＣＰＵ６がこの係数データを任意に
選択してＲＡＭ５に書き換え可能に構成しても良い。
グラムデータのみを格納したが、本発明はこれに限られ
るものではなく、例えばＲＯＭ７にプロセッサに対する
複数の制御命令及びフィルタ係数データを格納しておき
、上位の指示によりＣＰＵ６がこの係数データを任意に
選択してＲＡＭ５に書き換え可能に構成しても良い。
以上述べた如く、本発明によれば、ディジタル・シグナ
ル・プロセッサの制御命令及びフィルタ係数データを書
き換え可能にしたため、ディジタル・フィルタの特性を
容易に変更することができる。
ル・プロセッサの制御命令及びフィルタ係数データを書
き換え可能にしたため、ディジタル・フィルタの特性を
容易に変更することができる。
第１図は、本発明によるディジタル・フィルタの一実施
例を示す図である。 １・・・Ａ／Ｄ変換器、２・・・ディジタル・シグナル
・フロセッサ（ＤＳＰ）、３・・・バスコントロール、
４・・・ラッチ、５・・・ＲＡＭ、６・・・ＣＰＵ。 ７・・・ＲＯＭ、８・・・バスコントロール。 特許出願人 日立湘南電子株式会社代理人 弁理士
秋 本 正 実外−名
例を示す図である。 １・・・Ａ／Ｄ変換器、２・・・ディジタル・シグナル
・フロセッサ（ＤＳＰ）、３・・・バスコントロール、
４・・・ラッチ、５・・・ＲＡＭ、６・・・ＣＰＵ。 ７・・・ＲＯＭ、８・・・バスコントロール。 特許出願人 日立湘南電子株式会社代理人 弁理士
秋 本 正 実外−名
Claims (1)
- ディジタルデータの演算を行なうディジタル・シグナル
・プロセッサと、該ディジタル・シグナル・プロセッサ
に対する制御命令及び前記演算を行なうためのフィルタ
係数データを格納する記憶手段とを備えるディジタル・
フィルタにおいて、前記制御命令及びフィルタ係数デー
タを書き換え可能に記憶する記憶手段と、外部指令によ
り該制御命令及びフィルタ係数データを記憶手段に対し
て書き換える制御手段とを備えることを特徴とするディ
ジタル・フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26182687A JPH01105611A (ja) | 1987-10-19 | 1987-10-19 | ディジタル・フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26182687A JPH01105611A (ja) | 1987-10-19 | 1987-10-19 | ディジタル・フィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01105611A true JPH01105611A (ja) | 1989-04-24 |
Family
ID=17367271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26182687A Pending JPH01105611A (ja) | 1987-10-19 | 1987-10-19 | ディジタル・フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01105611A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03210821A (ja) * | 1990-01-12 | 1991-09-13 | Fuji Electric Co Ltd | フィルタ処理選択機能付アナログデータ入力装置 |
| US5327125A (en) * | 1992-07-13 | 1994-07-05 | Sharp Kabushiki Kaisha | Apparatus for and method of converting a sampling frequency according to a data driven type processing |
| EP0661648A3 (en) * | 1993-12-29 | 1997-06-04 | Yamaha Corp | Digital signal processing circuit. |
-
1987
- 1987-10-19 JP JP26182687A patent/JPH01105611A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03210821A (ja) * | 1990-01-12 | 1991-09-13 | Fuji Electric Co Ltd | フィルタ処理選択機能付アナログデータ入力装置 |
| US5327125A (en) * | 1992-07-13 | 1994-07-05 | Sharp Kabushiki Kaisha | Apparatus for and method of converting a sampling frequency according to a data driven type processing |
| EP0661648A3 (en) * | 1993-12-29 | 1997-06-04 | Yamaha Corp | Digital signal processing circuit. |
| US5708842A (en) * | 1993-12-29 | 1998-01-13 | Yamaha Corporation | Apparatus for changing coefficients utilized to perform a convolution operation having address generator which uses initial count number and up/down count inputs received from external |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01105611A (ja) | ディジタル・フィルタ | |
| JPS5940399A (ja) | 情報処理装置 | |
| JPS5842486B2 (ja) | 初期プログラム・ロ−ド制御方式 | |
| JPH0638210B2 (ja) | シ−ケンスコントロ−ラの入出力制御方式 | |
| JP3040828U (ja) | Ｒｏｍを実装したボードコンピュータ | |
| JPS63192833U (ja) | ||
| JPS6335104U (ja) | ||
| JPS6041133A (ja) | 制御プログラム修正方式 | |
| JPS63268026A (ja) | デイスプレイ装置 | |
| JPH03246633A (ja) | インタプリタ方式言語処理プロセッサにおけるメモリ管理方式 | |
| JPS61236098A (ja) | Ｒｏｍプログラム制御装置 | |
| JPS5878203A (ja) | プログラマブル・コントロ−ラ | |
| JPH04281530A (ja) | 情報処理装置 | |
| JPH0440723B2 (ja) | ||
| JPS62241054A (ja) | デ−タ処理装置の初期起動方式 | |
| JPH04248602A (ja) | 制御装置 | |
| JPS6336304A (ja) | プログラマブル・コントロ−ラ・システム | |
| JPH0452250U (ja) | ||
| JPH01166240A (ja) | プログラムロード制御方式 | |
| JPH0545978B2 (ja) | ||
| JPH03135628A (ja) | 端末装置 | |
| JPH0452247U (ja) | ||
| JPH01267734A (ja) | 初期マイクロ・プログラム・ロード方式 | |
| JPH02199556A (ja) | ファイル装置のダンプ方式 | |
| JPS63155241A (ja) | アドレス空間制御方式 |