JPH01106944U - - Google Patents
Info
- Publication number
- JPH01106944U JPH01106944U JP225488U JP225488U JPH01106944U JP H01106944 U JPH01106944 U JP H01106944U JP 225488 U JP225488 U JP 225488U JP 225488 U JP225488 U JP 225488U JP H01106944 U JPH01106944 U JP H01106944U
- Authority
- JP
- Japan
- Prior art keywords
- cache
- circuit
- cpu
- instruction
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
第１図は本考案に係るＣＰＵ内部キヤツシユ・
モニタ回路の一実施例を示す要部構成図、第２図
は動作を説明するためのタイムチヤート、第３図
は本考案の一具体例を示す構成図、第４図は従来
の一般的なインサーキツト・エミユレータの一例
を示す概念的構成図である。 １０……命令追跡回路、２０……キヤツシユ・
タイミング・モニタ回路、３０……キヤツシユ・
サンプル回路。
モニタ回路の一実施例を示す要部構成図、第２図
は動作を説明するためのタイムチヤート、第３図
は本考案の一具体例を示す構成図、第４図は従来
の一般的なインサーキツト・エミユレータの一例
を示す概念的構成図である。 １０……命令追跡回路、２０……キヤツシユ・
タイミング・モニタ回路、３０……キヤツシユ・
サンプル回路。
Claims (1)
- 【実用新案登録請求の範囲】 ＣＰＵ内部にキヤツシユを持ち、通常外部から
はキヤツシユ内容のモニタあるいはキヤツシユを
アクセスしたバスサイクルのトレースが不可能な
ＣＰＵを対象とするものであつて、 キヤツシユをヒツトする命令の発生タイミング
および命令タイプを検出する命令追跡回路と、 前記命令追跡回路での前記検出の後数バスサイ
クル内に前記ＣＰＵから出力されるバスクロツク
信号が３バスサイクル間アクテイブになるキヤツ
シユ・アクセス・サイクルをモニタし、そのタイ
ミングのデータバスをサンプルするための信号お
よびその他の必要な信号を生成するキヤツシユ・
タイミング・モニタ回路と、 インサーキツト・エミユレータ本体側からその
内容を読み出すことができ、必要に応じて前記キ
ヤツシユの内容を読み取つて記憶すると共に、リ
アルタイムでアクセスされたキヤツシユのタイプ
を判断してセレクトできるポインタを備えたキヤ
ツシユ・サンプル回路 とを具備したことを特徴とするＣＰＵ内部キヤ
ツシユ・モニタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP225488U JPH01106944U (ja) | 1988-01-12 | 1988-01-12 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP225488U JPH01106944U (ja) | 1988-01-12 | 1988-01-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01106944U true JPH01106944U (ja) | 1989-07-19 |
Family
ID=31202863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP225488U Pending JPH01106944U (ja) | 1988-01-12 | 1988-01-12 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01106944U (ja) |
-
1988
- 1988-01-12 JP JP225488U patent/JPH01106944U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH055136B2 (ja) | ||
| KR920008746A (ko) | 내장캐시메모리를 갖는 마이크로프로세서에서의 시험 가능한 램구조 | |
| JPH01106944U (ja) | ||
| JPH11282709A (ja) | インサーキットエミュレータ | |
| JPS6412344A (en) | System for measuring performance of multiprocessor | |
| JP2601894B2 (ja) | エミュレータ | |
| JPH0553929A (ja) | 障害情報保存機能付き中央処理装置 | |
| JPS5580163A (en) | Calculation unit for appreciation of computer system | |
| JPS57146353A (en) | Program executing state recording system in multiprocessor system | |
| JPS6415839A (en) | Recording device for instruction executing event | |
| JPH0263144U (ja) | ||
| JPS6484341A (en) | In-circuit emulator | |
| JPH0317836U (ja) | ||
| JPS61168459U (ja) | ||
| JPH0344672U (ja) | ||
| JPH04242455A (ja) | プロセッサ間通信トレース回路 | |
| JPH07111352B2 (ja) | 解析区間算出装置 | |
| JPS6044140U (ja) | マイクロプロセッサ等のデバッグ装置 | |
| JPH0272500U (ja) | ||
| JPS643959U (ja) | ||
| JPS60173862U (ja) | 信号計測装置 | |
| JPH01102936U (ja) | ||
| JPS63163539U (ja) | ||
| JPH0325941U (ja) | ||
| JPH0284952U (ja) |