JPH01116801A - 二重系切換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、待機冗長系を構成する制御装置の二重系切
換方式に関するものである。

〔従来の技術〕

第２図は例えば特開昭６１−２３５９０１号公報に示さ
れた従来の二重系切換方式を示すブロック図であり、図
において、１は制御装置のＡ系の中央処理装置（以下、
ＣＰＵ部という）部、２はこのＡ系のＣＰｔＪ部１と二
重化されて待機冗長系を形成するＢ系のＣＰＵ部、３は
Ａ系およびＢ系のＣＰＵ部１，２からアクセスされる入
出力部、４はＡ系およびＢ系の管理を行う二重系切換指
令部、５はＡ系のＣＰＵ部１と入出力部３をリンクする
パスドライバ、６は同様のバスレシーバ、７゜８はＢ系
のパスドライバとレシーバ、９は入力カード、１０は出
力カードである。

又、１１は二重系切換指令部４からＡ系およびＢ系のｃ
ｐｕ部１，２に対し運用系あるいは待機系のモード指定
をする信号、１２は二重系切換指令部４からバスレシー
バに対し運用系あるいは待機系の切換信号、１３．１４
はそれぞれＡ系およびＢ系のＣＰＵカード、１５は入出
力部のパス１．１６．１７はそれぞれＡ系およびＢ系の
ＣＰＵ部１．２の自己診断結果を示す故障状態信号であ
る。

次に動作について説明する。第２図において、Ａ系、Ｂ
系の０２０部１および２は同一機能を持ち、系として対
等であり、二重化されて待機冗長系を構成しており、常
時はいずれかの系が運用系となり、他系が待機系となる
。

運用・待機の指示は二重系切換指令部４からの二重系モ
ード信号１１と１２によってなされる。

いま、Ａ系が運用系、Ｂ系が待機系として以下の説明を
行う。Ａ系の０２０部１は二重系切換指令部４からの信
号１１により自系が運用系であることを知り、運用系と
しての処理演算を行う。

このとき、同時に二重系切換指令部４からバスレシーバ
６へ運用系指令信号が伝送され、Ａ系の０２０部１はバ
スドライバ５、バスレシーバ６を介して入出力部３とリ
ンクされる。

又、同時に二重系切換指令部４からは待機系のＣＰＵ部
２と待機系のバスレシーバ８に待機系指令信号が伝送さ
れる。これにより、Ｂ系のＣＰＵ部２は待機系としての
処理演算を行５゜そして、バスレシーバ８は待機系指令
信号により、入出力部３の拡張バスへのアクセスを禁止
されるので、Ａ系の０２０部１が入出力カード９，１０
をアクセスする際、入出力部３に対し何の干渉もしない
ことになる。

従来の構成でのバスレシーバ６のブロック図を第３図に
示す。運用系は３ステートバツフアのゲートを開き、待
機系は閉じることになる。すなわち、３ステートバツフ
ア１９８〜１９ｄにはそれぞれ二重系切換指令部４から
の二重系切換指令が入力されるとともに、３ステートバ
ツフア１９ａはバッファ１８ａ、アドレスバスな経てＣ
ＰＵ１からの運用系指令を入出力バス１５に伝送する。

：３ｘチー）バッファ１９ｂはバッファ１８ｂ。

コントロール信号バスを介して入出力バス１５に伝送し
、３ステートバツフア１９ｃはバッファ１８Ｃ、データ
バスを介して０２０部１からのデータを入出力バス１５
に伝送する。

一方、３ステートバツフア１９ｄは入出力ハス１５から
のデータをバッファ１８ｄ、データバスを経て０２０部
１に伝送する。

ここに、Ｂ系ＣＰＵ部２の待機系の処理とは、二重系切
換指令部４により待機系から運用系へ切り換える際、瞬
時の出力変動を引き起こさずバンプレスに出力が切り換
わるためのデータトラッキング処理等や、待機系として
の自己診断処理である（データをトラッキングする回路
については図示省略）。

又、ハスハＩ　Ｂ　Ｅ　Ｅ　７９６　ハス（インテルマ
ルチパス）のようにＣＰＵ部と入出力を接続するシステ
ムバスを意味する。

〔発明が解決しようとする問題点〕

従来の二重系切換方式は以上のように構成されているの
で、二重系切換指令部４での判断のための信号は、故障
状態信号１６．１７のＡ系およびＢ系が正常であるか内
部に故障要因があるかという状態信号である。

これはＡ系、およびＢ系の自己診Ｆｒ績果によるもので
ある。すなわちユ自己診断結果によりＡ系に異常が発生
した場合にはＢ系に切り換わるが、このとき、Ｂ系が健
全であることを確認しておく必要がある。

従来の制御装置では、ＣＰＵ部の診断を実行することに
よりＢ系の健全性を確認するが、二重系切換指令部から
の信号により運用系、待機系の指定をしているので、待
機系のバスドライバやバスレシーバについては動作の有
無が判断できずその健全性が確認できないという問題点
があった。

この発明は上記のような問題点を解消するためになされ
たもので、待機系のバスドライバおよびレシーバ部の診
断が出来ることにより、信頼性の高い二重系切換方式を
得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係る二重系切換方式は、運用系および待機系
の中央処理装置からアクセスされる入出力部内に設けら
れたバスレシーバ部あるいはバスドライバ部に自己診断
用のレジスタを設け、二重系切換指令部からの指令によ
り待機系の中央処理装置部が入出力部と切り離されてい
る場合でも待機系の中央処理装置部がこのレジスタのア
クセスを可能としたものである。

〔作　用〕

この発明における待機系中央処理装置部が入出力部とは
切り離された状態において、入出力部のバスレシーバ内
あるいは中央処理装置部内のバスドライバに設置したレ
ジスタをアクセスすることにより、待機系の健全性のチ
エツクを常時可能とする。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、２２は通常１６〜２０本の信号ラインから
なるアドレスバス、２３は通常１６本の信号ラインから
なる双方向性のデータバス、２４はリードあるいはライ
トコマンド等からなるコントロール信号バスである。

アドレスバス２２と入出力バス１５間にバッファ１８ａ
と３ステートバツフア１９ａが接続され、コントロール
信号バス２４と入出力バス１５間にバッファ１８ｂと３
ステートバツフア１９ｂが接続され、データバス２３と
入出力バス１５間には、バッファ１８ｃと３ステートハ
ツ７ア１９ｃが接続されているとともに、３ステートバ
ツフア１９ｄと、双方向性データバス２３ａとバッファ
１８ｄとが接続されている。２１は自己診断用のレジス
タであり、アドレスバス２３とはアドレスデコーダ２０
を介して接続され、又、バッファ１８ｅ。

１８ｆを介して双方向性データバスに接続されるととも
に、リード、ライト等のコントロール信号線２Ｊａ　、
２４ｂに接続されている。

次に動作について説明する。通常の待機冗長二重化にお
いては、第２図に示す構成の中のバスレシーバ６．８に
第１図の回路が適用される。□この状態でＡ系のＣＰＵ
部１がバスドライバ５やバスレシーバ６を介して入出力
カード９，１０をアクセスしており、この間待機系はＡ
系から図示しない別ルートで送られてくるＡ系の内部状
態信号に追従する処理を行っている。

又、同時にＣＰＵ部１部局０周辺モリ等へリード／ライ
トアクセスすることや、ＣＰｔＪ自身がノ１−ドウエア
として有するウォッチドッグタイマ等により自己診断処
理を行っている。

上記の処理と並行してＣＰＵ部１はバスレシーバ６のレ
ジスタ２１をアクセスする。このレジスタ２１は他の入
出力カードと同様メモリマップドエ１０（入出力）でア
クセスされるものであるが、入出力カードのアドレスと
は一致しないようアドレスデコーダ部２０であらかじめ
手動設定されている。

二重系切換指令信号により、入出力部３の入出力ハス１
５と切り離された待機系のバスレシーバ８において、Ｃ
ＰＵ部２から自己診断用のレジスタ２１にデータがコン
トロール信号線２４ｂを経てライトされた後、続けて同
一アドレスのデータがコントロール信号線２４ａを経て
リードされる。

この処理により、待機系のＣＰＵ部２はバスドライバ７
からバスレシーバ８の最終段まで常時アクセスし、ＣＰ
Ｕ部２から出力したデータと、このデータが一度自己診
断用のレジスタ２１に格納された後、次の処理でリード
バックされたデータとを比較することにより、待機系の
健全性をチエツクする。

万一この自己診断によりエラーが検知された場合には、
第２図のＢ系（待機系）故障状態信号１７を二重系切換
指令部４へ向けて発することにより、運用系の故障が発
生する前に保守を行うことができる０ 通常、ＣＰＵ部２重化、入出力部１重化では第２図のよ
うにバスレシーバまで２重化することが多いため、この
実施例はバスレシーバに診断用のレジスタを設けること
について説明した。

経済性を重視するシステムにおいては、バスドライバ部
までは２重化するが、バスレシーバ部は１重化というこ
ともある。

この場合には、バスドライバ部に診断用のレジスタを設
ければこの実施例と同様の効果が得られることは言うま
でもない。

〔発明の効果〕

以上のように、この発明によれば、待機系のバスレシー
バあるいはバスドライバに自己診断用のレジスタを二重
切換指令部からの指令により待機系の中央処理装置部が
入力部と切り離されている場合でもこの中央処理装置部
がレジストのアクセスができるように構成したので、待
機系の自己診断可能な領域がほぼ１００チに達し信頼性
を高めることができる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による二重系切換方式にお
けるバスレシーバのブロック図、第２図はこの発明およ
び従来の二重系切換方式の全体の構成を示すブロック図
、第３図は従来の二重系切換方式におけるバスレシーバ
部のブロック図である。 １はＡ系ＣＰＵ部１．２はＢ系ＣＰＵ部、３は入出力部
、５．７はパスドライバ、６，８はバスレシーバ、２１
はレジスタ。 なお、図中同一符号は同一、又は相当部分を示す。 特許出願人　　　　三菱電機株式会社 ロ　　　よ 第２図

Claims (1)

【特許請求の範囲】
1. 二重化されて、その一方が運用系、他方が待機系として
   作動する中央処理装置部と、前記運用系と前記待機系の
   両系の前記中央処理装置部に対して共通の要素として接
   続され、信号の入出力を行う入出力部とを備えた制御装
   置において、前記両系の中央処理装置部と前記入出力部
   を接続するバスドライバあるいはバスレシーバ部におい
   て前記待機系の中央処理装置部が前記入出力部と切り離
   された状態でアクセスすることにより前記待機系の自己
   診断を行う自己診断用のレジスタを設けたことを特徴と
   する二重系切換方式。