JPH01122163A - イオン注入方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は物質の中にイオン化された粒子を注入する方法
に関し、特に絶縁ゲート形電界効果半導体装置の製造に
適した半導体基板中への不純物イオン注入方法に関する
ものである。

〈従来の技術〉 半導体集積回路の微細化に伴って、半導体結晶内に一定
の不純物原子を導入するイオン注入法は極めて重要なプ
ロセス技術となり、超ＬＳＩを製造する上でなくてはな
らない重要な技術となってきた。Ｖ？にゲート酸化膜に
サイドウオールを形成しＬ　ＤＤ　（ｌｉｇｈｔｌｙ　
ｄｏｐｅｄ　ｄｒａｉｎ）構造を形成する工程では必要
不可欠のものであわ、一般に広く用いられている。

第３図（ａ）〜（ｈ）は一般のＬＤＤ構造を備えたＭＯ
Ｓトランジスタの製造工程を示す要部断面図である。

（ａ）ＭＯＳ）ランジスタの一般的製造方法を用いてＰ
型シリコン基板４１上に熱酸化てよるゲート酸化膜４２
を形成し、更に該ゲート酸化膜４２上にゲート電極膜４
３を形成したのちホトレジストを全面塗布し、所定のホ
トリソグラフイ技術によりゲート電極形成用ホトレジス
トパターン４４を形成スる。

（ｂ）　　前記ホトレジストパターン４４をマスクとし
てゲート電極膜４３及びゲート酸化膜４２極４５および
ゲート酸化膜４２をマスクにしてＰ型シリコン基板４１
ＫＬＤＤ構造の低濃度領域形成のための８１ｐ＋イオン
（図中にΔ印で表わす）を注入する。

（ｄ）　　全面に絶縁膜４６を形成する。

（ｅ）　　次に該絶縁膜４６に異方性エツチングを行な
ってゲート電極４５にサイドウオール４７を形成する。

（ｆ）　　この状態で高濃度領域形成のための７５Ａｓ
＋イオン（図にＸ印で表わす）注入を行なう。

（ｇ）　　続いて基板４１を加熱アニールすることによ
り不純物低濃度領域（ｎ一部４８）及び不純物高濃度領
域（ｎ＋部４９）を形成して、ＬＤＤ構造をもつデバイ
スを作成することが可能ととなる。

〈発明が°解決しようとする問題点〉 しかし、この従来のイオン注入方法によるＬＤＤ構造の
ための不純物領域形成には、第３図（ｈ）に表すように
イオン注入の注入マスクとして用いる阻止膜エッチの下
に欠陥が集中する。即ち、ＴＥＭによる断面観察によれ
ば、欠陥が基板内深くに発生した場合その後の熱処理に
よるアニールでも欠陥が回復せず、リーク電流が発生す
るなどの欠点が生じてデバイスとして機能しなくなると
いう問題点がある。

上記のような阻止膜エッヂの下に欠陥の集中が起こる原
因については現在のところ明確な解答は得られていない
が、大きな要因として次の２点が考えられる。

１つは、ＬＤＤ構造ではゲート電極の側壁に阻止膜があ
るため、この側壁阻止膜などが持つ応力がソース及びド
レイン側のエッチ部分に集中して欠陥を誘発するのでは
ないかという考えである。

もう１つは、イオン注入により発生する結晶欠陥の分布
がソースとドレイン側のエッチ部分で複合する。つまり
第４図に示すように側壁酸化膜（サイドウオール）をマ
スクとしてイオン注入（図（ａ）参照）するとその注入
分布はガウス分布に近似できる。図（ａ）において破線
Ａ−Ａ’は通常のイオン注入部の注入層を選んだもので
あり、その断面部の深さ方向に対する不純物プロファイ
ルのモデルを図（ｂ）に示す。

次いで、Ｂ−Ｂ、’はイオン注入阻止膜エッヂ部分直下
のイオン注入層を選んだものであり、その断面部の深さ
方向に対する不純物プロファイルのモデルを示したのが
図（Ｃ）である。

同様にしてｃ−ｃ’はＢ−Ｂ’よりもイオン注入阻止膜
の内側に入り込んだイオン注入層を選んだものであり、
その断面部の深さ方向に対する不純物プロファイルのモ
デルを図（ｄ）に示した。

第４図に於てＡ−Ａ’面の断面を見た不純物プロファイ
ルは図（ｂ）で示すような半導体基板表面から数百又は
数千λ程度のところにそのピークを持ち基板内部に向か
うに従ってなだらかな濃度勾配をもつモデルにて近似出
来るものと考えられる。Ａ−ＡＩ市の断面分布を見ると
、図（ｂ）のような分布で半導体基板内に不純物が注入
されたことになる。

図（ｂ）で結晶欠陥■と示したものは、イオン注入では
加速されたイオンが結晶原子や電子との衝突によりエネ
ルギーを失ない静止するのでその付近はもっとも結晶が
みだされた状態になっており、かつ固溶しえない不純物
が多数存在しその後の熱処理によっても非常に回復しに
くいと思われる結晶欠陥が発生する領域である。結晶欠
陥■と示したものは、半導体基板と非晶質の界面近傍で
ありイオン注入時のダメージによってできた半導体基板
のひずみや不整合な部分が核となってその後のアニール
により転位などの大きな結晶欠陥が発生すると考えられ
る領域である。また、この領域はソース・ドレイン形成
のため高濃度のイオノ（１０／−以上）を注入した時、
連続的な非晶質層にいたらない点欠陥と島状の非晶質が
共存すると思われる濃度域であり、一般にその後の熱処
理によって回復しにくいといわれる結晶欠陥が発生して
いるものと思われる。

これらの結晶欠陥が発生することは、発明者らの実験に
よる断面ＴＥＭ観察により、イオン注入不純物投影飛程
の位置（結晶欠陥の５０）とその約２倍程度の位置（結
晶欠陥■５１）に発生することが認められている。（第
３図（ｈ）参照）同図（Ｃ）及び（ｄ）は、先に詳しく
説明したように阻止膜エッヂの下のイオン注入分布状態
を考えるためＢ−８’面のイオン注入分布とｃ−ｃ’面
のイオン注入分布とを非常に簡単な（実際には、イオン
ビームの形状、ビーム密度、ドーズレート効果、ＲＥＤ
ほか数多くのことを考慮しなければならないがここでは
考えないものとする。）そデルで表わしたものである。

（Ｃ）図から判るように阻止膜エッチ下の分布（Ｂ−Ｂ
’断面での注入分布）で結晶欠陥■と■は（ｂ）図の通
常のイオン注入部の分布（Ａ−Ａ’断面での注入分布）
よりも近接してきており、（ｄ）図（ｃ−ｃ’断面上で
の分布）では重なり合うまでに隣接することが判る。こ
のことから鑑みてイオン注入によって発生する結晶欠陥
が阻止膜のソースあるいはドレイン側のエッチ部分直下
の半導体基板結晶内で複合しているのではないかと考え
られる。

以上説明した２点がイオン注入阻止膜エッチの下の半導
体基板内にその後の熱処理により回復しえない結晶欠陥
が発生する大きな要因と考えられるが、イオン注入を行
なわない半導体基板にはサイドウオールエッヂの下の部
分に欠陥が発生しない（見いだせない）ことが発明者ら
によって確認されている。

かかる事由から鑑みて、イオン注入による注入時損傷、
もしくは該注入損傷と側壁阻止膜応力との相乗作用によ
り阻止膜エッヂの下の部分に欠陥が発生するものと考え
られる。

よって本発明は該阻止膜エッヂの下の部分に結晶欠陥を
発生させる主原因と見られるイオン注入方法の改良にか
かわるものであり、阻止膜エッヂの下の部分に注入損傷
が集中しないイオン注入方法を提供することを目的とす
る。

く問題点を解決するための手段〉 本発明は上記問題点を解決するためになされたものであ
り、被イオン注入物体上にイオン注入遮蔽マスクとなる
阻止膜を該阻止膜のエッチ部分がなだらかなテーパ状に
なるよう形成してその上からイオン注入する方法を提供
するものである。

く作　用〉 上述の如く、エッヂ部分がなだらかなテーパ状になるよ
う形成された阻止膜をマスクとしてイオン注入すること
により、該阻止膜エッヂの下の部分にイオン注入による
損傷が集中することを抑制し、その後のアニール工程に
よっても回復しえない結晶欠陥が発生することを防止で
きるという作用がある。

〈実施例〉 以下、この発明の実施例を第１図（ａ）〜（ｈ）　を参
照しながら説明する。同図（ａ）〜（ｈ）はＮチャネル
型ＭＯＳトランジスタのソース及びドレインと形成する
際に本発明を適用した場合の実施例を製造工程にそって
図示したものである。

（ａ）ＭＯＳ）ランジスタの一般的製造方法を用いてＰ
型シリコン基板１にゲート酸化膜２を熱酸化等により形
成しゲート電極８を生成する。次に、ホトレジスト４を
全面塗布し、ホトリソグラフィ技術によりゲート電極形
成パターンをホトレジスト４に転写する。

（ｂ）　　該ホトレジスト４をマスクとしてゲート電極
８とゲート酸化膜２を順次エツチングする。

（Ｃ）　　ホトレジストパターンを除去した後、前記ゲ
ート電極３およびゲート酸化膜２をマスクにしてＰ型シ
リコン基板ＩＫＬＤＤ構造の低濃度領域形成のために　
Ｐ　イオン（図中△印）注入を行なう。

（ｄ）　　その後、酸化雰囲気中での熱処理を行なって
５ｉ０２膜（Ｉ）５を全面に形成する。

（ｅ）　　次ＫＬＰＣＶＤ等によりエツチングレートが
前記５１０２膜（Ｉ）５より大きいＳ　ｉ０２膜（ｒＤ
６を堆積させる。

（ｆ）　　この状態で異方性の強いＳ　ｉ０２エツチン
グを行なうと、Ｓ　ｉ０２　（Ｉ）　５に比べて５ｉ０
２（［Ｉ）６の方のエツチングレートが大きいため、形
成されるサイドウオールのエッヂ部分ｕ　Ｓ　ｉ　Ｏ２
（Ｉ）５が露出し、ゲート電極３にはＳ　ｉ　０２　（
Ｉ）　５によるサイドウオール７と、５ｉ０２（［）６
によるサイドウオール８といった二段の比較的なだらか
な形状のサイドウオールが形成される。

ここマサイドウオールの形状がある程度できればＨＦ液
等の等方性ウェットエツチングを行なってもよく、等方
性エツチングを行なえばサイドウオールの形状はよりな
だらかとなるように形成することが出来る。前記のよう
に形成された５ｉ０２阻止膜をマス）又は注入前酸化膜
として高濃度７５Ａｓ＋イオン注入を行なう。

（ｇ）　　その後、熱処理によるイオン注入層のアニー
ルを行ないＬＤＤ構造をもつソース及びドレインを形成
することができる。

上記実施例によれば下記の理由で上記目的を達成できる
。即ち第２図（ａ）Ｋ示すようにエッチ部分がなだらか
なサイドウオール８を阻止膜として用いてイオン注入す
ると上記問題点の項で詳述した各注入層断面Ａ−Ａ’　
、　Ｂ−Ｂ’　、　Ｃ−Ｃ’の不純物プロファイルは、
第２図（ｂ）から（ｄ）に示したようなモデルで近似さ
れる。このモデルで阻止膜エッヂの下の部分の不純物プ
ロファイルは、前記サイドウオール８阻止膜の膜厚に依
存して基板表面側へ平行移動する。したがって、問題点
の項で述べた結晶欠陥■と結晶欠陥■が重ならないよう
に注入することができ、後のアニールで回復しないよう
な複雑な結晶欠陥集合体の生成を回避することができる
。また、阻止膜のエッヂ部分をなだらかなテーパ状に形
成することにより、該阻止膜エッヂ部分の応力の集中を
分散させることができる。

第１図（ｈ）は本実施例におけるソース及びドレイン領
域の断面ＴＥＭ観察結果を図示したものである。観察結
果によりイオン注入阻止膜の下の部分に結晶欠陥発生防
止に効果があることが判った。

以上、本発明を実施例に基づき具体的に説明したが、本
発明は上記実施例に限定されるものではなく、その要旨
を逸脱しない範囲において種々変更可能であることは言
うまでもない。

〈発明の効果〉 以上詳述したように本発明によればＭＯＳ）ランジスタ
のソース及びドレイン形成に対して大幅な工程の増加を
招くことなく、かつイオン注入条件やアニール条件など
の重要なプロセス条件を変更することなしにイオン注入
の阻止膜エッヂ部分の結晶欠陥発生を低減させることが
可能であり、高い信頼性を必要とする半導体デバイスの
製造においてその効果は絶大である。

このように本発明は広大な利用分野を有するイオン注入
技術において阻止膜エッチ部の結晶欠陥低減に有効なイ
オン注入方法を提供するものでありその工業的価値は非
常に大である。

【図面の簡単な説明】

第１図（ａ）〜（ｈ）は本発明の詳細な説明するための
ＬＤＤ構造を備えてなる半導体装置の要部断面図、第２
図（ａ）〜（ｄ）は本発明の詳細な説明するためのイオ
ン注入後の不純物分布概想図、第３図ｆａ）〜（ｈ）は
従来の工程を説明するための要部断面図、第４図（ａ）
〜（ｄ）は従来のイオン注入後の不純物分布概想図であ
る。 １・・・Ｐ型シリコン基板　　２・・・ゲート酸化膜８
・・・ゲートを極　　　　　４・・・ホトレジスト５・
・・５ｉ０２（Ｉ）　　　　　　　　６・・・５ｉ０２
（ＩＩ）７・・・サイドウオール　　　８・・・サイド
ウオール９・・・結晶欠陥■　　　　　１０・・・結晶
欠陥■代理人　弁理士　杉　山　毅　至（他１名）第１
賎　　　　（ｈ） 第２図 （ｂ）　　　　　　　　　　　　　　　　　　（ｆ）（
Ｃ）　　　　　　　　　　　　　　　（））第３図 （ｂ）　　　　　　　　　　　　　　（Ｃ）ＣＣ′・ ｆ８４図

Claims (1)

1. 【特許請求の範囲】 １、物体上にイオン注入遮蔽マスクとなる阻止膜を形成
   して前記物体に所望するイオンを選択的に注入するイオ
   ン注入方法において、 前記阻止膜のエッヂ部分をなだらかなテーパ状に形成し
   てイオン注入することを特徴とするイオン注入方法。 ２、第１導電型の半導体基板上にエッヂ部分がなだらか
   な阻止膜を形成し、前記半導体基板に対して第２導電型
   の不純物を前記阻止膜をマスクとして注入することを特
   徴とする特許請求の範囲第１項記載のイオン注入方法。 ３、上記イオン注入領域がＭＯＳトランジスタのソース
   及びドレインであることを特徴とする特許請求の範囲第
   １項記載のイオン注入方法。