JPH011270A - 半導体集積回路用パッケ−ジ - Google Patents
半導体集積回路用パッケ−ジInfo
- Publication number
- JPH011270A JPH011270A JP62-157076A JP15707687A JPH011270A JP H011270 A JPH011270 A JP H011270A JP 15707687 A JP15707687 A JP 15707687A JP H011270 A JPH011270 A JP H011270A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor integrated
- integrated circuits
- integrated circuit
- packages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
乙の発明は、半導体集積回路用のパッケージに関するも
のである。
のである。
第４図、第５図、第６図は従来の半導体パッケージを示
す図であり、図において、１は半導体集積回路のチップ
、２はこのチップ１を保護するパッケージ、３及び４ば
このパッケージ２の両端に取付けられた入、出力ピンで
ある。
す図であり、図において、１は半導体集積回路のチップ
、２はこのチップ１を保護するパッケージ、３及び４ば
このパッケージ２の両端に取付けられた入、出力ピンで
ある。
以上のようなパッケージにおいて、ピン３より入力され
た信号は、チップ１の半導体集積回路の中で演算等の処
理を行い、出力ピン４にその結果を出力する。
た信号は、チップ１の半導体集積回路の中で演算等の処
理を行い、出力ピン４にその結果を出力する。
従来の半導体集積回路用パッケージは以上のように構成
されており、ＩＣを複数使用する回路では、その分だけ
パッケージが基板上に配置されることになり、大層場所
を取ってしまうという問題点があった。
されており、ＩＣを複数使用する回路では、その分だけ
パッケージが基板上に配置されることになり、大層場所
を取ってしまうという問題点があった。
乙の発明は上記のような問題点を解決するためになされ
たもので、使用ＩＣ（パッケージ）数を減少させるとと
もに、パッケージピンと他のパッケージ間の配線が不要
となるパッケージを得ることを目的とする。
たもので、使用ＩＣ（パッケージ）数を減少させるとと
もに、パッケージピンと他のパッケージ間の配線が不要
となるパッケージを得ることを目的とする。
この発明に係る半導体集積回路用パッケージ（、？、１
個のパッケージ内に複数の集積回路（チ・ンプ）を収納
したものである。
個のパッケージ内に複数の集積回路（チ・ンプ）を収納
したものである。
この発明におけるパッケージは、１個のパッケージに複
数のチップを収納することにより、従来のパッケージに
比し集積度を大幅に高めろことができろ。
数のチップを収納することにより、従来のパッケージに
比し集積度を大幅に高めろことができろ。
第１図、第２図、第３図はこの発明の一実施例を示すも
のであり、図において、１は各々半導体集積回路のチッ
プであり、これらの複数（図では３個）のチップを１個
のパッケージ２の中に収納し保護したものである。なお
３．４Ｎよパッケージの端に取付けられた人、出力ピン
である。
のであり、図において、１は各々半導体集積回路のチッ
プであり、これらの複数（図では３個）のチップを１個
のパッケージ２の中に収納し保護したものである。なお
３．４Ｎよパッケージの端に取付けられた人、出力ピン
である。
以上のように構成された半導体集積回路用パッケージで
は、１個のパッケージに複数のチップを収納するように
したので、ｍ積度を高めろことができるとともに、パッ
ケージの取るスペースを減らすことができ、コンパクト
化される。
は、１個のパッケージに複数のチップを収納するように
したので、ｍ積度を高めろことができるとともに、パッ
ケージの取るスペースを減らすことができ、コンパクト
化される。
以上のようにこの発明は、ＩＣのチップを複数個収納す
ることで、半導体集積回路用パッケージの集積度を高め
るという効果がある。
ることで、半導体集積回路用パッケージの集積度を高め
るという効果がある。
第１図はこの発明の一実施例を示す平面図、第２図はそ
の正面図、第３図はその側面図であり、第４図は従来の
半導体集積回路用パッケージの平面図、第５図はその正
面図、第６図；よその側面図である。 図中、１（よ半導体集積回路のチップ、２はパッケージ
、３は入力ピン、４は出力ピンである。 尚、図中同一符号（よ同−又は相当部分を示す。
の正面図、第３図はその側面図であり、第４図は従来の
半導体集積回路用パッケージの平面図、第５図はその正
面図、第６図；よその側面図である。 図中、１（よ半導体集積回路のチップ、２はパッケージ
、３は入力ピン、４は出力ピンである。 尚、図中同一符号（よ同−又は相当部分を示す。
Claims (1)
- 半導体集積回路のパッケージにおいて、１個のパッケ
ージに複数のチップを収納したことを特徴とする半導体
集積回路用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15707687A JPS641270A (en) | 1987-06-23 | 1987-06-23 | Package for semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15707687A JPS641270A (en) | 1987-06-23 | 1987-06-23 | Package for semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH011270A true JPH011270A (ja) | 1989-01-05 |
| JPS641270A JPS641270A (en) | 1989-01-05 |
Family
ID=15641717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15707687A Pending JPS641270A (en) | 1987-06-23 | 1987-06-23 | Package for semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS641270A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992019389A1 (en) * | 1991-04-26 | 1992-11-12 | Toppan Printing Co., Ltd. | Dispenser for viscous material |
| WO2004083072A1 (ja) * | 1991-07-31 | 2004-09-30 | Takeo Kumada | ペースト状物品のためのディスペンサおよびペースト状物品の押し出し方法 |
-
1987
- 1987-06-23 JP JP15707687A patent/JPS641270A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6344734A (ja) | 半導体装置 | |
| HK22289A (en) | A semiconductor integrated circuit device | |
| JPS61117858A (ja) | 半導体装置 | |
| JP2560805B2 (ja) | 半導体装置 | |
| JPS6193694A (ja) | 集積回路装置 | |
| JPS6094756A (ja) | 半導体装置 | |
| JPH0274046A (ja) | 半導体集積回路装置 | |
| JPH11186492A (ja) | 半導体パッケージ及び半導体パッケージの実装構造 | |
| JPH0250623B2 (ja) | ||
| JPH01293647A (ja) | 半導体装置 | |
| JPH0760855B2 (ja) | 集積回路装置 | |
| JPS5984455A (ja) | 高密度メモリパツケ−ジ | |
| JPS62273751A (ja) | 集積回路 | |
| JPH03106043A (ja) | 半導体装置 | |
| JPH02306650A (ja) | 半導体装置 | |
| JPH11340272A (ja) | 半導体集積回路及び半導体集積回路装置 | |
| JPS6362368A (ja) | 集積回路装置 | |
| JPH02264461A (ja) | 集積回路 | |
| JPH03261152A (ja) | 半導体集積回路装置 | |
| JPH01179424A (ja) | 半導体装置 | |
| JPS6364054B2 (ja) | ||
| JPH02101766A (ja) | 半導体集積回路用パッケージ | |
| JPH03244154A (ja) | ゲートアレイ半導体装置 | |
| JPH04118954A (ja) | 多ピン半導体パッケージ | |
| JPH04180257A (ja) | 半導体集積回路実装方法 |