JPH01130380A - 縦横変換機能付き記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータの縦横変換機能（データのアドレス位置
とビット位置を交換する機能）を有する記憶装置に関す
るものである。

〔従来の技術〕

ディジタル通信においてデータのインターリーブ操作や
、マルチフレーム構造のデータから１フレ一ム分のデー
タを取り出す操作、また画像処理における画像の９０度
回転操作などは、データの縦横変換によって実現できる
。データの縦横変換機能とは第３図に示したようにデー
タの縦方向（アドレス方向）と横方向（ビット方向）を
変換する機能である。例として１ワード８ビットの場合
について説明する。この場合８ビット×８ワードの縦横
変換となる。書き込み時←は第３図（ａ）のようにデー
タを横方向、即ちアドレス方向に書き込み、読み出し時
には第３図（ｂ）のように縦方向、即ちビット方向にデ
ータが読み出される。−データの書き込み・読み出しの
際、アドレスレジスタは同一のものが使用される。つま
り書き込み時と、読み出し時でアドレス位置とビット位
置が交換される。４ビット×４ビットの時の縦横変換の
具体例を示す。

書き込みデータが、 アドレス　　　　データ ３２１０・・・ビット位置 の時、 読み出しデータは、 アドレス　　　　データ ３２１０・・・ビット位置 ・１　　　　　　　１１１０ となる。

このようなデータの縦横変換を行うために、従来、 （１）ビット操作命令をもったマイクロプロセッサを用
い、通常のメモリから特定ビット位置のビットを１ビッ
トずつ取り出し１ワード分揃える。

（２）第５図に示すように、メモリ１からデータをアド
レス順に順次取り出し、セレクタ２により、あるビット
位置のデータを抜き出し、シフトレジスタ３に書き込む
。ここで、縦横変換された結果がシフトレジスタ上にで
きる。

等のような手段が用いられていた。

〔発明が解決しようとする問題点〕

しかしながら以上述べた方法では、ｎビットのデータの
縦横変換にｎステップ以上必要であり高速な処理を必要
とする分野では使用できない等の問題点がある。

本発明の目的は、このような従来の欠点を除去せしめて
、１ステツプで高速にデータの縦横変換が行える記憶装
置を提供することにある。

〔問題点を解決するための手段〕

本発明の縦横変換機能付き記憶装置は、１ワードｎビッ
トのデータの書き込み・読み出しを行うｎ個のメモリと
、書き込みアドレスをデコードし前記メモリのうちから
書き込むべきメモリを選択する信号を出力するメモリ選
択装置、と、メモリの書き込み状態と読み出し状態とを
指定するライトイネーブル信号に基づいて前記ｎ個のメ
モリより出力されるｎビットのデータから読み出しアド
レスによって指定される１ビットデータを選択するｎ個
のセレクタとを有することを特徴としている。

〔作用〕

本発明においては、ｎビットのデータをｎ１ＩＩのメモ
リに順次書き込み、それらｎ個のメモリから同時かつ並
列にデータを読み出し、各々のｎビットデータからある
ビット位置の１ビットデータをセレクタで選択し出力す
る。出力されたｎビットは、縦横変換されたデータであ
る。以上のように、本発明によればデータの縦横変換を
１ステツプで行うことができる。また、データ記憶部分
は、従来のメモリセルをそのまま利用できる。

〔実施例〕

次に、図面を参照して本発明の実施例について説明する
。

第１図は８ビット×８ビットの縦横変換を行う一実施例
を示す図である。この記憶装置は、１ワード８ビットの
データの書き込み・読み出しを行う８個のＲＡＭｌ０と
、書き込みアドレスをデコードし、書き込みアドレスに
対応するメモリ選択制御信号（以下チップセレクト信号
と呼ぶ）を出力するデコーダ１１と、８個のＡＮＤ回路
１２と、８個のＯＲ回路１３と、８個のトランジスタス
イッチ１４と、８個の８−１セレクタ１５と、インバー
タ１６とを有している。

次に、以上のような構成の縦横変換機能付き記憶装置の
動作を説明する。

アドレス端子１７には、１つのアドレスレジスタ　　　
。

の内容が、書き込みアドレス・読み出しアドレスとして
入力される。書き込みアドレスあるいは読み出しアドレ
スの区別は、ＷＥ倍信号ライトイネーブル信号）入力端
子１８からのＷＥ倍信号ハイ・ロウによってなされる。

但し、ＲＡＭｌ０は、ＷＥ信号がハイの時書き込み状態
、ロウのとき読み出し状態であ。るとする。

チップセレクト信号は読み出し時または書き込み時で、
ビットアドレスのデコード出力により選ばれた場合にハ
イになる。

まず、データの書き込み動作を説明する。書き込みアド
レスがデコーダ１１に入力され、チップセレクト信号が
出力される。このとき、ＷＥ傷信号ハイであり、ＡＮＤ
回路１２およびＯＲ回路１３壱経て、チップセレクト信
号によって選ばれたＲＡＭ１０に、書き込みデータ端子
１９からの書き込みデータが書き込まれる。このとき、
ビットアドレスのデコード出力により選ばれたＲＡＭｌ
０につながるスイッチ１４がオンしている。

次に、データの読み出し動作を説明する。データの読み
出し時にデータの縦横変換も行われる。

読み出し時には、ＷＥ傷信号ロウであるから、チップセ
レクト信号は全てのＲＡＭｌ０に対して出力される。Ｗ
Ｅ傷信号ロウであると全てのＲＡＭｌ０から８ビットの
データが出力される。各ＲＡＭから出力された８ピント
データは８−１セレクタ１５により読み出しアドレスに
あったビットデータが出力される。各セレクタ１５より
出力された合計８ビットの信号が縦横変換されたデータ
となる。

第４図のように、縦横変換を行う面を何ページも持って
いると実用上便利である。書き込み時には第４図（ａ）
のようにデータを横方向、即ちアドレス方向に書き込み
、読み出し時には第４図（ｂ）のように縦方向、即ちビ
ット方向にデータが読み出される。第２図は複数のペー
ジを持った縦横変換機能付き記憶装置の実施例である。

基本的には、第１図の実施例の構成と同じであり、各Ｒ
ＡＭｌ０の同一アドレスにあるデータは、１つのページ
内のデータを表している。なお、第１図と同一の構成要
素には同一の番号を付して示している。

端子２０から入力されたページは、各ＲＡＭｌ０のアド
レスに入力される。各ＲＡＭの同一アドレスにあるデー
タは、１つのページ内のデータを表しており、書き込み
時・読み出し時ともページで指されたアドレスのデータ
が用いられる。ベージング以外の動作は、第１図の記憶
装置の動作と同様である。

なお、以上の２つの実施例においてはメモリとしてＲＡ
Ｍを用いたが、レジスクラッチとすることもできる。こ
の場合には、ＷＥ傷信号不要である。

〔発明の効果〕

本発明によれば、通常のメモリと同様に１ステツプで書
き込み・読み出しの可能な縦横変換機能を持った記憶装
置が実現できる。この記憶装置はディジタル信号処理、
画像処理等で非常に有用である。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、 第２図は複数のページを持った縦横変換機能付き記憶装
置の一実施例を示す図、 第３図は縦横変換機能を示す図、 第４図は複数のページを持った縦横変換機能を示す図、 第５図は従来の縦横変換装置構成例を示す図である。 １０・・・・・ＲＡＭ １１・・・・・デコーダ １２・・・・・ＡＮＤ回路 １３・・・・・ＯＲ回路 １４・・・・・トランジスタスイッチ １５・・・・・セレクタ 代理人　弁理士　　岩　佐　　義　幸 エ　　　トユΔに俟Ｃ ト 寸 法

Claims (1)

【特許請求の範囲】
1. （１）１ワードｎビットのデータの書き込み・読み出し
   を行うｎ個のメモリと、書き込みアドレスをデコードし
   前記メモリのうちから書き込むべきメモリを選択する信
   号を出力するメモリ選択装置と、メモリの書き込み状態
   と読み出し状態とを指定するライトイネーブル信号に基
   づいて前記ｎ個のメモリより出力されるｎビットのデー
   タから読み出しアドレスによって指定される１ビットデ
   ータを選択するｎ個のセレクタとを有することを特徴と
   する縦横変換機能付き記憶装置。