JPH01130534A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置に関し、特にバイポーラ・トランジ
スター及びＭＯＳトラジスタ−の製造に関する。

〔従来の技術〕

バイポーラ・トランジスターの従来構造を第２図に示す
。この様な構造のトランジスターの製造方法を以下に述
べる。先ず、Ｐ型シリコン基板２０１上に高濃度Ｎ型埋
込層２０２を形成した後に、低濃度Ｎ型エピタキシャル
層２０３を形成する。酸化膜２０７及び高濃度Ｐ型拡散
層２０８を形成してトランジスターを形成する領域を電
気的に分離する。コレクター抵抗を低くする目的でＮ型
高濃度拡散層２０６を埋込層２０２とコレクター電極２
１１の間に設ける。ベース領域となるＰ型拡散層２０４
．エミッタ領域となる高濃度Ｎ型拡散層２０５を設けて
、ベース電極２０９．エミッタ電極２１０．コレクタ電
極２１１を形成しＮＰＮ型バイポーラ・トランジスター
が構成される。

〔発明が解決しようとする問題点〕

上述した従来の製造方法で製造されるバイポーラ・トラ
ンジスターは、通常のリングラフィのマージンによりベ
ース・コンタクトとエミッタ・コンタクトの間隔が決定
されている。しかし、バイポーラ・トランジスターの性
能を決定する重要なパラメータの１つであるベース抵抗
は、上記の間隔で火宅されてしまう為、ベース抵抗の値
を低下させることは難しい。また、ベース・コンタクト
を引き出す為に本来のトランジスター動作では必要のな
い余分なベース領域が必要でありコレクター・ベース接
合容量も大きい。

〔問題点を解決するための手段〕

本発明の製造方法は、シリコン基板表面に多結晶シリコ
ン膜、シリコン酸化膜、シリコン窒化膜の順に形成する
工程と、選択的に形成されたフォト・レジストをマスク
として窒化膜を異方的に、シリコン酸化膜及びシリコン
窒化膜を等方的に除去する工程と、露出したシリコン基
板を酸化する工程と、シリコン窒化膜をマスクに用いシ
リコン基板表面の酸化膜を異方的に除去する工程を有し
ている。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は本発明の一実施例の縦断面図である。

まず、選択的に高濃度Ｎ型埋込層１０２を有するＰｆｆ
ｉシリコン基板１０１にＮ型エピタキ・シャル層１０４
を成長し、その後トランジスター領域を電気的に分離す
る為にＰ型拡散層１０５を形成する。

表面に酸化膜１０６を形成した後、バイポーラ・トラン
ジスターのコレクター抵抗を低下させる目的で表面から
Ｎ型埋込層に接続する様に高濃度Ｎ型拡散層１０３を形
成する。（第１図（ａ））ここでＰ型シリコン基板１０
１の比抵抗は２０〜４０Ω・ｃｍ％Ｎ型エピタキシャル
層１０４の比抵抗は約１Ω・―程度、酸化膜１０６の厚
さは１〜２ｐｍである。次に、半導体基板表面に多結晶
シリコン層１０７を形成する。形成後、イオン注入によ
りホウ素を導入してＰ衆多結晶シリコン層に変化させる
。その後、多結晶シリコン層上に酸化シリコン膜１０８
．窒化シリコン膜１０９の順でそれぞれの膜を形成する
。（第１図（ｂ））ここで、多結晶シリコン膜１０７の
膜厚は２０００〜７０００人、酸化膜１０８は５００〜
１０００人、窒化膜１０９の膜厚は１０００〜２０００
人が最適である。次に、フォト・レジストを用いて、窒
化膜１０９を異方的にエツチングする。さらに、酸化膜
１０８．多結晶シリコン層１０７を等方的にエツチング
する。（第１図（Ｃ））フォト・レジストを除去した後
、露出した多結晶シリコン層１０７とＮ型エピタキシャ
ル層１０４の表面に熱酸化により酸化膜Ｉｌｌを形成す
る。同時に、ポリシリコン中のホウ素をエピタキシャル
層へ拡散し、Ｐ型拡散層１１２を形成する。（第１図（
ｄ））ここで酸化膜１１１の膜厚は５００〜１ｏｏｏ人
である。

窒化膜１０９をマスクに異方的にドライ・エッチするこ
とにより、酸化膜１１１を部分的に除去して酸化膜開口
部１１３を形成する。（第１図（ｅ））窒化膜１１３を
熱リン酸などで除去した後、全面にホウ素をイオン注入
してベース領域となるＰ型拡散層１１４を形成する。（
第１図（ｆ））　Ｎ型缶結晶シリコン基板表面を選択的
に開口部１１３上に形成した後、熱処理を行ない高濃度
Ｎ型拡散層１１８を形成する。ここで多結晶シリコン膜
１１６の膜厚は１０００〜３０００人、ヒ素濃度は１０
　”〜１０　”ｃｍ−３である。（第１図（ｇ））その
後、ベース電極用開口部１１７、及びコレクタ電極用開
口部１１８をフォト・レジストを用いて酸化膜を部分的
に除去して形成する。（第１図（ｈ））Ｎ型多結晶シリ
コ７層１１６及び開口部１１７゜１１８上にアルミニウ
ム電極１１９〜１２１形成して、ＮＰＮ型バイポーラ・
トランジスターが完成する。（第１図（ｉ））以上は、
ＮＰＮ型バイポーラ・トランジスターについて説明した
が、ＰＮＰ型バイポーラ・トランジスターについても同
様である。

〔実施例２〕 第３図は本発明の実施例２の縦断面図である。

実施例２は本発明をＭＯ３型トランジスターに適用した
ものである。３０１はＮ型シリコン基板、３０２は酸化
膜、３０３はソース及びドレインとなるＰ型拡散層、３
０４はＰ衆多結晶シリコン層、３０５は酸化膜、３０６
は窒化膜である。第３図（ａ）までの形成方法は基板の
構造を除いて第１図（ｅ）までの形成方法と同様である
。窒化膜３０６を熱リン酸などを用いて全面除去した後
に、酸化膜３０５の開口部にゲート酸化膜３０７を熱酸
化により形成する。（第３図（ｂ））ソース及びドレイ
ン電極用開口部３０８．３０９をフォト・レジストを用
いて酸化膜３０５を部分的に除去することにより形成す
る。（第３図（Ｃ））最後に、ゲート酸化膜３０７及び
開口部３０８，３０９上にアルミニウム電極を形成して
Ｐチャンネル・ＭＯ８型トランジスターが完成する。（
第３図（ｄ乃また、以上はＮチャンネル・ＭＯＳ）ラン
シスターについて同様に適用できる。この実施例では、
従来のポリシリ・コンゲートを用いることなくソース・
ドレインの形成をセルフ・アラインで行なうことが可能
になり゛ゲート材料として金属を用いることが可能とな
る。従って、配線抵抗が低くなりゲート遅延を従来構造
に比較して改善できるという利点がある。また、ソース
・ドレインの引き出しをポリシリコンを介して行なう為
にソース・ドレインの面積が最小で良く、ソース・ドレ
イン容量の減少も可能である。

〔発明の効果〕

以上説明したように本発明を用いて半導体装置を形成す
ることにより、バイポーラ・トランジスターにおいては
ベース抵抗及び、コレクター・ベース接合容量の低減が
、また、ＭＯ８型トランジスターにおいては、金属ゲー
ト化が可能になり、加えてソース、ドレイン容量が低減
できる効果がある。

【図面の簡単な説明】

第１図（ａ）〜（ｉ）は本発明の一実施例の縦断面図、
第２図は従来方法によって形成したバイポーラ・トラン
ジスターの縦断面図、第３図（ａ）〜（ｄ）は、本発明
の第２の実施例の縦断面図である。 １０１．２０１・・・・・・Ｐ型シリコン基板、１０２
．２０２・・・・・・高濃度Ｎ型埋込層、１０３゜２０
５．２０６，１１５・・・・・・高濃度Ｎ型拡散層、１
０４．２０３・・・・・・Ｎ型エピタキシャル層、１０
５．１１２，２０８，３０３・・・・・・高濃度Ｐ型拡
散層、１０６，１０８，１１１，２０７゜３０２．３０
５，３０７・・・・・・酸化膜、１０９゜３０６・・・
・・・窒化膜、１１０・・・・・・フォト・レジスト、
１１３．１１７，１１８，３０８，３０９・・・・・・
酸化膜開口部、１１４，２０４・・・・・・Ｐ型拡散層
、１１６・・・・・・Ｎ型多結晶シリコン膜、３０４・
・・・・・Ｐ型多結晶シリコン膜、３０１・・・・・・
Ｎ型シリコン基板、１１９，１２０，１２１，２０９，
２１０゜２１１．３１０，３１１，３１２・・・・・・
金属電極。 代理人　弁理士　　内　原　　　晋 ＣＣ） 糖７図 （どノ はう 第１図 （シｆ） （Ｏ 渚７０ 第２図 ｚｏｃ／−、へ゛−ス電極　２１Ｏ：エミッタ極２７）
：コレクター電極 ＜Ｃ） 第３図

Claims (1)

【特許請求の範囲】
1. 　シリコン基板表面に多結晶シリコン膜、シリコン酸化
   膜、シリコン窒化膜の順に形成する工程と、選択的に形
   成されたフォト・レジストをマスクとして窒化膜を異方
   的に、シリコン酸化膜及び多結晶シリコン膜を等方的に
   除去する工程と、露出したシリコン基板を酸化する工程
   と、シリコン窒化膜をマスクに用いシリコン基板表面の
   酸化膜を異方的に除去する工程を含むことを特徴とする
   半導体装置の製造方法。