JPH01152660A - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法Info
- Publication number
- JPH01152660A JPH01152660A JP62310821A JP31082187A JPH01152660A JP H01152660 A JPH01152660 A JP H01152660A JP 62310821 A JP62310821 A JP 62310821A JP 31082187 A JP31082187 A JP 31082187A JP H01152660 A JPH01152660 A JP H01152660A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- insulating film
- island
- oxidation
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/39—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench
- H10B12/395—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor and the transistor being in a same trench the transistor being vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01332—Making the insulator
- H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
- H10D64/01346—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a gaseous ambient using an oxygen or a water vapour, e.g. oxidation through a layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
- H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
- H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/63—Vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
- H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体記憶装置に係り、特に、高集積化に好
適な縦型トランジスタを有するダイナミックRAM用メ
モリセルに関する。
適な縦型トランジスタを有するダイナミックRAM用メ
モリセルに関する。
従来の縦型MISトランジスタと容量素子を用いてSi
島にダイナミックRAMを形成した技術が、特開昭60
−281027号公報に記載されている。
島にダイナミックRAMを形成した技術が、特開昭60
−281027号公報に記載されている。
第2図は、この従来の半導体記憶装置を示す断面図であ
る。21はp型Si基板、22はp型Si基板21上に
形成された例えばP型エピタキシャル層からなるSi島
、16はSi島22の上部に形成されたn+型不純物拡
散層、12はSi島22の下部の側壁表面領域に形成さ
れたn+型不純物拡散層、3は容量絶縁膜、13はプレ
ート電極、14は絶縁膜、17はワード線を兼ねるゲー
ト電極、7はゲート絶縁膜、18はn+型不純物拡散層
16に接続されたデータ線である。すなわち、本図では
、p型Si基板21上に形成されたp型Si島22、n
+型不純物拡散層16、ゲ−ト電極を兼ねるワード線1
7、ゲート絶縁膜7、n+型不純物拡散層12により構
成された縦型MISトランジスタと、n+型不純物拡散
層12、容量絶縁膜3、プレート電極13により構成さ
れた電荷蓄積素子からなるダイナミックRAM用メモリ
セルが示されている。
る。21はp型Si基板、22はp型Si基板21上に
形成された例えばP型エピタキシャル層からなるSi島
、16はSi島22の上部に形成されたn+型不純物拡
散層、12はSi島22の下部の側壁表面領域に形成さ
れたn+型不純物拡散層、3は容量絶縁膜、13はプレ
ート電極、14は絶縁膜、17はワード線を兼ねるゲー
ト電極、7はゲート絶縁膜、18はn+型不純物拡散層
16に接続されたデータ線である。すなわち、本図では
、p型Si基板21上に形成されたp型Si島22、n
+型不純物拡散層16、ゲ−ト電極を兼ねるワード線1
7、ゲート絶縁膜7、n+型不純物拡散層12により構
成された縦型MISトランジスタと、n+型不純物拡散
層12、容量絶縁膜3、プレート電極13により構成さ
れた電荷蓄積素子からなるダイナミックRAM用メモリ
セルが示されている。
上記従来技術は、第2図に示すように、ダイナミックR
AMに用いているSi島郡部22直接Si基板21と電
気的に導通している。このため。
AMに用いているSi島郡部22直接Si基板21と電
気的に導通している。このため。
α線がSi島22からSi基板21へ貫通するように入
射した場合、Si基板21内で該α線の飛跡に沿って発
生した正または負の電荷が、メモリセルにおける容量部
のn1型不純物拡散層12に集まってここに蓄積された
電荷情報が破壊される、いわゆるソフトエラー現象が発
生する危険性が高いという問題があった。
射した場合、Si基板21内で該α線の飛跡に沿って発
生した正または負の電荷が、メモリセルにおける容量部
のn1型不純物拡散層12に集まってここに蓄積された
電荷情報が破壊される、いわゆるソフトエラー現象が発
生する危険性が高いという問題があった。
本発明の目的は、ソフトエラーが発生しにくいダイナミ
ックRAM用のメモリセルを提供することにある。
ックRAM用のメモリセルを提供することにある。
上記目的を達成するために、本発明は、半導体からなる
島と半導体基板との境界部に絶縁膜を形成し、半導体島
を半導体基板から電気的に絶縁することを最も主要な特
徴とする。さらに、詳しく言えば1本発明の半導体記憶
装置は、半導体基板上に形成され、絶縁膜により上記半
導体基板から絶縁された半導体島に、スイッチング素子
と電荷蓄積素子とが上下方向に配置されている。
島と半導体基板との境界部に絶縁膜を形成し、半導体島
を半導体基板から電気的に絶縁することを最も主要な特
徴とする。さらに、詳しく言えば1本発明の半導体記憶
装置は、半導体基板上に形成され、絶縁膜により上記半
導体基板から絶縁された半導体島に、スイッチング素子
と電荷蓄積素子とが上下方向に配置されている。
また、本発明の半導体記憶装置の製造方法は、半導体基
板上に第1の耐酸化性膜を被着した後、異方性エツチン
グを行なうことにより上記第1の耐酸化性膜および上記
半導体基板をエツチングし、上部に上記第1の耐酸化性
膜が載置された半導体島を形成する第1の工程と、上電
己半導体島が形成された上記半導体基板上に第2の耐酸
化性膜を被着し、異方性エツチングを行なうことにより
、上記半導体島の側壁に上記第2の耐酸化性膜を残し、
上記半導体島の側壁および上部に残された上記第1およ
び上記第2の耐酸化性膜をマスクとして異方性エツチン
グを行なうことによって上記半導体基板をさらにエツチ
ングする第2の工程と、上記半導体島が形成された上記
半導体基板上に第3の耐酸化性膜を被着し、異方性エツ
チングを行なうことにより、上記半導体島の側壁に上記
第3の耐酸化性膜を残す第3の工程と、上記第1〜第3
の耐酸化性膜をマスクとして上記半導体基板表面を酸化
して絶縁膜を形成し、上記絶縁膜により上記半導体島を
上記半導体基板から絶縁分離する第4の工程とを含むこ
とを特徴とする。
板上に第1の耐酸化性膜を被着した後、異方性エツチン
グを行なうことにより上記第1の耐酸化性膜および上記
半導体基板をエツチングし、上部に上記第1の耐酸化性
膜が載置された半導体島を形成する第1の工程と、上電
己半導体島が形成された上記半導体基板上に第2の耐酸
化性膜を被着し、異方性エツチングを行なうことにより
、上記半導体島の側壁に上記第2の耐酸化性膜を残し、
上記半導体島の側壁および上部に残された上記第1およ
び上記第2の耐酸化性膜をマスクとして異方性エツチン
グを行なうことによって上記半導体基板をさらにエツチ
ングする第2の工程と、上記半導体島が形成された上記
半導体基板上に第3の耐酸化性膜を被着し、異方性エツ
チングを行なうことにより、上記半導体島の側壁に上記
第3の耐酸化性膜を残す第3の工程と、上記第1〜第3
の耐酸化性膜をマスクとして上記半導体基板表面を酸化
して絶縁膜を形成し、上記絶縁膜により上記半導体島を
上記半導体基板から絶縁分離する第4の工程とを含むこ
とを特徴とする。
メモリセルの電荷蓄積部である容量部を有する半導体島
を、半導体基板から絶縁膜により分離すると、たとえα
線が入射し、半導体基板内で該α線の飛跡に沿って電荷
が発生しても、電荷は該絶縁膜により遮断されて電荷が
半導体島に流入することはない。従って、ソフトエラー
によるメモリ誤動作は起きにくい。また、周辺回路部で
発生した雑音電荷も絶縁膜により遮断されて流入しない
ので、この雑音電荷の流入に起因するメモリ誤動作の問
題もない。
を、半導体基板から絶縁膜により分離すると、たとえα
線が入射し、半導体基板内で該α線の飛跡に沿って電荷
が発生しても、電荷は該絶縁膜により遮断されて電荷が
半導体島に流入することはない。従って、ソフトエラー
によるメモリ誤動作は起きにくい。また、周辺回路部で
発生した雑音電荷も絶縁膜により遮断されて流入しない
ので、この雑音電荷の流入に起因するメモリ誤動作の問
題もない。
実施例 1
以下1本発明の第1の実施例を第1図および第3図(a
)〜(j)を用いて詳細に説明する。
)〜(j)を用いて詳細に説明する。
第1図は、本発明の一実施例の構造を示す断面図である
。11はp型Si基板、15はp型Si基板11上に形
成された例えばp型エピタキシャル層からなるSi島、
100はSi基板11とSi島とを電気的に絶縁分離す
る絶縁膜、16はSi島15の上部に形成されたn+型
不純物拡散層。
。11はp型Si基板、15はp型Si基板11上に形
成された例えばp型エピタキシャル層からなるSi島、
100はSi基板11とSi島とを電気的に絶縁分離す
る絶縁膜、16はSi島15の上部に形成されたn+型
不純物拡散層。
12はSi島15の下部に形成されたn+型不純物拡散
層、3は容量絶縁膜、13はプレート電極、14は絶縁
膜、17はワード線を兼ねるゲート電極、7はゲート絶
縁膜、18はn+型不純物拡散層16に接続されたデー
タ線である。すなわち、本実施例では、p型Si基板1
1上に形成されたp型Si島15、n+型不純物拡散層
16.ワード線を兼ねるゲート電極17、ゲート絶縁膜
7、n+型不純物拡散層12により構成された縦型MI
Sトランジスタと、n+型不純物拡散層12、容量絶縁
膜3.プレート電極13により構成された電荷蓄積素子
からなるダイナミックRAM用メモリセルが示されてい
る。本実施例では、メモリセル全体がSi基板11から
絶縁膜100により絶縁されているため、α線入射によ
るソフトエラーに強いという特徴を有する。また、周辺
回路部からの雑音電荷に対しても耐性が大きい。
層、3は容量絶縁膜、13はプレート電極、14は絶縁
膜、17はワード線を兼ねるゲート電極、7はゲート絶
縁膜、18はn+型不純物拡散層16に接続されたデー
タ線である。すなわち、本実施例では、p型Si基板1
1上に形成されたp型Si島15、n+型不純物拡散層
16.ワード線を兼ねるゲート電極17、ゲート絶縁膜
7、n+型不純物拡散層12により構成された縦型MI
Sトランジスタと、n+型不純物拡散層12、容量絶縁
膜3.プレート電極13により構成された電荷蓄積素子
からなるダイナミックRAM用メモリセルが示されてい
る。本実施例では、メモリセル全体がSi基板11から
絶縁膜100により絶縁されているため、α線入射によ
るソフトエラーに強いという特徴を有する。また、周辺
回路部からの雑音電荷に対しても耐性が大きい。
なお、n+型不純物拡散層12は、Si島15の中心部
tこ達するまで形成されていなくてもよく、Si島15
の側壁表面領域に形成されていればよい。
tこ達するまで形成されていなくてもよく、Si島15
の側壁表面領域に形成されていればよい。
第3図(a)〜(j)は、第1図に示した半導体記憶装
置の製造方法の一実施例を示したものである。
置の製造方法の一実施例を示したものである。
まず、Si基板11上に第1のSi、N4膜31を化学
気相成長法(以下CVD法という)により被着した後、
ホトリソグラフィー技術を用いて、Si3N4膜31上
に図示しないホトレジスト膜を形成し、該レジスト膜を
マスクとして異方性ドライエツチングを行ない、Si3
N4膜31およびSi基板11をエツチングして、Si
島32を形成する(第3図(a))。
気相成長法(以下CVD法という)により被着した後、
ホトリソグラフィー技術を用いて、Si3N4膜31上
に図示しないホトレジスト膜を形成し、該レジスト膜を
マスクとして異方性ドライエツチングを行ない、Si3
N4膜31およびSi基板11をエツチングして、Si
島32を形成する(第3図(a))。
次に、上記Si基板11上に、第2のSi3N4膜33
をCVD法により被着し、異方性ドライエツチングを行
なって、Si島32の側壁のみに第2のSi3N4膜3
3を残した後、さらに異方性ドライエツチングを行なう
ことにより、Si基板11をエツチングしてSi島32
をさらに長く形成する(第3図(b))。
をCVD法により被着し、異方性ドライエツチングを行
なって、Si島32の側壁のみに第2のSi3N4膜3
3を残した後、さらに異方性ドライエツチングを行なう
ことにより、Si基板11をエツチングしてSi島32
をさらに長く形成する(第3図(b))。
次に、上記Si基板11上に、第3のSi、N。
膜34をCVD法により被着し、異方性ドライエツチン
グを行ない、Si島32の側壁のみにSi、N4膜34
を残した後に、Si基板11を等方性エツチングにより
エツチングして、Si島32の根もと(底部)を細くく
びれさせる(第3図(C))。
グを行ない、Si島32の側壁のみにSi、N4膜34
を残した後に、Si基板11を等方性エツチングにより
エツチングして、Si島32の根もと(底部)を細くく
びれさせる(第3図(C))。
次に、Si島32の根もとを除き、Si島32の全体を
耐酸化性のSi、N4膜(31,33,34)により覆
った状態で酸化することにより、Si基板11とSi島
32を電気的に絶縁分離するためのS i O2膜35
を形成する(第3図(d))。この酸化を十分に行なう
ことができ、Si島32の根もとに十分なS i O,
膜35を形成できることにより、Si基板11とSi島
32とを完全に絶縁分離することができる場合には、第
3図(c)のSiの等方性エツチング(Si島32の根
もとを細くする工程)を行なわなくてもよいことは言う
までもない。
耐酸化性のSi、N4膜(31,33,34)により覆
った状態で酸化することにより、Si基板11とSi島
32を電気的に絶縁分離するためのS i O2膜35
を形成する(第3図(d))。この酸化を十分に行なう
ことができ、Si島32の根もとに十分なS i O,
膜35を形成できることにより、Si基板11とSi島
32とを完全に絶縁分離することができる場合には、第
3図(c)のSiの等方性エツチング(Si島32の根
もとを細くする工程)を行なわなくてもよいことは言う
までもない。
次に、Si、N4膜34を除去した後、気相拡散法によ
りリンをSi島32の下部側壁表面に拡散し、n+型不
純物拡散層36を形成する(第3図(e))。ここで、
リンをSi島32の中心部まで拡散させてもよい。
りリンをSi島32の下部側壁表面に拡散し、n+型不
純物拡散層36を形成する(第3図(e))。ここで、
リンをSi島32の中心部まで拡散させてもよい。
次に、n+型不純物拡散層36の表面を酸化し、容量絶
縁膜37を形成した後、多結晶Si膜をSi溝内に埋め
込み、表面から所望の位置まで等方性エツチングを行な
うことにより容量部のプレート電極38を形成する(第
3図(f))。
縁膜37を形成した後、多結晶Si膜をSi溝内に埋め
込み、表面から所望の位置まで等方性エツチングを行な
うことにより容量部のプレート電極38を形成する(第
3図(f))。
次に、プレート電極用多結晶Si膜38の表面を酸化し
、S i O,膜39を形成する(第3図(g))。
、S i O,膜39を形成する(第3図(g))。
次に、Si、N、膜33を除去し、酸化することにより
ゲート絶縁膜となるSiO2膜13膜製31し、さらに
多結晶Si膜をCVD法により被着し、異方性ドライエ
ツチングを行なうことにより。
ゲート絶縁膜となるSiO2膜13膜製31し、さらに
多結晶Si膜をCVD法により被着し、異方性ドライエ
ツチングを行なうことにより。
Si島の上部側壁に多結晶Si膜を残し、ゲート電極を
兼ねるワード線132を形成する(第3図(h))。
兼ねるワード線132を形成する(第3図(h))。
次に、Si島32の上部表面のSi、N4膜31を除去
し、Si島32の上部表面を酸化してS x Oz 1
33を形成した後、イオン打込み法によりn+型不純物
拡散層134を形成する(第3図(i))。
し、Si島32の上部表面を酸化してS x Oz 1
33を形成した後、イオン打込み法によりn+型不純物
拡散層134を形成する(第3図(i))。
最後に、CVD法を用いてSiO2膜13膜製35し、
該5in2膜135に開孔した後、データ線136を形
成することにより、第1図に示したものと等価な半導体
記憶装置が形成できる(第3図(j))。
該5in2膜135に開孔した後、データ線136を形
成することにより、第1図に示したものと等価な半導体
記憶装置が形成できる(第3図(j))。
実施例 2
第4図(a)、(b)は、本発明の第2の実施例の半導
体記憶装置のレイアウト例を示す図である。第4図(a
)は、平面図、第4図(b)は、そのA−A’ 断面図
である。
体記憶装置のレイアウト例を示す図である。第4図(a
)は、平面図、第4図(b)は、そのA−A’ 断面図
である。
ワード線17の厚さは、Si島高量間隔の1/2より薄
い(1/2より薄くないと、ワード線17どうしが導通
してしまう。)。この場合、第3図に示した製造方法を
用いると、ワード線加工用の異方性ドライエツチングに
よりSi島毎にワード線は分離される。第4図(b)の
A−A’断面はこれでよいが、第4図(a)において、
A−A′線と垂直な方向は、ワード線を接続させる必要
があるため、ワード線を接続するために該接続部に図示
しないホトレジスト膜を形成し、ワード線の異方性ドラ
イエツチング時のマスクとして用いる。この方法により
同図(a)に示すごとく、高量のワード線配線を実現す
ることができる。なお、40はコンタクト穴である。
い(1/2より薄くないと、ワード線17どうしが導通
してしまう。)。この場合、第3図に示した製造方法を
用いると、ワード線加工用の異方性ドライエツチングに
よりSi島毎にワード線は分離される。第4図(b)の
A−A’断面はこれでよいが、第4図(a)において、
A−A′線と垂直な方向は、ワード線を接続させる必要
があるため、ワード線を接続するために該接続部に図示
しないホトレジスト膜を形成し、ワード線の異方性ドラ
イエツチング時のマスクとして用いる。この方法により
同図(a)に示すごとく、高量のワード線配線を実現す
ることができる。なお、40はコンタクト穴である。
実施例 3
第5図は、本発明の第3の実施例のレイアウト例を示す
平面図である。
平面図である。
本実施例では、Si島の間隔を、データ線18と平行な
方向とワード線17に平行な方向とでそれぞれ同図中の
a、bと変えている。もしワード線用多結晶Si膜の厚
さtを a / 2 > t > b / 2
(1)となるように設定すると、第3図の製造方法
によりワード線を形成すると、上記ワード線用レジスト
パターンを設けなくても、ワード線方向のみに連続した
ワード線が形成可能である。
方向とワード線17に平行な方向とでそれぞれ同図中の
a、bと変えている。もしワード線用多結晶Si膜の厚
さtを a / 2 > t > b / 2
(1)となるように設定すると、第3図の製造方法
によりワード線を形成すると、上記ワード線用レジスト
パターンを設けなくても、ワード線方向のみに連続した
ワード線が形成可能である。
実施例 4
第6図(a)、(b)は、それぞれ本発明の第4の実施
例のレイアウト例を示す平面図、およびそのB−B’断
面図である。本実施例は、折り返しビット線を考慮して
レイアウトした例である(第6図(a))。本実施例に
おいても、第5図の実施例と同様に、Si島高量スペー
スを変え、同図中でd < cとすることにより、平面
図上、上下方向に連続したワード線を自己整合的に形成
することができる。第6図(b)の中央部のワード線1
7′ は狭い方のSi島間隔にワード線材料が埋った状
態を示している。
例のレイアウト例を示す平面図、およびそのB−B’断
面図である。本実施例は、折り返しビット線を考慮して
レイアウトした例である(第6図(a))。本実施例に
おいても、第5図の実施例と同様に、Si島高量スペー
スを変え、同図中でd < cとすることにより、平面
図上、上下方向に連続したワード線を自己整合的に形成
することができる。第6図(b)の中央部のワード線1
7′ は狭い方のSi島間隔にワード線材料が埋った状
態を示している。
実施例 5
第7図(a)、(b)は、それぞれ本発明の実施例のレ
イアウト例を示す平面図、およびそのCC/断面図であ
る。本実施例では、Si島72は一つながりのSiライ
ンを一定間隔で酸化することにより分離形成されている
。第7図(a)の場合、Si島72の左右両側面には独
立のメモリセルを形成可能であり、1つのSi島に2つ
のメモリセルを形成できる。
イアウト例を示す平面図、およびそのCC/断面図であ
る。本実施例では、Si島72は一つながりのSiライ
ンを一定間隔で酸化することにより分離形成されている
。第7図(a)の場合、Si島72の左右両側面には独
立のメモリセルを形成可能であり、1つのSi島に2つ
のメモリセルを形成できる。
実施例 6
第8図(a)、(b)は、本発明の第6の実施例を示す
平面図、およびそのD−D’断面図で、ワード線への給
電部の構成例を示したものである。
平面図、およびそのD−D’断面図で、ワード線への給
電部の構成例を示したものである。
ところで、メモリセルの外にある周辺回路部82はエツ
チングせずに残したSi表面上に形成される。第3図の
製造方法では、Si島の側壁には全てワード線材料が残
る。従って、この周辺回路部82の側壁部にも全てワー
ド線材料85が残る。
チングせずに残したSi表面上に形成される。第3図の
製造方法では、Si島の側壁には全てワード線材料が残
る。従って、この周辺回路部82の側壁部にも全てワー
ド線材料85が残る。
ワード線を延長してメモリセル部と周辺回路部を接続す
ると、周辺回路部側壁に残ったワード線材料85を介し
て全てのワード線がつながることになる。そこで、メモ
リセル部の端部近傍にメモリセルとしては用いないSi
島87を形成し、この上で一度ワード線へのコンタクト
を形成し、別の配線材料83を用いて周辺回路へ接続し
たのが本実施例である。
ると、周辺回路部側壁に残ったワード線材料85を介し
て全てのワード線がつながることになる。そこで、メモ
リセル部の端部近傍にメモリセルとしては用いないSi
島87を形成し、この上で一度ワード線へのコンタクト
を形成し、別の配線材料83を用いて周辺回路へ接続し
たのが本実施例である。
なお、上記各実施例では、nチャネル型メモリセルの例
について説明したが、pチャネル型メモリセルであって
も同様の構造を実現できることはいうまでもない。
について説明したが、pチャネル型メモリセルであって
も同様の構造を実現できることはいうまでもない。
以上説明したように、本発明によれば、たとえα線が半
導体基板に入射し、該半導体基板中で正または負の電荷
が発生しても、メモリセルが形成された半導体島が半導
体基板から絶縁されているため、これらの電荷をメモリ
セルが収集して起こるソフトエラー現象を防止できる効
果がある。また、周辺回路部からの雑音電荷に対しても
同様に耐性があるのは言うまでもない。
導体基板に入射し、該半導体基板中で正または負の電荷
が発生しても、メモリセルが形成された半導体島が半導
体基板から絶縁されているため、これらの電荷をメモリ
セルが収集して起こるソフトエラー現象を防止できる効
果がある。また、周辺回路部からの雑音電荷に対しても
同様に耐性があるのは言うまでもない。
第1図は、本発明の第1の実施例の半導体記憶装置の断
面図、第2図は、従来の半導体記憶装置の一例の断面図
、第3図(a)〜(j)は、第1図の半導体記憶装置の
製造方法を示す断面図、第4図(a)、(b)は、本発
明の第2の実施例の平面図およびそのA−A’断面図、
第5図は1本発明の第3の実施例の平面図、第6図(a
)、(b)は、本発明の第4の実施例の平面図およびそ
のB−B’断面図、第7図(a)、(b)は、本発明の
第5の実施例の平面図およびそのC−C′断面図、第8
図(a)、(b)は、本発明の第6の実施例の平面図お
よびそのD−D’断面図である。 3.37・・・容量絶縁膜 7・・・ゲート絶縁膜 11.21・・・p型Si基板 12.16.36,134・・・n“型不純物拡散層1
3.38・・・プレート電極 14・・・絶縁膜 15.22.32.72・・・p型Si島17.132
・・・ワード線(ゲート電極)18.136・・・デー
タ線 31.33.34・・・Si3N4膜 35.39.71.131.133.135・・・S
i O,膜 35.100・・・絶縁膜 40・・・コンタクト穴 81・・・ワード線への配線層 82・・・メモリセル周辺回路部 83・・・ワード線への配線層 84・・・絶縁膜 85・・・メモリセル周辺回路部の側壁に残ったワード
線用材料 86・・・周辺回路部の壁
面図、第2図は、従来の半導体記憶装置の一例の断面図
、第3図(a)〜(j)は、第1図の半導体記憶装置の
製造方法を示す断面図、第4図(a)、(b)は、本発
明の第2の実施例の平面図およびそのA−A’断面図、
第5図は1本発明の第3の実施例の平面図、第6図(a
)、(b)は、本発明の第4の実施例の平面図およびそ
のB−B’断面図、第7図(a)、(b)は、本発明の
第5の実施例の平面図およびそのC−C′断面図、第8
図(a)、(b)は、本発明の第6の実施例の平面図お
よびそのD−D’断面図である。 3.37・・・容量絶縁膜 7・・・ゲート絶縁膜 11.21・・・p型Si基板 12.16.36,134・・・n“型不純物拡散層1
3.38・・・プレート電極 14・・・絶縁膜 15.22.32.72・・・p型Si島17.132
・・・ワード線(ゲート電極)18.136・・・デー
タ線 31.33.34・・・Si3N4膜 35.39.71.131.133.135・・・S
i O,膜 35.100・・・絶縁膜 40・・・コンタクト穴 81・・・ワード線への配線層 82・・・メモリセル周辺回路部 83・・・ワード線への配線層 84・・・絶縁膜 85・・・メモリセル周辺回路部の側壁に残ったワード
線用材料 86・・・周辺回路部の壁
Claims (1)
- 【特許請求の範囲】 1、半導体基板上に形成され、かつ、絶縁膜により上記
半導体基板から絶縁された半導体島に、スイッチング素
子と電荷蓄積素子とが上下方向に配置されていることを
特徴とする半導体記憶装置。 2、上記半導体がシリコンであることを特徴とすること
を特徴とする特許請求の範囲第1項記載の半導体記憶素
子。 3、上記スイッチング素子が、上記半導体島の側壁上に
絶縁膜を介して形成された筒状ゲート電極を有する縦型
MISトランジスタであることを特徴とする特許請求の
範囲第1項記載の半導体記憶装置。 4、第1導電型の上記半導体島の下部の少なくとも側壁
表面領域に上記第1導電型とは反対導電型の第2導電型
の不純物ドープ層が形成され、該不純物ドープ層表面上
に、容量絶縁膜と、該容量絶縁膜上の電極により構成さ
れた上記電荷蓄積素子を有することを特徴とする特許請
求の範囲第1項記載の半導体記憶装置。 5、上記半導体島が平面的に見ると線状に形成され、該
線状の半導体島は一定間隔ごとに絶縁膜により絶縁分離
され、該絶縁膜により絶縁分離された上記半導体島の両
側面の表面に、それぞれ上記スイッチング素子と電荷蓄
積素子とが上下方向に配置されていることを特徴とする
特許請求の範囲第1項記載の半導体記憶装置。 6、少なくとも1組の、スイッチング素子および電荷蓄
積素子が配置され、絶縁膜で絶縁された複数個の半導体
島が一定間隔で並べられて集積回路が構成されているこ
とを特徴とする特許請求の範囲第1項記載の半導体記憶
装置。 7、メモリセルの周辺回路部の端部近傍に、記憶素子に
用いない半導体島を少なくとも1個配置し、該半導体島
上にゲート電極配線と、該ゲート電極配線および上記周
辺回路部とのコンタクト配線を有することを特徴とする
特許請求の範囲第6項記載の半導体記憶装置。 8、半導体基板上に第1の耐酸化性膜を被着した後、異
方性エッチングを行なうことにより上記第1の耐酸化性
膜および上記半導体基板をエッチングし、上部に上記第
1の耐酸化性膜が載置された半導体島を形成する第1の
工程と、上記半導体島が形成された上記半導体基板上に
第2の耐酸化性膜を被着し、異方性エッチングを行なう
ことにより、上記半導体島の側壁に上記第2の耐酸化性
膜を残し、上記半導体島の側壁および上部に残された上
記第1および上記第2の耐酸化性膜をマスクとして異方
性エッチングを行なうことによって上記半導体基板をさ
らにエッチングする第2の工程と、上記半導体島が形成
された上記半導体基板上に第3の耐酸化性膜を被着し、
異方性エッチングを行なうことにより、上記半導体島の
側壁に上記第3の耐酸化性膜を残す第3の工程と、上記
第1〜第3の耐酸化性膜をマスクとして上記半導体基板
表面を酸化して絶縁膜を形成し、上記絶縁膜により上記
半導体島を上記半導体基板から絶縁分離する第4の工程
とを含むことを特徴とする半導体記憶装置の製造方法。 9、上記第3の工程と第4の工程との間に、上記第1〜
第3の耐酸化性膜をマスクとして等方性エッチングを行
なうことにより上記半導体島の底部を細くする工程を有
することを特徴とする特許請求の範囲第8項記載の半導
体記憶装置の製造方法。 10、上記第4の工程の後、上記耐酸化性膜の一部を除
去し、上記半導体島の下部側壁表面に上記半導体島に含
まれる不純物の第1導電型とは反対の第2導電型の不純
物ドープ層を形成する第5の工程と、上記不純物ドープ
層の表面に容量絶縁膜を形成する第6の工程と、導電膜
を埋込み、表面から所望の位置まで等方性エッチングを
行なうことにより上記絶縁膜上で、かつ上記容量絶縁膜
に接する容量電極を形成する第7の工程と、上記導電膜
上に第2の絶縁膜を形成する第8の工程と、導電膜を埋
込み、異方性ドライエッチングを行なうことにより、上
記半導体島の上部側壁に該導電膜を残す第9の工程と、
上記半導体島の上部表面の上記耐酸化性膜を除去し、上
記半導体島の上部表面に第3の絶縁膜を形成した後、上
記半導体島の上部表面に上記第2導電型の不純物ドープ
層を形成する第10の工程と、上記第2の絶縁膜上に第
4の絶縁膜を埋め込む第11の工程と、上記半導体島上
の上記第4の絶縁膜に開口を形成した後、導電膜を形成
する第12の工程を含むことを特徴とする特許請求の範
囲第8項記載の半導体記憶装置の製造方法。 11、上記第8の工程と第9の工程との間に、上記耐酸
化性膜を除去し、上記半導体島の側壁表面にゲート絶縁
膜を形成する工程を有することを特徴とする特許請求の
範囲第8項記載の半導体記憶装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62310821A JP2606857B2 (ja) | 1987-12-10 | 1987-12-10 | 半導体記憶装置の製造方法 |
| US07/279,350 US4967247A (en) | 1987-12-10 | 1988-12-02 | Vertical dynamic random access memory |
| KR1019880016397A KR920004658B1 (ko) | 1987-12-10 | 1988-12-09 | 세로형 다이나믹랜덤 액세스메모리의 제조방법 |
| DE3841588A DE3841588A1 (de) | 1987-12-10 | 1988-12-09 | Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung |
| US07/564,470 US5106775A (en) | 1987-12-10 | 1990-07-30 | Process for manufacturing vertical dynamic random access memories |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62310821A JP2606857B2 (ja) | 1987-12-10 | 1987-12-10 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01152660A true JPH01152660A (ja) | 1989-06-15 |
| JP2606857B2 JP2606857B2 (ja) | 1997-05-07 |
Family
ID=18009819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62310821A Expired - Lifetime JP2606857B2 (ja) | 1987-12-10 | 1987-12-10 | 半導体記憶装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US4967247A (ja) |
| JP (1) | JP2606857B2 (ja) |
| KR (1) | KR920004658B1 (ja) |
| DE (1) | DE3841588A1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01248558A (ja) * | 1988-03-29 | 1989-10-04 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JPH0254961A (ja) * | 1988-08-19 | 1990-02-23 | Sony Corp | メモリ装置の製造方法 |
| JPH02252264A (ja) * | 1989-03-27 | 1990-10-11 | Oki Electric Ind Co Ltd | 半導体記憶装置の製造方法 |
| US5270239A (en) * | 1991-08-21 | 1993-12-14 | Hyundai Electronics Industries Co., Ltd. | Method for manufacturing a dynamic random access memory cell |
| JP2005303109A (ja) * | 2004-04-14 | 2005-10-27 | Takehide Shirato | 半導体記憶装置 |
| JP2024526463A (ja) * | 2022-06-21 | 2024-07-19 | チャンシン メモリー テクノロジーズ インコーポレイテッド | 半導体構造及びその製造方法、メモリ |
Families Citing this family (362)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0333426B1 (en) * | 1988-03-15 | 1996-07-10 | Kabushiki Kaisha Toshiba | Dynamic RAM |
| US5346834A (en) * | 1988-11-21 | 1994-09-13 | Hitachi, Ltd. | Method for manufacturing a semiconductor device and a semiconductor memory device |
| US5124766A (en) * | 1989-06-30 | 1992-06-23 | Texas Instruments Incorporated | Filament channel transistor interconnected with a conductor |
| US5181089A (en) * | 1989-08-15 | 1993-01-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device and a method for producing the same |
| DE4041271C2 (de) * | 1989-12-25 | 1998-10-08 | Toshiba Kawasaki Kk | Halbleitervorrichtung mit einem ferroelektrischen Kondensator |
| JP2572864B2 (ja) * | 1990-02-01 | 1997-01-16 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5218218A (en) * | 1990-02-01 | 1993-06-08 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| US5466961A (en) | 1991-04-23 | 1995-11-14 | Canon Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| EP0535541B1 (de) * | 1991-10-02 | 1996-03-13 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer Grabenstruktur in einem Substrat |
| US5635411A (en) * | 1991-11-12 | 1997-06-03 | Rohm Co., Ltd. | Method of making semiconductor apparatus |
| US5208172A (en) * | 1992-03-02 | 1993-05-04 | Motorola, Inc. | Method for forming a raised vertical transistor |
| US5313089A (en) * | 1992-05-26 | 1994-05-17 | Motorola, Inc. | Capacitor and a memory cell formed therefrom |
| DE69324864T2 (de) * | 1992-08-21 | 1999-10-07 | Stmicroelectronics, Inc. | Verfahren zur Herstellung einer Halbleiter-Speicherstruktur vom vertikalen Typ und nach dem Verfahren hergestellte Struktur |
| EP0683921B1 (en) * | 1993-02-04 | 2004-06-16 | Cornell Research Foundation, Inc. | Microstructures and single mask, single-crystal process for fabrication thereof |
| US5382540A (en) * | 1993-09-20 | 1995-01-17 | Motorola, Inc. | Process for forming an electrically programmable read-only memory cell |
| KR0141218B1 (ko) * | 1993-11-24 | 1998-07-15 | 윤종용 | 고집적 반도체장치의 제조방법 |
| KR960016773B1 (en) * | 1994-03-28 | 1996-12-20 | Samsung Electronics Co Ltd | Buried bit line and cylindrical gate cell and forming method thereof |
| US5885864A (en) * | 1996-10-24 | 1999-03-23 | Micron Technology, Inc. | Method for forming compact memory cell using vertical devices |
| US8058142B2 (en) | 1996-11-04 | 2011-11-15 | Besang Inc. | Bonded semiconductor structure and method of making the same |
| US7800199B2 (en) * | 2003-06-24 | 2010-09-21 | Oh Choonsik | Semiconductor circuit |
| US7633162B2 (en) * | 2004-06-21 | 2009-12-15 | Sang-Yun Lee | Electronic circuit with embedded memory |
| US20050280155A1 (en) * | 2004-06-21 | 2005-12-22 | Sang-Yun Lee | Semiconductor bonding and layer transfer method |
| US8018058B2 (en) * | 2004-06-21 | 2011-09-13 | Besang Inc. | Semiconductor memory device |
| US6177299B1 (en) | 1998-01-15 | 2001-01-23 | International Business Machines Corporation | Transistor having substantially isolated body and method of making the same |
| US6069390A (en) | 1998-01-15 | 2000-05-30 | International Business Machines Corporation | Semiconductor integrated circuits with mesas |
| US6172390B1 (en) * | 1998-03-25 | 2001-01-09 | Siemens Aktiengesellschaft | Semiconductor device with vertical transistor and buried word line |
| US6037620A (en) * | 1998-06-08 | 2000-03-14 | International Business Machines Corporation | DRAM cell with transfer device extending along perimeter of trench storage capacitor |
| WO2000019529A1 (de) * | 1998-09-25 | 2000-04-06 | Infineon Technologies Ag | Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung |
| DE10038728A1 (de) * | 2000-07-31 | 2002-02-21 | Infineon Technologies Ag | Halbleiterspeicher-Zellenanordnung und Verfahren zu deren Herstellung |
| AU2001286432A1 (en) | 2000-08-14 | 2002-02-25 | Matrix Semiconductor, Inc. | Dense arrays and charge storage devices, and methods for making same |
| US6794242B1 (en) * | 2000-09-29 | 2004-09-21 | Infineon Technologies Ag | Extendible process for improved top oxide layer for DRAM array and the gate interconnects while providing self-aligned gate contacts |
| US6841813B2 (en) | 2001-08-13 | 2005-01-11 | Matrix Semiconductor, Inc. | TFT mask ROM and method for making same |
| KR100454072B1 (ko) * | 2001-12-24 | 2004-10-26 | 동부전자 주식회사 | 반도체소자 및 그 제조방법 |
| US7106685B2 (en) * | 2002-10-29 | 2006-09-12 | Salvatore J. Calaio | Turntable with vertically adjustable platter |
| US20100133695A1 (en) * | 2003-01-12 | 2010-06-03 | Sang-Yun Lee | Electronic circuit with embedded memory |
| US7799675B2 (en) * | 2003-06-24 | 2010-09-21 | Sang-Yun Lee | Bonded semiconductor structure and method of fabricating the same |
| US8471263B2 (en) * | 2003-06-24 | 2013-06-25 | Sang-Yun Lee | Information storage system which includes a bonded semiconductor structure |
| US20100190334A1 (en) * | 2003-06-24 | 2010-07-29 | Sang-Yun Lee | Three-dimensional semiconductor structure and method of manufacturing the same |
| US7632738B2 (en) * | 2003-06-24 | 2009-12-15 | Sang-Yun Lee | Wafer bonding method |
| US7863748B2 (en) * | 2003-06-24 | 2011-01-04 | Oh Choonsik | Semiconductor circuit and method of fabricating the same |
| US7867822B2 (en) | 2003-06-24 | 2011-01-11 | Sang-Yun Lee | Semiconductor memory device |
| US8071438B2 (en) * | 2003-06-24 | 2011-12-06 | Besang Inc. | Semiconductor circuit |
| US20060046392A1 (en) * | 2004-08-26 | 2006-03-02 | Manning H M | Methods of forming vertical transistor structures |
| US8367524B2 (en) * | 2005-03-29 | 2013-02-05 | Sang-Yun Lee | Three-dimensional integrated circuit structure |
| US20110143506A1 (en) * | 2009-12-10 | 2011-06-16 | Sang-Yun Lee | Method for fabricating a semiconductor memory device |
| US8455978B2 (en) | 2010-05-27 | 2013-06-04 | Sang-Yun Lee | Semiconductor circuit structure and method of making the same |
| US7786460B2 (en) * | 2005-11-15 | 2010-08-31 | Macronix International Co., Ltd. | Phase change memory device and manufacturing method |
| US7635855B2 (en) * | 2005-11-15 | 2009-12-22 | Macronix International Co., Ltd. | I-shaped phase change memory cell |
| US7394088B2 (en) * | 2005-11-15 | 2008-07-01 | Macronix International Co., Ltd. | Thermally contained/insulated phase change memory device and method (combined) |
| US7414258B2 (en) | 2005-11-16 | 2008-08-19 | Macronix International Co., Ltd. | Spacer electrode small pin phase change memory RAM and manufacturing method |
| US7449710B2 (en) * | 2005-11-21 | 2008-11-11 | Macronix International Co., Ltd. | Vacuum jacket for phase change memory element |
| US7829876B2 (en) * | 2005-11-21 | 2010-11-09 | Macronix International Co., Ltd. | Vacuum cell thermal isolation for a phase change memory device |
| US7599217B2 (en) * | 2005-11-22 | 2009-10-06 | Macronix International Co., Ltd. | Memory cell device and manufacturing method |
| US7688619B2 (en) * | 2005-11-28 | 2010-03-30 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| US7459717B2 (en) | 2005-11-28 | 2008-12-02 | Macronix International Co., Ltd. | Phase change memory cell and manufacturing method |
| US7521364B2 (en) * | 2005-12-02 | 2009-04-21 | Macronix Internation Co., Ltd. | Surface topology improvement method for plug surface areas |
| US7531825B2 (en) * | 2005-12-27 | 2009-05-12 | Macronix International Co., Ltd. | Method for forming self-aligned thermal isolation cell for a variable resistance memory array |
| US8062833B2 (en) * | 2005-12-30 | 2011-11-22 | Macronix International Co., Ltd. | Chalcogenide layer etching method |
| US7595218B2 (en) * | 2006-01-09 | 2009-09-29 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| US7560337B2 (en) * | 2006-01-09 | 2009-07-14 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| US7741636B2 (en) * | 2006-01-09 | 2010-06-22 | Macronix International Co., Ltd. | Programmable resistive RAM and manufacturing method |
| KR100723527B1 (ko) * | 2006-02-13 | 2007-05-30 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비한 반도체 소자의 제조방법 및그에 의해 제조된 반도체 소자 |
| US7696506B2 (en) * | 2006-06-27 | 2010-04-13 | Macronix International Co., Ltd. | Memory cell with memory material insulation and manufacturing method |
| US7785920B2 (en) | 2006-07-12 | 2010-08-31 | Macronix International Co., Ltd. | Method for making a pillar-type phase change memory element |
| US7772581B2 (en) * | 2006-09-11 | 2010-08-10 | Macronix International Co., Ltd. | Memory device having wide area phase change element and small electrode contact area |
| US7504653B2 (en) * | 2006-10-04 | 2009-03-17 | Macronix International Co., Ltd. | Memory cell device with circumferentially-extending memory element |
| US7863655B2 (en) | 2006-10-24 | 2011-01-04 | Macronix International Co., Ltd. | Phase change memory cells with dual access devices |
| US7473576B2 (en) | 2006-12-06 | 2009-01-06 | Macronix International Co., Ltd. | Method for making a self-converged void and bottom electrode for memory cell |
| US7476587B2 (en) | 2006-12-06 | 2009-01-13 | Macronix International Co., Ltd. | Method for making a self-converged memory material element for memory cell |
| US7903447B2 (en) | 2006-12-13 | 2011-03-08 | Macronix International Co., Ltd. | Method, apparatus and computer program product for read before programming process on programmable resistive memory cell |
| US7718989B2 (en) * | 2006-12-28 | 2010-05-18 | Macronix International Co., Ltd. | Resistor random access memory cell device |
| US7872302B2 (en) * | 2007-01-15 | 2011-01-18 | Samsung Electronics Co., Ltd. | Semiconductor device having vertical transistor formed on an active pattern protruding from a substrate |
| US7619311B2 (en) * | 2007-02-02 | 2009-11-17 | Macronix International Co., Ltd. | Memory cell device with coplanar electrode surface and method |
| US7884343B2 (en) * | 2007-02-14 | 2011-02-08 | Macronix International Co., Ltd. | Phase change memory cell with filled sidewall memory element and method for fabricating the same |
| US7956344B2 (en) | 2007-02-27 | 2011-06-07 | Macronix International Co., Ltd. | Memory cell with memory element contacting ring-shaped upper end of bottom electrode |
| US7786461B2 (en) * | 2007-04-03 | 2010-08-31 | Macronix International Co., Ltd. | Memory structure with reduced-size memory element between memory material portions |
| US7569844B2 (en) | 2007-04-17 | 2009-08-04 | Macronix International Co., Ltd. | Memory cell sidewall contacting side electrode |
| US7777215B2 (en) | 2007-07-20 | 2010-08-17 | Macronix International Co., Ltd. | Resistive memory structure with buffer layer |
| US7729161B2 (en) * | 2007-08-02 | 2010-06-01 | Macronix International Co., Ltd. | Phase change memory with dual word lines and source lines and method of operating same |
| US8178386B2 (en) | 2007-09-14 | 2012-05-15 | Macronix International Co., Ltd. | Phase change memory cell array with self-converged bottom electrode and method for manufacturing |
| US7642125B2 (en) * | 2007-09-14 | 2010-01-05 | Macronix International Co., Ltd. | Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing |
| JP5614915B2 (ja) * | 2007-09-27 | 2014-10-29 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置、半導体装置の製造方法並びにデータ処理システム |
| US7919766B2 (en) | 2007-10-22 | 2011-04-05 | Macronix International Co., Ltd. | Method for making self aligning pillar memory cell device |
| US7646631B2 (en) | 2007-12-07 | 2010-01-12 | Macronix International Co., Ltd. | Phase change memory cell having interface structures with essentially equal thermal impedances and manufacturing methods |
| US7639527B2 (en) | 2008-01-07 | 2009-12-29 | Macronix International Co., Ltd. | Phase change memory dynamic resistance test and manufacturing methods |
| US7879643B2 (en) * | 2008-01-18 | 2011-02-01 | Macronix International Co., Ltd. | Memory cell with memory element contacting an inverted T-shaped bottom electrode |
| US7879645B2 (en) * | 2008-01-28 | 2011-02-01 | Macronix International Co., Ltd. | Fill-in etching free pore device |
| US8158965B2 (en) | 2008-02-05 | 2012-04-17 | Macronix International Co., Ltd. | Heating center PCRAM structure and methods for making |
| US8084842B2 (en) * | 2008-03-25 | 2011-12-27 | Macronix International Co., Ltd. | Thermally stabilized electrode structure |
| US8030634B2 (en) | 2008-03-31 | 2011-10-04 | Macronix International Co., Ltd. | Memory array with diode driver and method for fabricating the same |
| US7825398B2 (en) | 2008-04-07 | 2010-11-02 | Macronix International Co., Ltd. | Memory cell having improved mechanical stability |
| US7791057B2 (en) * | 2008-04-22 | 2010-09-07 | Macronix International Co., Ltd. | Memory cell having a buried phase change region and method for fabricating the same |
| US8077505B2 (en) * | 2008-05-07 | 2011-12-13 | Macronix International Co., Ltd. | Bipolar switching of phase change device |
| US7701750B2 (en) * | 2008-05-08 | 2010-04-20 | Macronix International Co., Ltd. | Phase change device having two or more substantial amorphous regions in high resistance state |
| US8415651B2 (en) * | 2008-06-12 | 2013-04-09 | Macronix International Co., Ltd. | Phase change memory cell having top and bottom sidewall contacts |
| US8134857B2 (en) * | 2008-06-27 | 2012-03-13 | Macronix International Co., Ltd. | Methods for high speed reading operation of phase change memory and device employing same |
| US7932506B2 (en) | 2008-07-22 | 2011-04-26 | Macronix International Co., Ltd. | Fully self-aligned pore-type memory cell having diode access device |
| US20100019215A1 (en) * | 2008-07-22 | 2010-01-28 | Macronix International Co., Ltd. | Mushroom type memory cell having self-aligned bottom electrode and diode access device |
| US7903457B2 (en) * | 2008-08-19 | 2011-03-08 | Macronix International Co., Ltd. | Multiple phase change materials in an integrated circuit for system on a chip application |
| US7719913B2 (en) * | 2008-09-12 | 2010-05-18 | Macronix International Co., Ltd. | Sensing circuit for PCRAM applications |
| US8324605B2 (en) * | 2008-10-02 | 2012-12-04 | Macronix International Co., Ltd. | Dielectric mesh isolated phase change structure for phase change memory |
| US7897954B2 (en) | 2008-10-10 | 2011-03-01 | Macronix International Co., Ltd. | Dielectric-sandwiched pillar memory device |
| US8036014B2 (en) * | 2008-11-06 | 2011-10-11 | Macronix International Co., Ltd. | Phase change memory program method without over-reset |
| US8907316B2 (en) * | 2008-11-07 | 2014-12-09 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline and single crystal semiconductor regions |
| US8664689B2 (en) | 2008-11-07 | 2014-03-04 | Macronix International Co., Ltd. | Memory cell access device having a pn-junction with polycrystalline plug and single-crystal semiconductor regions |
| US7869270B2 (en) * | 2008-12-29 | 2011-01-11 | Macronix International Co., Ltd. | Set algorithm for phase change memory cell |
| US8089137B2 (en) * | 2009-01-07 | 2012-01-03 | Macronix International Co., Ltd. | Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method |
| US8107283B2 (en) * | 2009-01-12 | 2012-01-31 | Macronix International Co., Ltd. | Method for setting PCRAM devices |
| US8030635B2 (en) * | 2009-01-13 | 2011-10-04 | Macronix International Co., Ltd. | Polysilicon plug bipolar transistor for phase change memory |
| US8064247B2 (en) * | 2009-01-14 | 2011-11-22 | Macronix International Co., Ltd. | Rewritable memory device based on segregation/re-absorption |
| US8933536B2 (en) | 2009-01-22 | 2015-01-13 | Macronix International Co., Ltd. | Polysilicon pillar bipolar transistor with self-aligned memory element |
| US8405420B2 (en) | 2009-04-14 | 2013-03-26 | Monolithic 3D Inc. | System comprising a semiconductor device and structure |
| US8373439B2 (en) | 2009-04-14 | 2013-02-12 | Monolithic 3D Inc. | 3D semiconductor device |
| US9711407B2 (en) | 2009-04-14 | 2017-07-18 | Monolithic 3D Inc. | Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer |
| US8754533B2 (en) | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
| US8362800B2 (en) | 2010-10-13 | 2013-01-29 | Monolithic 3D Inc. | 3D semiconductor device including field repairable logics |
| US8395191B2 (en) | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
| US7986042B2 (en) | 2009-04-14 | 2011-07-26 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
| US8384426B2 (en) * | 2009-04-14 | 2013-02-26 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
| US8378715B2 (en) | 2009-04-14 | 2013-02-19 | Monolithic 3D Inc. | Method to construct systems |
| US8362482B2 (en) | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
| US8427200B2 (en) | 2009-04-14 | 2013-04-23 | Monolithic 3D Inc. | 3D semiconductor device |
| US8084760B2 (en) | 2009-04-20 | 2011-12-27 | Macronix International Co., Ltd. | Ring-shaped electrode and manufacturing method for same |
| US8173987B2 (en) * | 2009-04-27 | 2012-05-08 | Macronix International Co., Ltd. | Integrated circuit 3D phase change memory array and manufacturing method |
| US8097871B2 (en) | 2009-04-30 | 2012-01-17 | Macronix International Co., Ltd. | Low operational current phase change memory structures |
| US7933139B2 (en) * | 2009-05-15 | 2011-04-26 | Macronix International Co., Ltd. | One-transistor, one-resistor, one-capacitor phase change memory |
| US8350316B2 (en) | 2009-05-22 | 2013-01-08 | Macronix International Co., Ltd. | Phase change memory cells having vertical channel access transistor and memory plane |
| US7968876B2 (en) | 2009-05-22 | 2011-06-28 | Macronix International Co., Ltd. | Phase change memory cell having vertical channel access transistor |
| US8809829B2 (en) * | 2009-06-15 | 2014-08-19 | Macronix International Co., Ltd. | Phase change memory having stabilized microstructure and manufacturing method |
| US8406033B2 (en) * | 2009-06-22 | 2013-03-26 | Macronix International Co., Ltd. | Memory device and method for sensing and fixing margin cells |
| US8363463B2 (en) * | 2009-06-25 | 2013-01-29 | Macronix International Co., Ltd. | Phase change memory having one or more non-constant doping profiles |
| US8238149B2 (en) * | 2009-06-25 | 2012-08-07 | Macronix International Co., Ltd. | Methods and apparatus for reducing defect bits in phase change memory |
| US8198619B2 (en) * | 2009-07-15 | 2012-06-12 | Macronix International Co., Ltd. | Phase change memory cell structure |
| US8110822B2 (en) * | 2009-07-15 | 2012-02-07 | Macronix International Co., Ltd. | Thermal protect PCRAM structure and methods for making |
| US7894254B2 (en) * | 2009-07-15 | 2011-02-22 | Macronix International Co., Ltd. | Refresh circuitry for phase change memory |
| US20110049456A1 (en) * | 2009-09-03 | 2011-03-03 | Macronix International Co., Ltd. | Phase change structure with composite doping for phase change memory |
| US8064248B2 (en) * | 2009-09-17 | 2011-11-22 | Macronix International Co., Ltd. | 2T2R-1T1R mix mode phase change memory array |
| US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
| US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
| US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
| US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
| US8581349B1 (en) | 2011-05-02 | 2013-11-12 | Monolithic 3D Inc. | 3D memory semiconductor device and structure |
| US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
| US8536023B2 (en) | 2010-11-22 | 2013-09-17 | Monolithic 3D Inc. | Method of manufacturing a semiconductor device and structure |
| US8450804B2 (en) | 2011-03-06 | 2013-05-28 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
| US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
| US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8294159B2 (en) | 2009-10-12 | 2012-10-23 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US12027518B1 (en) | 2009-10-12 | 2024-07-02 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
| US8178387B2 (en) * | 2009-10-23 | 2012-05-15 | Macronix International Co., Ltd. | Methods for reducing recrystallization time for a phase change material |
| KR101096835B1 (ko) * | 2010-01-08 | 2011-12-22 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| US8373230B1 (en) | 2010-10-13 | 2013-02-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
| US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
| US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8729521B2 (en) | 2010-05-12 | 2014-05-20 | Macronix International Co., Ltd. | Self aligned fin-type programmable memory cell |
| US8723335B2 (en) | 2010-05-20 | 2014-05-13 | Sang-Yun Lee | Semiconductor circuit structure and method of forming the same using a capping layer |
| US8310864B2 (en) | 2010-06-15 | 2012-11-13 | Macronix International Co., Ltd. | Self-aligned bit line under word line memory array |
| KR101134819B1 (ko) | 2010-07-02 | 2012-04-13 | 이상윤 | 반도체 메모리 장치의 제조 방법 |
| US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
| US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
| US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
| US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
| US8395935B2 (en) | 2010-10-06 | 2013-03-12 | Macronix International Co., Ltd. | Cross-point self-aligned reduced cell size phase change memory |
| US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
| US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
| US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
| US12362219B2 (en) | 2010-11-18 | 2025-07-15 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
| US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
| US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
| US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
| US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US12080743B2 (en) | 2010-10-13 | 2024-09-03 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
| US12094892B2 (en) | 2010-10-13 | 2024-09-17 | Monolithic 3D Inc. | 3D micro display device and structure |
| US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US8379458B1 (en) | 2010-10-13 | 2013-02-19 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US12360310B2 (en) | 2010-10-13 | 2025-07-15 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US8497705B2 (en) | 2010-11-09 | 2013-07-30 | Macronix International Co., Ltd. | Phase change device for interconnection of programmable logic device |
| US8467238B2 (en) | 2010-11-15 | 2013-06-18 | Macronix International Co., Ltd. | Dynamic pulse operation for phase change memory |
| US12243765B2 (en) | 2010-11-18 | 2025-03-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
| US12068187B2 (en) | 2010-11-18 | 2024-08-20 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding and DRAM memory cells |
| US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US12136562B2 (en) | 2010-11-18 | 2024-11-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
| US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
| US12033884B2 (en) | 2010-11-18 | 2024-07-09 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
| US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
| US12100611B2 (en) | 2010-11-18 | 2024-09-24 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US12144190B2 (en) | 2010-11-18 | 2024-11-12 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding and memory cells preliminary class |
| US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
| US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
| US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US12154817B1 (en) | 2010-11-18 | 2024-11-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US12125737B1 (en) | 2010-11-18 | 2024-10-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US12272586B2 (en) | 2010-11-18 | 2025-04-08 | Monolithic 3D Inc. | 3D semiconductor memory device and structure with memory and metal layers |
| US12463076B2 (en) | 2010-12-16 | 2025-11-04 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
| US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8987700B2 (en) | 2011-12-02 | 2015-03-24 | Macronix International Co., Ltd. | Thermally confined electrode for programmable resistance memory |
| US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
| US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
| US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
| US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
| US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
| US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
| US12051674B2 (en) | 2012-12-22 | 2024-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
| US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US12249538B2 (en) | 2012-12-29 | 2025-03-11 | Monolithic 3D Inc. | 3D semiconductor device and structure including power distribution grids |
| US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
| US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US12094965B2 (en) | 2013-03-11 | 2024-09-17 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
| US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US12100646B2 (en) | 2013-03-12 | 2024-09-24 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
| US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
| US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| CN104966717B (zh) | 2014-01-24 | 2018-04-13 | 旺宏电子股份有限公司 | 一种存储器装置及提供该存储器装置的方法 |
| US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
| US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US12094829B2 (en) | 2014-01-28 | 2024-09-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9559113B2 (en) | 2014-05-01 | 2017-01-31 | Macronix International Co., Ltd. | SSL/GSL gate oxide in 3D vertical channel NAND |
| US9627395B2 (en) | 2015-02-11 | 2017-04-18 | Sandisk Technologies Llc | Enhanced channel mobility three-dimensional memory structure and method of making thereof |
| US9524982B2 (en) * | 2015-03-09 | 2016-12-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
| US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US12016181B2 (en) | 2015-10-24 | 2024-06-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US12219769B2 (en) | 2015-10-24 | 2025-02-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
| US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
| US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
| US12035531B2 (en) | 2015-10-24 | 2024-07-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US12477752B2 (en) | 2015-09-21 | 2025-11-18 | Monolithic 3D Inc. | 3D semiconductor memory devices and structures |
| US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9672906B2 (en) | 2015-06-19 | 2017-06-06 | Macronix International Co., Ltd. | Phase change memory with inter-granular switching |
| US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US12100658B2 (en) | 2015-09-21 | 2024-09-24 | Monolithic 3D Inc. | Method to produce a 3D multilayer semiconductor device and structure |
| US12178055B2 (en) | 2015-09-21 | 2024-12-24 | Monolithic 3D Inc. | 3D semiconductor memory devices and structures |
| DE112016004265T5 (de) | 2015-09-21 | 2018-06-07 | Monolithic 3D Inc. | 3d halbleitervorrichtung und -struktur |
| US12250830B2 (en) | 2015-09-21 | 2025-03-11 | Monolithic 3D Inc. | 3D semiconductor memory devices and structures |
| US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
| US12120880B1 (en) | 2015-10-24 | 2024-10-15 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US9478495B1 (en) | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
| US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
| US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
| US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
| US12225704B2 (en) | 2016-10-10 | 2025-02-11 | Monolithic 3D Inc. | 3D memory devices and structures with memory arrays and metal layers |
| US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
| US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
| US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5919366A (ja) * | 1982-07-23 | 1984-01-31 | Hitachi Ltd | 半導体記憶装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3128014A1 (de) * | 1981-07-15 | 1983-02-03 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur reduzierung der empfindlichkeit von integrierten halbleiterspeichern gegen alpha-strahlung |
| JPH0612619B2 (ja) * | 1982-09-22 | 1994-02-16 | 株式会社日立製作所 | 半導体メモリ装置 |
| US4536785A (en) * | 1983-08-26 | 1985-08-20 | Gibbons James F | One transistor dynamic random access memory |
| KR920010461B1 (ko) * | 1983-09-28 | 1992-11-28 | 가부시끼가이샤 히다찌세이사꾸쇼 | 반도체 메모리와 그 제조 방법 |
| JPS60189235A (ja) * | 1984-03-08 | 1985-09-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US4672410A (en) * | 1984-07-12 | 1987-06-09 | Nippon Telegraph & Telephone | Semiconductor memory device with trench surrounding each memory cell |
| JPH0793365B2 (ja) * | 1984-09-11 | 1995-10-09 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| JPH0669081B2 (ja) * | 1985-01-23 | 1994-08-31 | 三菱電機株式会社 | 半導体メモリの製造方法 |
| US4737829A (en) * | 1985-03-28 | 1988-04-12 | Nec Corporation | Dynamic random access memory device having a plurality of one-transistor type memory cells |
| JPH0682800B2 (ja) * | 1985-04-16 | 1994-10-19 | 株式会社東芝 | 半導体記憶装置 |
| JPS6236851A (ja) * | 1985-04-23 | 1987-02-17 | Fujitsu Ltd | 半導体メモリセル |
| US4704705A (en) * | 1985-07-19 | 1987-11-03 | Texas Instruments Incorporated | Two transistor DRAM cell and array |
| JPH0793372B2 (ja) * | 1985-12-16 | 1995-10-09 | 株式会社東芝 | 半導体記憶装置 |
| JP2671899B2 (ja) * | 1986-02-20 | 1997-11-05 | 株式会社東芝 | 半導体記憶装置 |
| US4686552A (en) * | 1986-05-20 | 1987-08-11 | Motorola, Inc. | Integrated circuit trench cell |
| JPS62286269A (ja) * | 1986-06-04 | 1987-12-12 | Fujitsu Ltd | Dramセル及びその製造方法 |
| JPH0779133B2 (ja) * | 1986-06-12 | 1995-08-23 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPS639142A (ja) * | 1986-06-30 | 1988-01-14 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
| JPS6310557A (ja) * | 1986-07-02 | 1988-01-18 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
| US4833516A (en) * | 1987-08-03 | 1989-05-23 | International Business Machines Corporation | High density memory cell structure having a vertical trench transistor self-aligned with a vertical trench capacitor and fabrication methods therefor |
-
1987
- 1987-12-10 JP JP62310821A patent/JP2606857B2/ja not_active Expired - Lifetime
-
1988
- 1988-12-02 US US07/279,350 patent/US4967247A/en not_active Expired - Fee Related
- 1988-12-09 KR KR1019880016397A patent/KR920004658B1/ko not_active Expired
- 1988-12-09 DE DE3841588A patent/DE3841588A1/de active Granted
-
1990
- 1990-07-30 US US07/564,470 patent/US5106775A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5919366A (ja) * | 1982-07-23 | 1984-01-31 | Hitachi Ltd | 半導体記憶装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01248558A (ja) * | 1988-03-29 | 1989-10-04 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JPH0254961A (ja) * | 1988-08-19 | 1990-02-23 | Sony Corp | メモリ装置の製造方法 |
| JPH02252264A (ja) * | 1989-03-27 | 1990-10-11 | Oki Electric Ind Co Ltd | 半導体記憶装置の製造方法 |
| US5270239A (en) * | 1991-08-21 | 1993-12-14 | Hyundai Electronics Industries Co., Ltd. | Method for manufacturing a dynamic random access memory cell |
| JP2005303109A (ja) * | 2004-04-14 | 2005-10-27 | Takehide Shirato | 半導体記憶装置 |
| JP2024526463A (ja) * | 2022-06-21 | 2024-07-19 | チャンシン メモリー テクノロジーズ インコーポレイテッド | 半導体構造及びその製造方法、メモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR890011090A (ko) | 1989-08-12 |
| JP2606857B2 (ja) | 1997-05-07 |
| DE3841588C2 (ja) | 1992-01-23 |
| DE3841588A1 (de) | 1989-06-29 |
| US4967247A (en) | 1990-10-30 |
| US5106775A (en) | 1992-04-21 |
| KR920004658B1 (ko) | 1992-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01152660A (ja) | 半導体記憶装置の製造方法 | |
| JP3161354B2 (ja) | 半導体装置及びその製造方法 | |
| JP3320794B2 (ja) | 波状素子接点コンデンサを形成するための方法 | |
| US4649406A (en) | Semiconductor memory device having stacked capacitor-type memory cells | |
| US20010008288A1 (en) | Semiconductor integrated circuit device having memory cells | |
| JPH0294471A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH01125858A (ja) | 半導体装置およびその製造方法 | |
| JPH05251657A (ja) | 半導体メモリセルとその製造方法 | |
| JPS62286270A (ja) | 半導体メモリ装置 | |
| JP2885540B2 (ja) | メモリセルの製造方法 | |
| KR900000635B1 (ko) | 반도체 기억장치 | |
| JPH0648719B2 (ja) | 半導体記憶装置 | |
| JPH03173174A (ja) | 半導体記憶装置 | |
| EP0652592A2 (en) | Semiconductor memory device and manufacturing method thereof | |
| JP2671899B2 (ja) | 半導体記憶装置 | |
| JPH0793372B2 (ja) | 半導体記憶装置 | |
| JPS6384149A (ja) | 半導体メモリの製造方法 | |
| JPH02143456A (ja) | 積層型メモリセルの製造方法 | |
| JP2503661B2 (ja) | 半導体メモリ素子およびその製造方法 | |
| JP3241789B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS63184360A (ja) | 半導体記憶装置とその製造方法 | |
| JP3177038B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JPH0529579A (ja) | 半導体メモリ素子およびその素子分離領域の製造方法 | |
| JP2760979B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPH0744274B2 (ja) | 半導体装置及びその製造方法 |