JPH01154202A - ２重化プロセス制御装置 - Google Patents
２重化プロセス制御装置Info
- Publication number
- JPH01154202A JPH01154202A JP62314606A JP31460687A JPH01154202A JP H01154202 A JPH01154202 A JP H01154202A JP 62314606 A JP62314606 A JP 62314606A JP 31460687 A JP31460687 A JP 31460687A JP H01154202 A JPH01154202 A JP H01154202A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- systems
- collation
- calculation
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はプロセス制御全般に適用される２重化構成さ
れたプロセス制御装置に関するものである。
れたプロセス制御装置に関するものである。
第２図は例えば特開昭５９−２１６２号公報に記載され
た従来の２重化されたプロセス制御装置のブロック構成
図である。
た従来の２重化されたプロセス制御装置のブロック構成
図である。
同図において、（ＩＡ）はＡ系の演算部、（ＩＢ）はＢ
系の演算部、（２Ａ）はＡ系の診断部、（２Ｂ）はＢ系
の診断部をそれぞれあられす。診断部（２Ａ） 、 （
２Ｂ）からは、おのおのの系の診断結果（３Ａ） 、
（３Ｂ）が切換リレー（４）に出力される。またおのお
の系の操作出力は演算部（ＩＡ） 、 （ＩＢ）からそ
れぞれ操作出力（５Ａ） 、 （５Ｂ） として切換リ
レー（４）の接点に出力され、診断結果（３Ａ） 、
（３Ｂ）に応じて切換リレー（４）により切換えられ、
最終出力（６））としてプラント（７）に送られる。
系の演算部、（２Ａ）はＡ系の診断部、（２Ｂ）はＢ系
の診断部をそれぞれあられす。診断部（２Ａ） 、 （
２Ｂ）からは、おのおのの系の診断結果（３Ａ） 、
（３Ｂ）が切換リレー（４）に出力される。またおのお
の系の操作出力は演算部（ＩＡ） 、 （ＩＢ）からそ
れぞれ操作出力（５Ａ） 、 （５Ｂ） として切換リ
レー（４）の接点に出力され、診断結果（３Ａ） 、
（３Ｂ）に応じて切換リレー（４）により切換えられ、
最終出力（６））としてプラント（７）に送られる。
プラント（７）からの出力はそれぞれ入力信号（８Ａ）
、 （８Ｂ） として演算部（ＩＡ） 、 （ＩＢ＞
に供給される。また最終出力（６）はリードバック入力
信号（ＩＯＡ） 、 （ＩＯＢ） としてそれぞれ演算
部（ＩＡ） 、 （ＩＢ）に供給される。診断部（２Ａ
） 、 （２Ｂ）からは現在のおのおのの系の状態を示
すステータス信号（ｌｌａ）。
、 （８Ｂ） として演算部（ＩＡ） 、 （ＩＢ＞
に供給される。また最終出力（６）はリードバック入力
信号（ＩＯＡ） 、 （ＩＯＢ） としてそれぞれ演算
部（ＩＡ） 、 （ＩＢ）に供給される。診断部（２Ａ
） 、 （２Ｂ）からは現在のおのおのの系の状態を示
すステータス信号（ｌｌａ）。
ｆｌｌｂ）が出力され、リレ一部（１２）に供給される
。
。
次に動作について説明する。Ａ系演算部（１八）および
Ｂ系演算部（ＩＢ）はプラント（７）からの入力信号（
８八） 、 （８Ｂ）を読み込み、同一の制御演算を実
行する。そしていずれか一方の系がプロセスに対して演
算結果を出力する。
Ｂ系演算部（ＩＢ）はプラント（７）からの入力信号（
８八） 、 （８Ｂ）を読み込み、同一の制御演算を実
行する。そしていずれか一方の系がプロセスに対して演
算結果を出力する。
一方制御装置の最終出力（６）はプラント（７）に与え
られると同時にＡ系演算部（ＩＡ）、Ｂ系演算部（ＩＢ
）にもリードバック信号（ＩＯＡ） 、 （ｌｉ）
として読み返される。ここで、待機系の系がこのリード
バック信号と自己の演算結果とを照合し、不一致か否か
を検出する。仮に待機系がＢ系であってＢ系診断部（２
Ｂ）が不一致と判断した場合には不一致を示すステータ
ス信号（ＩＩＢ）をリレ一部（１２）に送り、２重系の
いずれか一方に故障の生じたことを外部に伝える。
られると同時にＡ系演算部（ＩＡ）、Ｂ系演算部（ＩＢ
）にもリードバック信号（ＩＯＡ） 、 （ｌｉ）
として読み返される。ここで、待機系の系がこのリード
バック信号と自己の演算結果とを照合し、不一致か否か
を検出する。仮に待機系がＢ系であってＢ系診断部（２
Ｂ）が不一致と判断した場合には不一致を示すステータ
ス信号（ＩＩＢ）をリレ一部（１２）に送り、２重系の
いずれか一方に故障の生じたことを外部に伝える。
従来の２重化プロセス制御装置は以上のように構成され
ているため、Ａ系とＢ系の演算の同時性が保証されてい
なかった。そこでプラントが過渡変化している場合には
Ａ系、Ｂ系の演算結果が不一致となることが多く、系の
切換えが頌緊におこってしまう等の問題点が声った。
ているため、Ａ系とＢ系の演算の同時性が保証されてい
なかった。そこでプラントが過渡変化している場合には
Ａ系、Ｂ系の演算結果が不一致となることが多く、系の
切換えが頌緊におこってしまう等の問題点が声った。
この発明は上記のような問題点を解消するためになされ
たもので、プラントが過渡変化している時でもＡ系、Ｂ
系の演算結果の同時性を保証することができ、しかも不
要な系の切換えを防止することのできる２重化プロセス
制御装置を得ることを目的とする。
たもので、プラントが過渡変化している時でもＡ系、Ｂ
系の演算結果の同時性を保証することができ、しかも不
要な系の切換えを防止することのできる２重化プロセス
制御装置を得ることを目的とする。
この発明にかかる２重化プロセス制御装置は、２つの演
算系がプロセスに対し２重化され同一の制御演算を実行
し、いずれか一方の系が前記プロセスに対し演算結果を
出力し、他方の系がこれを自己の演算結果とを照合し不
一致か否かを検出する２重化プロセス制御装置において
、前記一方の系が演算を終了した時、前記他方の系に演
算終了の信号を送出する第１の手段と、前記演算終了の
信号に応答して前記他方の系が演算結果の照合を行い、
照合終了後に前記一方の系に対し照合終了の信号を送出
する第２の手段とを設けたものである。
算系がプロセスに対し２重化され同一の制御演算を実行
し、いずれか一方の系が前記プロセスに対し演算結果を
出力し、他方の系がこれを自己の演算結果とを照合し不
一致か否かを検出する２重化プロセス制御装置において
、前記一方の系が演算を終了した時、前記他方の系に演
算終了の信号を送出する第１の手段と、前記演算終了の
信号に応答して前記他方の系が演算結果の照合を行い、
照合終了後に前記一方の系に対し照合終了の信号を送出
する第２の手段とを設けたものである。
（作用〕
この発明では第１の手段がＡ系の演算を了した段階でＢ
系へ演算終了の信号を送出する。そして第２の手段が、
この信号を受けて演算結果の照合を行い、照合が完了し
たらＡ系に終了信号を送り返す。そしてＡ系、Ｂ系が同
時に次の同期の演算を実行開始し、両系の間でインター
ロック信号を付加し、これによりＡ系、Ｂ系の同時性を
保証することができ不要な系の切換えを防止できる。
系へ演算終了の信号を送出する。そして第２の手段が、
この信号を受けて演算結果の照合を行い、照合が完了し
たらＡ系に終了信号を送り返す。そしてＡ系、Ｂ系が同
時に次の同期の演算を実行開始し、両系の間でインター
ロック信号を付加し、これによりＡ系、Ｂ系の同時性を
保証することができ不要な系の切換えを防止できる。
（実施例）
以下この発明の一実施例を第１図に基づいて説明する。
第１図はこの発明の一実施例を示す２重化プロセス制御
装置のブロック構成図である。
装置のブロック構成図である。
なお、第２図に示す従来の装置の構成と同一部分には同
一符号を付しその詳細説明は省略する。
一符号を付しその詳細説明は省略する。
この発明では、Ａ系とＢ系との演算の同時性を保証する
ためのインターロック信号（１３Ａ）をＡ系診断部（２
Ａ）とＢ系演算部（ＩＢ）との間に、インターロック信
号（１３Ｂ）をＡ系演算部（ＩＡ）とＢ系診断部（２Ｂ
）との間に供給する構成である。
ためのインターロック信号（１３Ａ）をＡ系診断部（２
Ａ）とＢ系演算部（ＩＢ）との間に、インターロック信
号（１３Ｂ）をＡ系演算部（ＩＡ）とＢ系診断部（２Ｂ
）との間に供給する構成である。
Ａ系演算部（ＩＡ）およびＢ系演算部（ＩＢ）はプラン
ト（７）からの入力信号（８Ａ） 、 （８Ｂ）を読み
込みおのおの同一の制御演算を実行する。今、仮にＡ系
が制御、Ｂ系が待機状態だと仮定する。Ａ系の演算が終
了した段階でインターロック信号（１３Ｂ）を使ってＢ
系の診断部（２Ｂ）へ、Ａ系の演算終了を伝える。
ト（７）からの入力信号（８Ａ） 、 （８Ｂ）を読み
込みおのおの同一の制御演算を実行する。今、仮にＡ系
が制御、Ｂ系が待機状態だと仮定する。Ａ系の演算が終
了した段階でインターロック信号（１３Ｂ）を使ってＢ
系の診断部（２Ｂ）へ、Ａ系の演算終了を伝える。
Ｂ系はこのインターロック信号（１３Ｂ）を受けて、演
算結果の照合を行い照合が終了したら逆にＡ系へ照合終
了のインターロック信号（１３Ａ）を伝達する。
算結果の照合を行い照合が終了したら逆にＡ系へ照合終
了のインターロック信号（１３Ａ）を伝達する。
Ａ系、Ｂ系はこの照合終了の信号を受けて次の周期の演
算を実行する。これによりＡ系、Ｂ系は同じタイミング
で制御演算を開始することになりプラント（７）が過渡
変化中であっても演算結果の同時性を保証できることに
なる。
算を実行する。これによりＡ系、Ｂ系は同じタイミング
で制御演算を開始することになりプラント（７）が過渡
変化中であっても演算結果の同時性を保証できることに
なる。
もし仮に演算結果が不一致となった場合にはステータス
信号（ＩＩＢ）に基づいてリレ一部（１２）を動作させ
、２重系のいずれか一方に故障の生じたことを外部に伝
達する。なお前述した実施例では少なくとも一方の系が
健全に動作している場合について説明したが、一方の系
が故障中の場合も考慮する必要がある。
信号（ＩＩＢ）に基づいてリレ一部（１２）を動作させ
、２重系のいずれか一方に故障の生じたことを外部に伝
達する。なお前述した実施例では少なくとも一方の系が
健全に動作している場合について説明したが、一方の系
が故障中の場合も考慮する必要がある。
この場合、先の実施例で示したインターロック信号（１
３Ａ） 、 （１３Ｂ）が逆に健全な系に悪影響を与え
ないようにする必要がある。このため信号受信側でタイ
マー監視を行い一定時間過ぎても応答信号が返ってこな
い場合には次の周期の演算をはじめるようにしておく。
３Ａ） 、 （１３Ｂ）が逆に健全な系に悪影響を与え
ないようにする必要がある。このため信号受信側でタイ
マー監視を行い一定時間過ぎても応答信号が返ってこな
い場合には次の周期の演算をはじめるようにしておく。
このようにすることにより一方の系が故障であっても他
方の系で制御を続行することができる。
方の系で制御を続行することができる。
以上説明したようにこの発明によれば、一方の系が演算
を終了した時他方の系に演算終了の信号を送出する第１
の手段と、この演算終了信号に応答して照合を行い照合
結果を送り返す第２の手段とを設けたため、制御演算の
同時性を保証することができるという効果がある。
を終了した時他方の系に演算終了の信号を送出する第１
の手段と、この演算終了信号に応答して照合を行い照合
結果を送り返す第２の手段とを設けたため、制御演算の
同時性を保証することができるという効果がある。
したがって安定した２重化プロセス制御装置を得ること
ができるという効果がある。
ができるという効果がある。
第１図はこの発明の一実施例にかかる２重化プロセス制
御装置のブロック構成図、第２図は従来の２重化プロセ
ス制御装置の構成を示すブロック構成図である。 （ＩＡ）はＡ系演算部、（ＩＢ）はＢ系演算部、（２Ａ
）はＡ系診断部、（２Ｂ）はＢ系診断部、（３Ａ）はＡ
系診断結果、（３Ｂ）はＢ系診断結果、（５Ａ）はＡ糸
操作出力、（５Ｂ）はＢ糸操作出力、（６）は最終出力
、（７）はプラント、（８Ａ） 、 （ａａ）はプラン
トからの入力信号、（ＩＯＡ） 、 （１０Ｂ）はリー
ドバック信号、（ＩＩＡ） 、 （ＩＩＢ）はステータ
ス信号、（１２）はリレ一部、（１３Ａ）はＡ系インタ
ーロック信号、 （１３Ｂ）はＢ系インターロック信号。 なお、図中、同一符号は同一または相当部分を示す。
御装置のブロック構成図、第２図は従来の２重化プロセ
ス制御装置の構成を示すブロック構成図である。 （ＩＡ）はＡ系演算部、（ＩＢ）はＢ系演算部、（２Ａ
）はＡ系診断部、（２Ｂ）はＢ系診断部、（３Ａ）はＡ
系診断結果、（３Ｂ）はＢ系診断結果、（５Ａ）はＡ糸
操作出力、（５Ｂ）はＢ糸操作出力、（６）は最終出力
、（７）はプラント、（８Ａ） 、 （ａａ）はプラン
トからの入力信号、（ＩＯＡ） 、 （１０Ｂ）はリー
ドバック信号、（ＩＩＡ） 、 （ＩＩＢ）はステータ
ス信号、（１２）はリレ一部、（１３Ａ）はＡ系インタ
ーロック信号、 （１３Ｂ）はＢ系インターロック信号。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- ２つの演算系がプロセスに対し２重化され同一の制御演
算を実行し、いずれか一方の系が前記プロセスに対し演
算結果を出力し、他方の系がこれと自己の演算結果とを
照合し不一致か否かを検出する２重化プロセス制御装置
において、前記一方の系が演算を終了した時前記他方の
系に演算終了の信号を送出する第１の手段と、前記演算
終了の信号に応答して前記他方の系が演算結果の照合を
行い、照合終了後に前記一方の系に対し照合終了の信号
を送出する第２の手段とを具備したことを特徴とする２
重化プロセス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62314606A JPH01154202A (ja) | 1987-12-10 | 1987-12-10 | ２重化プロセス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62314606A JPH01154202A (ja) | 1987-12-10 | 1987-12-10 | ２重化プロセス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01154202A true JPH01154202A (ja) | 1989-06-16 |
Family
ID=18055319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62314606A Pending JPH01154202A (ja) | 1987-12-10 | 1987-12-10 | ２重化プロセス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01154202A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0721106A (ja) * | 1993-06-30 | 1995-01-24 | Nec Corp | ネットワーク管理方法 |
| JP2014229198A (ja) * | 2013-05-24 | 2014-12-08 | 株式会社ケーヒン | マルチコアシステム |
-
1987
- 1987-12-10 JP JP62314606A patent/JPH01154202A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0721106A (ja) * | 1993-06-30 | 1995-01-24 | Nec Corp | ネットワーク管理方法 |
| JP2014229198A (ja) * | 2013-05-24 | 2014-12-08 | 株式会社ケーヒン | マルチコアシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01154202A (ja) | ２重化プロセス制御装置 | |
| JP2557990B2 (ja) | 二重系切換装置 | |
| JPH0371237A (ja) | 並列２重系の処理装置および運転方法 | |
| JPH08152905A (ja) | プログラマブルコントローラの２重化システム | |
| JPS62196702A (ja) | プログラマブルコントロ−ラの出力制御回路 | |
| JPS60134942A (ja) | 異常状態におけるバツクアツプシステム | |
| JP4431262B2 (ja) | 制御装置 | |
| JPS6364120A (ja) | 端末装置のプリンタ制御方式 | |
| JPS5911455A (ja) | 中央演算処理装置の冗長システム | |
| JP2591110B2 (ja) | 信号切替方式 | |
| JPH0619810A (ja) | 二重化装置 | |
| JPS6215893B2 (ja) | ||
| JPH01134633A (ja) | 二重化制御装置の制御方法 | |
| JPH01147761A (ja) | 情報処理システムの構成切替制御方式 | |
| JPS59112349A (ja) | 二重化演算システム | |
| JPS63249230A (ja) | 二重系切換方式 | |
| JPH07253802A (ja) | 制御装置の二重化システム | |
| JPS63231656A (ja) | 共通バスシステム | |
| JPS62278601A (ja) | 論理制御装置 | |
| JPH0453340B2 (ja) | ||
| JPS60197045A (ja) | ル−プ接続制御方式 | |
| JPH0795282B2 (ja) | ２重化マイクロプロセッサの自動切換装置 | |
| JPS644221B2 (ja) | ||
| JPH0418743B2 (ja) | ||
| JPS58166477A (ja) | 周辺装置切替方式 |