JPH01159740A - 二重化計算機システム - Google Patents
二重化計算機システムInfo
- Publication number
- JPH01159740A JPH01159740A JP62319254A JP31925487A JPH01159740A JP H01159740 A JPH01159740 A JP H01159740A JP 62319254 A JP62319254 A JP 62319254A JP 31925487 A JP31925487 A JP 31925487A JP H01159740 A JPH01159740 A JP H01159740A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- data
- mark
- end mark
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ａＳ、冗長形の二重化計算機システムに関し
、更に詳しくは、一方の計算機が故障し、他方の計算機
が制御を行う、制ｖ！ｖ権移行がスムーズに行えるよう
にした二重化計算機システムに関する６ （従来の技術） 計算機システムの信頼性を高める一つの手法として従来
より、待機冗長形の二重化計算機システムがある、この
システムは、２台の計算機と、これらの計算機の動作を
監視し制御する二重化制御装置が用いられる。
、更に詳しくは、一方の計算機が故障し、他方の計算機
が制御を行う、制ｖ！ｖ権移行がスムーズに行えるよう
にした二重化計算機システムに関する６ （従来の技術） 計算機システムの信頼性を高める一つの手法として従来
より、待機冗長形の二重化計算機システムがある、この
システムは、２台の計算機と、これらの計算機の動作を
監視し制御する二重化制御装置が用いられる。
この二重化制御装置は、計算機の動作を監視し、どちら
か一方を実作業に従事させ、他方を待機状態にしておき
、実作業の計算機に故障が生じた時実作業の受は持ちを
待機側の計ＸＲに肩代わりさせる。肩代わりした計ｎＲ
が実作業に従事している間に、故障した計算機の修理が
行われ、修理が済み次第計算機の二重系が復元される。
か一方を実作業に従事させ、他方を待機状態にしておき
、実作業の計算機に故障が生じた時実作業の受は持ちを
待機側の計ＸＲに肩代わりさせる。肩代わりした計ｎＲ
が実作業に従事している間に、故障した計算機の修理が
行われ、修理が済み次第計算機の二重系が復元される。
ここで二重化制御装置内には、２つの計算機のメモリの
内容を一致させ一方の計算機から他方の計算機への制御
権の移行がスムーズにできるように、等値化すべきデー
タを一時記憶するバッファメモリが設けられている。
内容を一致させ一方の計算機から他方の計算機への制御
権の移行がスムーズにできるように、等値化すべきデー
タを一時記憶するバッファメモリが設けられている。
（発明が解決しようとする問題点）
この様な構成の従来の二重化計算機システムは、一方の
計算機から他方の計算機への制御権の移行時において、
実作業がどこまで実行されていたかが管理されていない
、このため、肩代わりした計算機は、引き継いだ実作業
を最初から実行することとなる。この場合、制御の連続
性がさほど高くないという問題点があった。このことは
、二重化計算機システムが例えばシーケンス制御を実行
しているような場合、操作信号を制Ｗ権移行の前後で２
回出力するという不具合を生ずる。
計算機から他方の計算機への制御権の移行時において、
実作業がどこまで実行されていたかが管理されていない
、このため、肩代わりした計算機は、引き継いだ実作業
を最初から実行することとなる。この場合、制御の連続
性がさほど高くないという問題点があった。このことは
、二重化計算機システムが例えばシーケンス制御を実行
しているような場合、操作信号を制Ｗ権移行の前後で２
回出力するという不具合を生ずる。
本発明は、この様な問題点に鑑みてなされたもので、そ
の目的は、制御権の移行時において、実作業が連続して
実行されるような二重化計算機システムを提供すること
にある。
の目的は、制御権の移行時において、実作業が連続して
実行されるような二重化計算機システムを提供すること
にある。
（問題点を解決するための手段）
前記した問題点を解決する本発明は、２つの計算機と、
これら計算機の動作を監視する監視手段、実作業側の計
算機から待Ｒ（ｌＩＩ計算機のメモリに転送する等値化
データ及びそのアドレスを一時格納するバッファメモリ
を持った二重化制御装置とを有する待機冗長形の二重化
計算機システムにおいて、 前記各計算機内に、実作業の開始時点と終了時点とにス
タートマークとエンドマークとを挿入するマーク挿入手
段と、 前記バッファメモリから読み出した信号の中からエンド
マークを検出するエンドマーク検出手段と、 エンドマークが検出された場合前記スタートマークから
エンドマークまでのデータを前記アドレスに格納するデ
ータ格納手段とを備えている。
これら計算機の動作を監視する監視手段、実作業側の計
算機から待Ｒ（ｌＩＩ計算機のメモリに転送する等値化
データ及びそのアドレスを一時格納するバッファメモリ
を持った二重化制御装置とを有する待機冗長形の二重化
計算機システムにおいて、 前記各計算機内に、実作業の開始時点と終了時点とにス
タートマークとエンドマークとを挿入するマーク挿入手
段と、 前記バッファメモリから読み出した信号の中からエンド
マークを検出するエンドマーク検出手段と、 エンドマークが検出された場合前記スタートマークから
エンドマークまでのデータを前記アドレスに格納するデ
ータ格納手段とを備えている。
（作用）
実作業側の計Ｘ＊は、実作業の実行中その作業の開始時
点と、終了時点とにスタートマークと、エンドマークと
を挿入し、制御権が移行すれば、工゛ ンドマークが挿
入されなくなる。待機側の計算機は、エンドマークが検
出される場合、スタートマークと、エンドマークとに挟
まれたデータを自分のメモリに格納しており、制御権が
移行すると、移行直前においてスタートマークが挿入さ
れたデータに対応する作業から実作業を開始する。
点と、終了時点とにスタートマークと、エンドマークと
を挿入し、制御権が移行すれば、工゛ ンドマークが挿
入されなくなる。待機側の計算機は、エンドマークが検
出される場合、スタートマークと、エンドマークとに挟
まれたデータを自分のメモリに格納しており、制御権が
移行すると、移行直前においてスタートマークが挿入さ
れたデータに対応する作業から実作業を開始する。
（実施例）
以下図面を用いて、本発明の実施例を詳細に説明する。
第１図は、本発明の一実施例を示す構成概念図である９
図において、１，２は計算機、３は二重化制御装置で、
その内部に両針算機１．２の動作を監視する監視手段３
１と、等値化するデータを一時格納するファーストイン
・ファーストアウト・バッファ（ＦＩＦＯ）３２を有し
ている。
図において、１，２は計算機、３は二重化制御装置で、
その内部に両針算機１．２の動作を監視する監視手段３
１と、等値化するデータを一時格納するファーストイン
・ファーストアウト・バッファ（ＦＩＦＯ）３２を有し
ている。
計算機１．２において、１１．２１はそれぞれプロセッ
サ、１２．２２はそれぞれメインメモリで、これには各
種のデータベース、制御プログラム、制御プログラムか
らの要求に基づいて起動される等値化要求プログラムな
どが格納されている。
サ、１２．２２はそれぞれメインメモリで、これには各
種のデータベース、制御プログラム、制御プログラムか
らの要求に基づいて起動される等値化要求プログラムな
どが格納されている。
１３．２３は実作業開始時点と終了時点に於いて、二重
化制御装置３内のＦＩＦＯ３２にスタートマークと、エ
ンドマークとを格納するマーク格納手段、１４．２４は
Ｆ Ｉ ＦＯ３２から読み出されたデータの中にエンド
マークがあるか検出するエンドマーク検出手段、１５．
２５はエンドマークが検出されたとき、スタートマーク
からエンドマークまでのデータを自分のメインメモリ１
２．２２に格納するデータ格納手段である。
化制御装置３内のＦＩＦＯ３２にスタートマークと、エ
ンドマークとを格納するマーク格納手段、１４．２４は
Ｆ Ｉ ＦＯ３２から読み出されたデータの中にエンド
マークがあるか検出するエンドマーク検出手段、１５．
２５はエンドマークが検出されたとき、スタートマーク
からエンドマークまでのデータを自分のメインメモリ１
２．２２に格納するデータ格納手段である。
４は各計Ｓａｔ、２からの入出力バスの切換手段で、二
重化制御装置３からの信号によって切換えられる。５は
切換手段４を介して２つの計Ｘ、ａ１．２のいずれかに
接続される入出力装置である。
重化制御装置３からの信号によって切換えられる。５は
切換手段４を介して２つの計Ｘ、ａ１．２のいずれかに
接続される入出力装置である。
（動作）
このように構成した装置の動作を次に説明する。
ここでは計算機１を実作業側、計算機２を待機側とする
。実作業側の計算機１は、制御プログラムに従って例え
ばフィードバック制御や、シーケンス制御を実行し、メ
インメモリ１２内のデータベースを更新する。更新した
データのうち待機側針ｘｎのメモリ内容を等値化する必
要なものについては、等値化要求プログラムからの要求
にしたがって、等値化データフレームが作られ、これを
二重化制御装置３のＦＩＦＯ３２に格納する。
。実作業側の計算機１は、制御プログラムに従って例え
ばフィードバック制御や、シーケンス制御を実行し、メ
インメモリ１２内のデータベースを更新する。更新した
データのうち待機側針ｘｎのメモリ内容を等値化する必
要なものについては、等値化要求プログラムからの要求
にしたがって、等値化データフレームが作られ、これを
二重化制御装置３のＦＩＦＯ３２に格納する。
ここでマーク挿入手段１３は、実作業の開始時点と、終
了時点とにスタートマークと、エンドマークとを挿入す
る。すなわち、計算機１が例えば複数の制御ループを制
御するような作業をしているような場合、一つのループ
の制御が開始される時点と、終了時点とにおいてスター
トマークと、エンドマークとが挿入され、また、複数の
シーケンステーブルに基づいてシーケンス制御を行って
いるような場合は、一つのシーケンステーブルを処理す
るごとにスタートマークと、エンドマークとを挿入する
。
了時点とにスタートマークと、エンドマークとを挿入す
る。すなわち、計算機１が例えば複数の制御ループを制
御するような作業をしているような場合、一つのループ
の制御が開始される時点と、終了時点とにおいてスター
トマークと、エンドマークとが挿入され、また、複数の
シーケンステーブルに基づいてシーケンス制御を行って
いるような場合は、一つのシーケンステーブルを処理す
るごとにスタートマークと、エンドマークとを挿入する
。
第２図はＰＩＦＯ３２に格納される等値化データフレー
ムの一例を示す構成概念図である。
ムの一例を示す構成概念図である。
スタートマーク６１、待機側計算機のメモリの書込みア
ドレス６２、更新された複数のデータ６３、エンドマー
ク６４で構成されている。
ドレス６２、更新された複数のデータ６３、エンドマー
ク６４で構成されている。
待機側計算機２は、ＰＩＦＯ３２からのデータを読み出
し、自分のメモリ２２内に格納する。
し、自分のメモリ２２内に格納する。
ここでメモリ２２への格納に際しては、エンドマーク検
出手段２４は、Ｆ Ｉ ＦＯ３２から読み出されるデー
タの中にエンドマークがあるかどうか検出し、エンドマ
ークが検出された場合、スタートマーク６１からエンド
マーク６４に挾まれているデータ６３を６２で指定され
たアドレスに格納している。
出手段２４は、Ｆ Ｉ ＦＯ３２から読み出されるデー
タの中にエンドマークがあるかどうか検出し、エンドマ
ークが検出された場合、スタートマーク６１からエンド
マーク６４に挾まれているデータ６３を６２で指定され
たアドレスに格納している。
第３図は実作業側の計ＸＲ１が例えばプロセス制御にお
けるシーケンステーブル処理を行う場合のフローチャー
トである。
けるシーケンステーブル処理を行う場合のフローチャー
トである。
このシーケンス処理では、シーケンステーブル１枚の処
理に先立って、その先頭にスタートマークと、テーブル
番号ｌを二重化制御装置３のＦＩＦ０３２に格納する。
理に先立って、その先頭にスタートマークと、テーブル
番号ｌを二重化制御装置３のＦＩＦ０３２に格納する。
テーブル実行処理では、実作業側の計算機１のメモリ１
２のデータベースを更新し、等値化が必要なデータにつ
いてはアドレスと、データとをＦ Ｉ ＦＯ３２に格納
する。テーブルの処理の最後で、エンドマークをＦ Ｉ
ＦＯ３２に格納する。
２のデータベースを更新し、等値化が必要なデータにつ
いてはアドレスと、データとをＦ Ｉ ＦＯ３２に格納
する。テーブルの処理の最後で、エンドマークをＦ Ｉ
ＦＯ３２に格納する。
第４図は待機側の計算機２が行う等値化の為の動作を示
すフローチャートである。
すフローチャートである。
待機側計算機２は、ＰＩＦＯ３２からデータを読みだし
、この中にエンドマークがあるかどうか検出し、エンド
マークが検出された場合、スタートマークからエンドマ
ークまでのデータをメモリ２２に格納し、等値化を完了
する。
、この中にエンドマークがあるかどうか検出し、エンド
マークが検出された場合、スタートマークからエンドマ
ークまでのデータをメモリ２２に格納し、等値化を完了
する。
以上の動作を各テーブルごとに全テーブルについて行う
ことにより、待ｉ側の計算機１において更新されたデー
タは、ＰＩＦＯ３２を通じて逐次待機側計算機２のメモ
リ２２の指定されたアドレスに格納される。
ことにより、待ｉ側の計算機１において更新されたデー
タは、ＰＩＦＯ３２を通じて逐次待機側計算機２のメモ
リ２２の指定されたアドレスに格納される。
シーケンステーブル実行中に計算Ｒ１が故障し、制御権
が待機側の計算機２に移行すると、計算機１は、ＦＩＦ
Ｏ３２にエンドマークを挿入しなくなる。この為に処理
中のテーブルによって更新されていたデータベースは、
待機側計算ａ２のメモリ２２に格納されなくなる。した
がって制御権を受は取った計算機２は、それまでに等値
化されたテーブル番号＋１のテーブル（制御権移行前に
実行していたテーブル）から処理を開始することとなる
。これによって、制御の連続性を保証することができる
。
が待機側の計算機２に移行すると、計算機１は、ＦＩＦ
Ｏ３２にエンドマークを挿入しなくなる。この為に処理
中のテーブルによって更新されていたデータベースは、
待機側計算ａ２のメモリ２２に格納されなくなる。した
がって制御権を受は取った計算機２は、それまでに等値
化されたテーブル番号＋１のテーブル（制御権移行前に
実行していたテーブル）から処理を開始することとなる
。これによって、制御の連続性を保証することができる
。
なお、二重化制御装置３は、制ａＩＪ権の移行に件って
、切換手段４を駆動し１．入出力装置５を制御権を受は
収った計算機２側に接続させる。
、切換手段４を駆動し１．入出力装置５を制御権を受は
収った計算機２側に接続させる。
（発明の効果）
以上詳細に説明したように、本発明によれば、実作業の
開始時点と、終了時点とにスタートマークと、エンドマ
ークとを挿入し、待機側の計算機はエンドマークを検出
した場合自分のメモリに等値化するデータを格納するよ
うにしたものである。
開始時点と、終了時点とにスタートマークと、エンドマ
ークとを挿入し、待機側の計算機はエンドマークを検出
した場合自分のメモリに等値化するデータを格納するよ
うにしたものである。
したがって、本発明によれば、制御権を受けとつ計算機
は、エンドマークの有無によって、制御権を受取る直前
の制御状態を知ることができ、連続性のある制御を行う
ことができる。
は、エンドマークの有無によって、制御権を受取る直前
の制御状態を知ることができ、連続性のある制御を行う
ことができる。
第１図は本発明の一実施例を示す構成ブロック図、第２
図はＦＩＦＯバッファに格納される等値化データのフレ
ーム構成図、第３図及び第４図は動作の一例を示すフロ
ーチャートである。 １．２・・・計Ｘ、機 １１．２１・・・プロセッサ １２．２２・・・メインメモリ １３．２３・・・マーク挿入手段 １４．２４・・・エンドマーク検出手段１５．２５・・
・データ格納手段 ３１・・・監視手段 ３２・・・バッファメモリ ４・・・切換手段 ５・・・入出力装置 第１図 第２図 ￥３図 第４図
図はＦＩＦＯバッファに格納される等値化データのフレ
ーム構成図、第３図及び第４図は動作の一例を示すフロ
ーチャートである。 １．２・・・計Ｘ、機 １１．２１・・・プロセッサ １２．２２・・・メインメモリ １３．２３・・・マーク挿入手段 １４．２４・・・エンドマーク検出手段１５．２５・・
・データ格納手段 ３１・・・監視手段 ３２・・・バッファメモリ ４・・・切換手段 ５・・・入出力装置 第１図 第２図 ￥３図 第４図
Claims (1)
- 【特許請求の範囲】 ２つの計算機と、これら計算機の動作を監視する監視手
段、実作業側の計算機から待機側計算機のメモリに転送
する等値化データ及びそのアドレスを一時格納するバッ
ファメモリを持った二重化制御装置とを有する待機冗長
形の二重化計算機システムにおいて、 前記各計算機内に、実作業の開始時点と終了時点とにス
タートマークとエンドマークとを挿入するマーク挿入手
段と、 前記バッファメモリから読み出した信号の中からエンド
マークを検出するエンドマーク検出手段と、 エンドマークが検出された場合前記スタートマークから
エンドマークまでのデータを前記アドレスに格納するデ
ータ格納手段とを備え、 制御権が移行した計算機は、スタートマークが挿入され
たデータに対応する作業から実作業を開始することを特
徴とする二重化計算機システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62319254A JPH01159740A (ja) | 1987-12-17 | 1987-12-17 | 二重化計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62319254A JPH01159740A (ja) | 1987-12-17 | 1987-12-17 | 二重化計算機システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01159740A true JPH01159740A (ja) | 1989-06-22 |
Family
ID=18108142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62319254A Pending JPH01159740A (ja) | 1987-12-17 | 1987-12-17 | 二重化計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01159740A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06202894A (ja) * | 1992-09-28 | 1994-07-22 | Nec Corp | 共有メモリ制御回路 |
| JP2016224760A (ja) * | 2015-06-01 | 2016-12-28 | 富士通株式会社 | 制御システム及び同システムの処理方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60250447A (ja) * | 1984-05-24 | 1985-12-11 | Nec Corp | 磁気デイスクフアイルの事後更新方式 |
| JPS61136137A (ja) * | 1984-12-07 | 1986-06-24 | Yokogawa Electric Corp | 二重化計算機システム |
-
1987
- 1987-12-17 JP JP62319254A patent/JPH01159740A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60250447A (ja) * | 1984-05-24 | 1985-12-11 | Nec Corp | 磁気デイスクフアイルの事後更新方式 |
| JPS61136137A (ja) * | 1984-12-07 | 1986-06-24 | Yokogawa Electric Corp | 二重化計算機システム |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06202894A (ja) * | 1992-09-28 | 1994-07-22 | Nec Corp | 共有メモリ制御回路 |
| JP2016224760A (ja) * | 2015-06-01 | 2016-12-28 | 富士通株式会社 | 制御システム及び同システムの処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4941087A (en) | System for bumpless changeover between active units and backup units by establishing rollback points and logging write and read operations | |
| US5202980A (en) | Information processing system capable of readily taking over processing of a faulty processor | |
| US20020112133A1 (en) | Method and apparatus for independent and simultaneous access to a common data set | |
| JPS6218057B2 (ja) | ||
| JP2666426B2 (ja) | 二重化補助記憶装置 | |
| JPS61136137A (ja) | 二重化計算機システム | |
| JPH05241986A (ja) | 入出力命令リトライ方式 | |
| JPH01243122A (ja) | 情報処理装置 | |
| JPH04326144A (ja) | メモリバスエラー検出システム | |
| JPH0245427B2 (ja) | Enhokanshiseigyosochi | |
| JPH0120465B2 (ja) | ||
| JPS63191252A (ja) | パイプライン同期化方式 | |
| JP2594567B2 (ja) | メモリアクセス制御装置 | |
| JP2001022414A (ja) | プロセスコントローラ、そのデータ転送方法およびプラント | |
| JPS6380354A (ja) | デ−タチエイン方式 | |
| JPS6398764A (ja) | マルチ計算機システムにおけるフアイルリカバリ方式 | |
| JPS59136832A (ja) | デ−タ転送方式 | |
| JPS6218059B2 (ja) | ||
| JPH0346033A (ja) | ジヨブ間データ転送制御方法 | |
| JPH0248749A (ja) | バッファ記憶制御装置 | |
| JPH04142632A (ja) | 二重化データ保持装置におけるロギング方式 | |
| JPS61206044A (ja) | 情報処理システム | |
| JPH02277142A (ja) | 二重系計算機システム | |
| JPH03130836A (ja) | ２重化装置および方法 | |
| JPH0736739A (ja) | データ処理装置 |