JPH01169952A - 半導体集積回路パッケージ - Google Patents
半導体集積回路パッケージInfo
- Publication number
- JPH01169952A JPH01169952A JP62329107A JP32910787A JPH01169952A JP H01169952 A JPH01169952 A JP H01169952A JP 62329107 A JP62329107 A JP 62329107A JP 32910787 A JP32910787 A JP 32910787A JP H01169952 A JPH01169952 A JP H01169952A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead frame
- ceramic
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
- H10W76/63—Seals characterised by their shape or disposition, e.g. between cap and walls of a container
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路パッケージに関し、特にサーデ
ィツプタイプの半導体集積回路パッケージに関する。
ィツプタイプの半導体集積回路パッケージに関する。
従来この種のサーディツプタイプパッケージはチップを
収容するパッケージと封止用のセラミックキャップとの
封着接触面がチップ載置面と平行に形成されている。
収容するパッケージと封止用のセラミックキャップとの
封着接触面がチップ載置面と平行に形成されている。
第２図は従来の一例を説明するためのサーディツプタイ
プパッケージの縦断面図である。
プパッケージの縦断面図である。
第２区に示すように、かかるパッケージはセラミックベ
ース１１に搭載したチップ１２をボンディングワイヤ１
３により外部へ接続するためのリードフレーム１４に接
続し、このセラミックベース１１にセラミックキャップ
１６を封止用ガラス１５を用いて封着している。このと
き、セラミックベース１１にセラミックキャップ１６を
封着する際は、リードフレーム１４がすでに封着されて
いるが、これらベース１１．リードフレーム１４および
セラミックキャップ１６の接触面はベース１１に載置さ
れるチップ１２と平行になっている。
ース１１に搭載したチップ１２をボンディングワイヤ１
３により外部へ接続するためのリードフレーム１４に接
続し、このセラミックベース１１にセラミックキャップ
１６を封止用ガラス１５を用いて封着している。このと
き、セラミックベース１１にセラミックキャップ１６を
封着する際は、リードフレーム１４がすでに封着されて
いるが、これらベース１１．リードフレーム１４および
セラミックキャップ１６の接触面はベース１１に載置さ
れるチップ１２と平行になっている。
上述した従来のサーディツプタイプパッケージはチップ
とリードフレームの細線結線部とが平行になっているた
め、チップサイズが大きくなった場合にはチップとリー
ドフレームの幅がせまくなり、したがって、ホンディン
グツールがリード部に当ってしまうという欠点がある。
とリードフレームの細線結線部とが平行になっているた
め、チップサイズが大きくなった場合にはチップとリー
ドフレームの幅がせまくなり、したがって、ホンディン
グツールがリード部に当ってしまうという欠点がある。
またそれを防ぐためにチップとセラミックベースとの段
差を少なくすると、ボンディングワイヤの位置に合わせ
てより深さを有するキャップが必要になるという欠点が
ある。
差を少なくすると、ボンディングワイヤの位置に合わせ
てより深さを有するキャップが必要になるという欠点が
ある。
本発明の目的は、収容するチップの大きさにかかわらず
チップとリードフレームとの接続を行い易くし、また厚
さの薄いコンパクトな半導体集積回路パッケージを提供
することにある。
チップとリードフレームとの接続を行い易くし、また厚
さの薄いコンパクトな半導体集積回路パッケージを提供
することにある。
本発明はセラミックベースに搭載するチップと外部へ接
続するリードフレームとをボンディングワイヤを介して
接続しセラミックキャップを封止用ガラスにより前記セ
ラミックベースに封着するサーディツプタイプの半導体
集積回路パッケージにおいて、前記セラミックベースの
内周部および前記リードフレームの前記ワイヤ結線部と
をチップ方向に傾斜させ且つ前記セラミックベースに封
着する前記セラミックキャップを平坦化して構成される
。
続するリードフレームとをボンディングワイヤを介して
接続しセラミックキャップを封止用ガラスにより前記セ
ラミックベースに封着するサーディツプタイプの半導体
集積回路パッケージにおいて、前記セラミックベースの
内周部および前記リードフレームの前記ワイヤ結線部と
をチップ方向に傾斜させ且つ前記セラミックベースに封
着する前記セラミックキャップを平坦化して構成される
。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を説明するための半導体集積
回路パッケージの縦断面図である。
回路パッケージの縦断面図である。
第１図に示すように、かかるパッケージはセラミックベ
ースの中央部にチップ２を搭載し、このチップ２と外部
接続用のリードフレーム４とをボンディングワイヤ３に
より接続するが、本実施例はセラミックベース１の内周
部および封止用ガラス５により封着される前記リードフ
レーム４の細線結線部４ａをチップ２の方向に傾斜させ
たものである。また、それに合わせて封止用ガラス５も
同形状になる。更に、前記リードフレーム４の傾斜部４
ａにつづく平坦部では封止用ガラス５によりセラミック
キャップ６を封止するが、このセラミックキャップ６は
フラットタイプのものが使用できる。これはセラミック
ベース１にも傾斜部を形成したため、セラミックキャッ
プ６では深さを必要としなくなるためである。
ースの中央部にチップ２を搭載し、このチップ２と外部
接続用のリードフレーム４とをボンディングワイヤ３に
より接続するが、本実施例はセラミックベース１の内周
部および封止用ガラス５により封着される前記リードフ
レーム４の細線結線部４ａをチップ２の方向に傾斜させ
たものである。また、それに合わせて封止用ガラス５も
同形状になる。更に、前記リードフレーム４の傾斜部４
ａにつづく平坦部では封止用ガラス５によりセラミック
キャップ６を封止するが、このセラミックキャップ６は
フラットタイプのものが使用できる。これはセラミック
ベース１にも傾斜部を形成したため、セラミックキャッ
プ６では深さを必要としなくなるためである。
かかる構成とすることにより、収容するチップのサイズ
が大きくなってもボンディングワイヤ３を傾斜部４ａに
容易にホンディングすることができ、ボンディング作業
能率も向上する。
が大きくなってもボンディングワイヤ３を傾斜部４ａに
容易にホンディングすることができ、ボンディング作業
能率も向上する。
以上説明したように、本発明の半導体集積回路パッケー
ジはセラミックベースおよびリードフレームの細線結線
部をチップ方向に傾斜をもたせ且つセラミックキャップ
を平坦化することにより、チップサイズが大きくなって
も容易にワイヤのボンディング作業を行うことができる
という効果があり、またリードフレーム部より低い位置
にチップを置くことができるのでフラットタイプのセラ
ミックキャップを使用できるという効果がある。
ジはセラミックベースおよびリードフレームの細線結線
部をチップ方向に傾斜をもたせ且つセラミックキャップ
を平坦化することにより、チップサイズが大きくなって
も容易にワイヤのボンディング作業を行うことができる
という効果があり、またリードフレーム部より低い位置
にチップを置くことができるのでフラットタイプのセラ
ミックキャップを使用できるという効果がある。
第１図は本発明の一実施例を説明するための半導体集積
回路パッケージの縦断面図、第２図は従来の一例を説明
するためのサーディツプタイプパッケージの縦断面図で
ある。 １・・・セラミックベース、２・・・チップ、３・・・
ボンディングワイヤ、４・・・リードフレーム、４ａ・
・・傾斜部、５・・・封止用ガラス、６・・・セラミッ
クキャップ。
回路パッケージの縦断面図、第２図は従来の一例を説明
するためのサーディツプタイプパッケージの縦断面図で
ある。 １・・・セラミックベース、２・・・チップ、３・・・
ボンディングワイヤ、４・・・リードフレーム、４ａ・
・・傾斜部、５・・・封止用ガラス、６・・・セラミッ
クキャップ。
Claims (1)
- セラミックベースに搭載するチップと外部へ接続する
リードフレームとをボンディングワイヤを介して接続し
セラミックキャップを封止用ガラスにより前記セラミッ
クベースに封着するサーディップタイプの半導体集積回
路パッケージにおいて、前記セラミックベースの内周部
および前記リードフレームの前記ワイヤ結線部とをチッ
プ方向に傾斜させ且つ前記セラミックベースに封着する
前記セラミックキャップを平坦化したことを特徴とする
半導体集積回路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62329107A JPH01169952A (ja) | 1987-12-24 | 1987-12-24 | 半導体集積回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62329107A JPH01169952A (ja) | 1987-12-24 | 1987-12-24 | 半導体集積回路パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01169952A true JPH01169952A (ja) | 1989-07-05 |
Family
ID=18217689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62329107A Pending JPH01169952A (ja) | 1987-12-24 | 1987-12-24 | 半導体集積回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01169952A (ja) |
-
1987
- 1987-12-24 JP JP62329107A patent/JPH01169952A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01161736A (ja) | 半導体装置用パッケージ | |
| JP2018190875A (ja) | 半導体装置 | |
| JPH01169952A (ja) | 半導体集積回路パッケージ | |
| JPH05243474A (ja) | 半導体装置 | |
| JPH06188280A (ja) | 半導体装置 | |
| JPS63151053A (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JP2522182B2 (ja) | 半導体装置 | |
| JP2521944B2 (ja) | 集積回路パッケ−ジ | |
| JPS6079749A (ja) | 半導体装置 | |
| JPH0498861A (ja) | 樹脂封止型半導体装置 | |
| JPH03129840A (ja) | 樹脂封止型半導体装置 | |
| JPS61276245A (ja) | 半導体集積回路装置 | |
| JPS6218737A (ja) | 半導体装置用セラミツクパツケ−ジ | |
| JPH0432761Y2 (ja) | ||
| JPH0462942A (ja) | 半導体装置 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JPH02201947A (ja) | 半導体装置 | |
| JPH0358451A (ja) | ピングリッドアレイ型パッケージ | |
| JPS6333851A (ja) | Ｉｃパツケ−ジ | |
| JPS62198142A (ja) | 半導体装置 | |
| JPH01173747A (ja) | 樹脂封止形半導体装置 | |
| JPH033354A (ja) | 半導体装置 | |
| JPS5883157U (ja) | 樹脂封止半導体装置 | |
| JPH02119168A (ja) | フラット型半導体装置 |