JPH01175229A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01175229A JPH01175229A JP33312387A JP33312387A JPH01175229A JP H01175229 A JPH01175229 A JP H01175229A JP 33312387 A JP33312387 A JP 33312387A JP 33312387 A JP33312387 A JP 33312387A JP H01175229 A JPH01175229 A JP H01175229A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- semiconductor substrate
- oxide film
- film
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は、一方の主面に酸化膜が形成され、かつ他方の
主面が露出している半導体基板を窒素雰囲気中で熱処理
した後、上記酸化膜を除去する工程を有する半導体装置
の製造方法に関する。
主面が露出している半導体基板を窒素雰囲気中で熱処理
した後、上記酸化膜を除去する工程を有する半導体装置
の製造方法に関する。
本発明は、その一方の主面に酸化膜が形成され、かつ他
方の主面が露出している半導体基板を窒素雰囲気中で熱
処理した後、上記酸化膜を除去する工程を有する半導体
装置の製造方法において、上記熱処理によって上記半導
体基板の上記露出している主面に形成される窒化膜を酸
素含有窒化膜にした後、この酸素含有窒化膜と上記酸化
膜とを除去するようにすることによって、酸化膜を除去
した後に半導体基板の一方の主面にエピタキシャル成長
を行う時に他方の主面に異常成長により凹凸が発生する
のを防止することができるようにしたものである。
方の主面が露出している半導体基板を窒素雰囲気中で熱
処理した後、上記酸化膜を除去する工程を有する半導体
装置の製造方法において、上記熱処理によって上記半導
体基板の上記露出している主面に形成される窒化膜を酸
素含有窒化膜にした後、この酸素含有窒化膜と上記酸化
膜とを除去するようにすることによって、酸化膜を除去
した後に半導体基板の一方の主面にエピタキシャル成長
を行う時に他方の主面に異常成長により凹凸が発生する
のを防止することができるようにしたものである。
〔従来の技術］
従来、バイポーラＬＳＩの製造工程においては、例えば
次のようにしてコレクタ埋め込み層を形成していた。す
なわち、第５図に示すように、例えばｐ型シリコン基板
のような半導体基板１１の一方の主面１１ａに例えば熱
酸化によりＳｉ０ｇ膜のような酸化膜１２を形成した後
、この酸化膜１２の所定部分をエツチング除去して開口
１２ａを形成する０次に、リンを含有する酸化シリコン
膜であるリンシリケートガラス（ｐｓｃ）膜１３をＣＶ
Ｄ法により全面に形成した後、窒素（Ｎ２）雰囲気中で
熱処理することによりこのＰＳＧ膜１膜中３中ンを半導
体基板１１中に拡散させ、これによってｎ゛型のコレク
タ埋め込み層１４を形成する。
次のようにしてコレクタ埋め込み層を形成していた。す
なわち、第５図に示すように、例えばｐ型シリコン基板
のような半導体基板１１の一方の主面１１ａに例えば熱
酸化によりＳｉ０ｇ膜のような酸化膜１２を形成した後
、この酸化膜１２の所定部分をエツチング除去して開口
１２ａを形成する０次に、リンを含有する酸化シリコン
膜であるリンシリケートガラス（ｐｓｃ）膜１３をＣＶ
Ｄ法により全面に形成した後、窒素（Ｎ２）雰囲気中で
熱処理することによりこのＰＳＧ膜１膜中３中ンを半導
体基板１１中に拡散させ、これによってｎ゛型のコレク
タ埋め込み層１４を形成する。
このコレクタ埋め込み層１４の形成後は、例えばフッ酸
処理により上記ＰＳＧ膜１３及び酸化膜１２をエツチン
グ除去して半導体基板１１の主面１１ａを露出させた後
、反応ガスとして例えば５ｉＣ１４を用いて例えば１１
６０℃でこの主面１１ａに第６図に示すようにシリコン
エピタキシャル層１５を形成する。
処理により上記ＰＳＧ膜１３及び酸化膜１２をエツチン
グ除去して半導体基板１１の主面１１ａを露出させた後
、反応ガスとして例えば５ｉＣ１４を用いて例えば１１
６０℃でこの主面１１ａに第６図に示すようにシリコン
エピタキシャル層１５を形成する。
しかしながら、上述の従来のバイポーラＬＳＩの製造工
程においては、上述のＮｔ雰囲気中での熱処理により、
第５図に示すように、半導体基板１１の他方の主面（裏
面）ｌｌｂに約５００人程度以下の厚さの多孔質の窒化
シリコン（Ｓｔ Ｎ ）膜１６が形成される。このため
、上記シリコンエピタキシャル層１５の成長時にこの多
孔質の窒化シリコン膜１６を介して半導体基板１１から
シリコンの異常成長が起き、第６図に示すように窒化シ
リコン膜１６の表面にシリコンの析出物１７が形成され
て凹凸が発生する。この結果、半導体基板１１を主面１
１ｂ側から真空チャックする際にチャックエラーを生じ
やすいという問題があった。
程においては、上述のＮｔ雰囲気中での熱処理により、
第５図に示すように、半導体基板１１の他方の主面（裏
面）ｌｌｂに約５００人程度以下の厚さの多孔質の窒化
シリコン（Ｓｔ Ｎ ）膜１６が形成される。このため
、上記シリコンエピタキシャル層１５の成長時にこの多
孔質の窒化シリコン膜１６を介して半導体基板１１から
シリコンの異常成長が起き、第６図に示すように窒化シ
リコン膜１６の表面にシリコンの析出物１７が形成され
て凹凸が発生する。この結果、半導体基板１１を主面１
１ｂ側から真空チャックする際にチャックエラーを生じ
やすいという問題があった。
従って本発明の目的は、酸化膜を除去した後に半導体基
板の一方の主面にエピタキシャル成長を行う時に他方の
主面に異常成長により凹凸が発生するのを防止すること
ができる半導体装置の製造方法を提供することにある。
板の一方の主面にエピタキシャル成長を行う時に他方の
主面に異常成長により凹凸が発生するのを防止すること
ができる半導体装置の製造方法を提供することにある。
〔問題点を解決するための手段］
本発明は、その一方の主面に酸化膜が形成され、かつ他
方の主面が露出している半導体基板を窒素雰囲気中で熱
処理した後、酸化膜を除去する工程を有する半導体装置
の製造方法において、熱処理によって半導体基板の露出
している主面に形成される窒化膜を酸素含有窒化膜にし
た後、この酸素含有窒化膜と酸化膜とを除去するように
した半導体装置の製造方法である。
方の主面が露出している半導体基板を窒素雰囲気中で熱
処理した後、酸化膜を除去する工程を有する半導体装置
の製造方法において、熱処理によって半導体基板の露出
している主面に形成される窒化膜を酸素含有窒化膜にし
た後、この酸素含有窒化膜と酸化膜とを除去するように
した半導体装置の製造方法である。
上記した手段によれば、エピタキシャル成長時に半導体
基板の他方の主面に凹凸が発生する原因となる窒化膜が
除去されることから、酸化膜を除去した後に半導体基板
の一方の主面にエピタキシャル成長を行う時に他方の主
面に異常成長により凹凸が発生するのを防止することが
できる。
基板の他方の主面に凹凸が発生する原因となる窒化膜が
除去されることから、酸化膜を除去した後に半導体基板
の一方の主面にエピタキシャル成長を行う時に他方の主
面に異常成長により凹凸が発生するのを防止することが
できる。
以下、本発明の一実施例について図面を参照しながら説
明する。この実施例は、本発明をバイポーラＬＳＩの製
造に適用した実施例である。
明する。この実施例は、本発明をバイポーラＬＳＩの製
造に適用した実施例である。
第１図に示すように、まず例えばｐ型シリコン基板のよ
うな半導体基板１の一方の主面１ａに例えば熱酸化によ
り例えばＳｌｙ！膜のような酸化膜２を形成した後、こ
の酸化膜２の所定部分をエツチング除去して開口２ａを
形成する。次に、ＣＶＤ法により例えばＰＳＧ膜３を全
面に形成する。
うな半導体基板１の一方の主面１ａに例えば熱酸化によ
り例えばＳｌｙ！膜のような酸化膜２を形成した後、こ
の酸化膜２の所定部分をエツチング除去して開口２ａを
形成する。次に、ＣＶＤ法により例えばＰＳＧ膜３を全
面に形成する。
次に第２図に示すように、Ｎ２雰囲気中において例えば
１２００℃程度の温度で例えば７５分間熱処理を行うこ
とにより二〇ＰＳＧ膜３中のリンを半導体基板１中に拡
散させ、これによって例えばｎ＋型の埋め込み層４を形
成する。このＮ２雰囲気中での熱処理により、半導体基
板１の露出していた他方の主面（裏面）ｌｂには約５０
０人程度以下の厚さの多孔質の窒化シリコン膜５が形成
される。
１２００℃程度の温度で例えば７５分間熱処理を行うこ
とにより二〇ＰＳＧ膜３中のリンを半導体基板１中に拡
散させ、これによって例えばｎ＋型の埋め込み層４を形
成する。このＮ２雰囲気中での熱処理により、半導体基
板１の露出していた他方の主面（裏面）ｌｂには約５０
０人程度以下の厚さの多孔質の窒化シリコン膜５が形成
される。
次に、酸素（０り雰囲気中において例えば１２００℃程
度の温度で例えば１０分間熱処理を行う。この結果、上
記窒化シリコン膜５が酸化されて、第３図に示すように
酸素含有窒化シリコン（Ｓｔ−０−Ｎ）膜６が形成され
る。この酸素含有窒化シリコン膜６は、窒化シリコン膜
５と異なり、フッ酸処理によりエツチングすることが可
能である。そこで、次にフン酸処理により上記ＰＳＧ膜
３、酸化膜２及び酸素含有窒化シリコン膜６をエツチン
グ除去して、半導体基板１の両生面１ａｓｌｂを露出さ
せる。
度の温度で例えば１０分間熱処理を行う。この結果、上
記窒化シリコン膜５が酸化されて、第３図に示すように
酸素含有窒化シリコン（Ｓｔ−０−Ｎ）膜６が形成され
る。この酸素含有窒化シリコン膜６は、窒化シリコン膜
５と異なり、フッ酸処理によりエツチングすることが可
能である。そこで、次にフン酸処理により上記ＰＳＧ膜
３、酸化膜２及び酸素含有窒化シリコン膜６をエツチン
グ除去して、半導体基板１の両生面１ａｓｌｂを露出さ
せる。
次に第４図に示すように、反応ガスとして例えば５ｉＣ
１４を用いて例えば１１６０℃程度の温度でこの半導体
基板１の主面１ａの上にシリコンエピタキシャル層７を
成長させる。この際、半導体基板１の主面１ｂ（裏面）
には従来のように多孔質の窒化シリコン膜が形成されて
いないので、半導体基板１からのシリコンの異常成長に
より凹凸が形成される問題はない。このため、この後に
半導体基板１を主面１ｂ側から真空チャックする際にチ
ャックエラーが生じるのを防止することができる。
１４を用いて例えば１１６０℃程度の温度でこの半導体
基板１の主面１ａの上にシリコンエピタキシャル層７を
成長させる。この際、半導体基板１の主面１ｂ（裏面）
には従来のように多孔質の窒化シリコン膜が形成されて
いないので、半導体基板１からのシリコンの異常成長に
より凹凸が形成される問題はない。このため、この後に
半導体基板１を主面１ｂ側から真空チャックする際にチ
ャックエラーが生じるのを防止することができる。
以上、本発明の実施例につき具体的に説明したが、本発
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
明は、上述の実施例に限定されるものではなく、本発明
の技術的思想に基づく各種の変形が可能である。
例えば、上述の実施例においては、Ｎｔ雰囲気中で熱処
理を行った後に０．雰囲気中で熱処理を行ったが、Ｎ２
と０□との混合ガス雰囲気中で熱処理を行ったり、Ｎｔ
雰囲気中での熱処理の途中で０２雰囲気に切り換えて所
定時間熱処理を行い、その後再びＮ２雰囲気での熱処理
を行うことも可能である。なお、Ｎｔ雰囲気での熱処理
前に０２雰囲気で所定時間熱処理を行うことによっても
同様な効果が得られる。さらに、上述の実施例において
は、本発明をバイポーラＬＳＩに適用した場合について
説明したが、本発明は例えばバイボーソーＣＭＯ３ＬＳ
Ｉのような他の種類の半導体装置にも適用することが
できる。
理を行った後に０．雰囲気中で熱処理を行ったが、Ｎ２
と０□との混合ガス雰囲気中で熱処理を行ったり、Ｎｔ
雰囲気中での熱処理の途中で０２雰囲気に切り換えて所
定時間熱処理を行い、その後再びＮ２雰囲気での熱処理
を行うことも可能である。なお、Ｎｔ雰囲気での熱処理
前に０２雰囲気で所定時間熱処理を行うことによっても
同様な効果が得られる。さらに、上述の実施例において
は、本発明をバイポーラＬＳＩに適用した場合について
説明したが、本発明は例えばバイボーソーＣＭＯ３ＬＳ
Ｉのような他の種類の半導体装置にも適用することが
できる。
本発明によれば、熱処理によって半導体基板の露出して
いる主面に形成される窒化膜を酸素含有窒化膜にした後
、この酸素含有窒化膜と酸化膜とを除去するようにして
いるので、酸化膜を除去した後に半導体基板の一方の主
面にエピタキシャル成長を行う時に他方の主面に異常成
長により凹凸が発生するのを防止することができる。
いる主面に形成される窒化膜を酸素含有窒化膜にした後
、この酸素含有窒化膜と酸化膜とを除去するようにして
いるので、酸化膜を除去した後に半導体基板の一方の主
面にエピタキシャル成長を行う時に他方の主面に異常成
長により凹凸が発生するのを防止することができる。
第１図〜第４図は本発明の一実施例によるバイポーラＬ
ＳＩの製造方法を工程順に示す断面図、第５図及び第６
図は従来のバイポーラＬＳＩの製造方法を工程順に示す
断面図である。 図面における主要な符号の説明 １：半導体基板、 １ａ、１ｂ：主面、 ２：酸化膜
、 ３：ＰＳＧ膜、 ４：埋め込み層、５：窒化シリコ
ン膜、 ６：酸素含有窒化シリコ７Ｌ７：エピタキシャ
ル層。 代理人 弁理士 杉 浦 正 知 −ワ；゛方キｔ４夕Ｉ」 第２図 第３図 １ｂ −大力乞例 第４図
ＳＩの製造方法を工程順に示す断面図、第５図及び第６
図は従来のバイポーラＬＳＩの製造方法を工程順に示す
断面図である。 図面における主要な符号の説明 １：半導体基板、 １ａ、１ｂ：主面、 ２：酸化膜
、 ３：ＰＳＧ膜、 ４：埋め込み層、５：窒化シリコ
ン膜、 ６：酸素含有窒化シリコ７Ｌ７：エピタキシャ
ル層。 代理人 弁理士 杉 浦 正 知 −ワ；゛方キｔ４夕Ｉ」 第２図 第３図 １ｂ −大力乞例 第４図
Claims (1)
- 【特許請求の範囲】 その一方の主面に酸化膜が形成され、かつ他方の主面
が露出している半導体基板を窒素雰囲気中で熱処理した
後、上記酸化膜を除去する工程を有する半導体装置の製
造方法において、 上記熱処理によって上記半導体基板の上記露出している
主面に形成される窒化膜を酸素含有窒化膜にした後、こ
の酸素含有窒化膜と上記酸化膜とを除去するようにした
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33312387A JPH01175229A (ja) | 1987-12-29 | 1987-12-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33312387A JPH01175229A (ja) | 1987-12-29 | 1987-12-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01175229A true JPH01175229A (ja) | 1989-07-11 |
Family
ID=18262546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33312387A Pending JPH01175229A (ja) | 1987-12-29 | 1987-12-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01175229A (ja) |
-
1987
- 1987-12-29 JP JP33312387A patent/JPH01175229A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6359251B2 (ja) | ||
| JPH0237745A (ja) | 半導体装置の製造方法 | |
| JPH01175229A (ja) | 半導体装置の製造方法 | |
| KR100227641B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| JPS62293728A (ja) | 半導体装置の製造方法 | |
| JPH0846026A (ja) | 素子分離領域を有する半導体装置の製造方法 | |
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| JPH0628281B2 (ja) | 半導体装置の製造方法 | |
| JP2625372B2 (ja) | 区域性シリコン酸化法の酸化層を成長させる改良方法 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JP3282265B2 (ja) | 半導体装置の製造方法 | |
| JPS6136380B2 (ja) | ||
| JPH01265536A (ja) | 半導体集積回路における素子分離領域の形成方法 | |
| JPH06140411A (ja) | 半導体装置用シリコン基板 | |
| JPS6410106B2 (ja) | ||
| JPS63269562A (ja) | Ｍｏｓ半導体装置の製造方法 | |
| JPS60251640A (ja) | 半導体装置およびその製造方法 | |
| JPH01165156A (ja) | 半導体装置 | |
| JPS6298620A (ja) | 半導体装置の製造方法 | |
| JPH0464227A (ja) | 半導体素子とその製造方法 | |
| JPH0431175B2 (ja) | ||
| JPS61170024A (ja) | 半導体装置の製造方法 | |
| JPS60235466A (ja) | 半導体装置の製造方法 | |
| JPS5811729B2 (ja) | 半導体装置の製造方法 | |
| JPS6135533A (ja) | 半導体装置の製造方法 |