JPH01181559A - 回路内蔵受光素子 - Google Patents
回路内蔵受光素子Info
- Publication number
- JPH01181559A JPH01181559A JP63005058A JP505888A JPH01181559A JP H01181559 A JPH01181559 A JP H01181559A JP 63005058 A JP63005058 A JP 63005058A JP 505888 A JP505888 A JP 505888A JP H01181559 A JPH01181559 A JP H01181559A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- epitaxial layer
- photodetector
- region
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は回路素子と受光素子とを同一基板上に設け、受
光素子の光感度を高くさせた回路内蔵受光素子に関する
ものである。
光素子の光感度を高くさせた回路内蔵受光素子に関する
ものである。
（従来の技術）
光を利用した機器の普及に伴ない、信号のピックアップ
用の受光素子と、受光素子からの信号を処理する回路素
子とを、同一基板上に形成させた回路内蔵受光素子が、
広く使用されるようになってきている。
用の受光素子と、受光素子からの信号を処理する回路素
子とを、同一基板上に形成させた回路内蔵受光素子が、
広く使用されるようになってきている。
このような素子において、受光素子には光感度の高いこ
とが要求され、回路素子に紘高速であること９周波数特
性が良いこと等が要求され、さらに双方にりいて、製造
原価の安いことが要求されている。従来の回路内蔵受光
素子の一例を第２図に示す。第１の導電型の半導体基板
ｌの受光素子の領域及び回路素子の領域に、第２の導電
型の埋込拡散層２，２．２を形成させ、その上に第２の
導電型のエピタキシャル層８を成長させる。第２の導１
Ｊｔ型の埋込拡散層２がｎ＋のときは第２の導を蟹のエ
ピタキシャル層８はｎとする。このとき第２の導電型の
埋込拡散層２，２，２の表面は、最初は第１の導電型の
半導体基板１０表面と同一であるが、第２の導電型のエ
ピタキシャル層３０ついで第１の導電型の分離拡散層４
，４．４を受光素子の領域と回路素子の領域の境界に形
成させ、第２の導電製の拡散層５，５．５を表面から第
２の導電型の埋込拡散層２，２．２まで形成させる。
とが要求され、回路素子に紘高速であること９周波数特
性が良いこと等が要求され、さらに双方にりいて、製造
原価の安いことが要求されている。従来の回路内蔵受光
素子の一例を第２図に示す。第１の導電型の半導体基板
ｌの受光素子の領域及び回路素子の領域に、第２の導電
型の埋込拡散層２，２．２を形成させ、その上に第２の
導電型のエピタキシャル層８を成長させる。第２の導１
Ｊｔ型の埋込拡散層２がｎ＋のときは第２の導を蟹のエ
ピタキシャル層８はｎとする。このとき第２の導電型の
埋込拡散層２，２，２の表面は、最初は第１の導電型の
半導体基板１０表面と同一であるが、第２の導電型のエ
ピタキシャル層３０ついで第１の導電型の分離拡散層４
，４．４を受光素子の領域と回路素子の領域の境界に形
成させ、第２の導電製の拡散層５，５．５を表面から第
２の導電型の埋込拡散層２，２．２まで形成させる。
さらに第１の導電型の拡散層６，６．６を形成させる。
第２図の中央の部分が受光素子の領域であって第１の導
電型の拡散層６と第２の導電型のエピタキシャル層８に
よって受光素子が形成されている。第２図の両側の部分
が回路素子の領域であって、第１の導電型の拡散層６，
６の中にさらに第２の導電型の拡散層７，７を形成させ
る。第２の導電型のエピタキシャル層８及び拡散層７と
第１の導電型の拡散層６によりトランジスタが構成され
る。
電型の拡散層６と第２の導電型のエピタキシャル層８に
よって受光素子が形成されている。第２図の両側の部分
が回路素子の領域であって、第１の導電型の拡散層６，
６の中にさらに第２の導電型の拡散層７，７を形成させ
る。第２の導電型のエピタキシャル層８及び拡散層７と
第１の導電型の拡散層６によりトランジスタが構成され
る。
（発明が解決しようとする課題）
受光素子の感度を高くするためには、エピタキシャル層
を厚くするとよい。所がエピタキシャル層を厚くすると
、回路素子の高速性が失われ、チップサイズも大きくな
り、コストが上昇する。−方回路素子の高速性及びチッ
プサイズを小さくするために、エピタキシャル層を薄く
すると、受光素子の光感度が低くなるという問題があっ
た。
を厚くするとよい。所がエピタキシャル層を厚くすると
、回路素子の高速性が失われ、チップサイズも大きくな
り、コストが上昇する。−方回路素子の高速性及びチッ
プサイズを小さくするために、エピタキシャル層を薄く
すると、受光素子の光感度が低くなるという問題があっ
た。
（課題を解決すゐための手段）
第２図の従来例の構造においては、受光素子の領域と回
路素子の領域の双方において、エピタキシャル層３の厚
さは路間−であったが、本発明においては、受光素子の
領域のエピタキシャル層の厚さを、回路素子の領域のエ
ピタキシャル層の厚さより厚くさせた。
路素子の領域の双方において、エピタキシャル層３の厚
さは路間−であったが、本発明においては、受光素子の
領域のエピタキシャル層の厚さを、回路素子の領域のエ
ピタキシャル層の厚さより厚くさせた。
（作用）
本発明によれは、前述の問題点を解消し、受光素子部の
光感度を高くすると共に回路素子部の高速性又は周波数
特性を良くすることができる。
光感度を高くすると共に回路素子部の高速性又は周波数
特性を良くすることができる。
（実施例）
第１図（ａ） 、 （ｂ） 、 （ｃ）及び（ｄ）は、
本発明による回路内蔵受光素子の製造の工程及び完成品
の断面を示すものである。
本発明による回路内蔵受光素子の製造の工程及び完成品
の断面を示すものである。
第１図葎）Ｋ示されるように、まず、第１の導電型の半
導体基板１１の受光素子領域に異方性エツチングにより
凹部１０を形成し、この凹部１０の内壁面及び回路素子
領域に第２の導電型の拡散層１２．１２．１２を形成す
る。この第２導電型の拡散層１２は、受光素子の直列抵
抗を下げる働らきをする。
導体基板１１の受光素子領域に異方性エツチングにより
凹部１０を形成し、この凹部１０の内壁面及び回路素子
領域に第２の導電型の拡散層１２．１２．１２を形成す
る。この第２導電型の拡散層１２は、受光素子の直列抵
抗を下げる働らきをする。
次に、第１図（ｂ）に示されるように、第１の導電型の
半導体基板１１０表面に第２の導電型のエピタキシャル
層１８を成長させる。エピタキシャル層の比抵抗は、回
路素子及び受光素子の双方に最適の値、例えば１Ω鋼と
し、その後表面を研摩し、後の工程に支障がない程度ま
で平坦にする。この状態は第１図（ｃ）に示される。こ
のとき、エピタキシャル層の厚さは、例えば受光素子領
域の最も厚い部分で６μｍ１回路素子領域では３μｍと
する。
半導体基板１１０表面に第２の導電型のエピタキシャル
層１８を成長させる。エピタキシャル層の比抵抗は、回
路素子及び受光素子の双方に最適の値、例えば１Ω鋼と
し、その後表面を研摩し、後の工程に支障がない程度ま
で平坦にする。この状態は第１図（ｃ）に示される。こ
のとき、エピタキシャル層の厚さは、例えば受光素子領
域の最も厚い部分で６μｍ１回路素子領域では３μｍと
する。
使用目的により、これらの厚さは最適な厚さが選択され
る。
る。
さらに、第１図（ｄ）に示されるように、素子分離用の
第１の導電型の拡散層１４，１４，１４．１４を形成し
、表面からｇｇ２の導電型の埋込層１２゜１２．１２に
至る第２の導電型の拡散層１５ 、１５゜１６を形成し
、次に表面の一部に第１の導電型の拡散層１６，１６．
１６を形成し、両端の第１の導電型の拡散層１６，１６
の一部には第２の導電型の拡散層１７．１７を形成させ
る。図の中央部の第１の導電型の拡散層１６と第２の導
電型のエピタキシャル層１８により受光素子が構成され
、両側の第２の導電型の拡散層１７．１７及びエピタキ
シャル層１８．１８と第１の導電型の拡散層１６．１６
によりそれぞれトランジスタが構成され、回路素子とな
る。第１の導電型の分離拡散層１４．１４・・・以後の
工程は従来と同様である。
第１の導電型の拡散層１４，１４，１４．１４を形成し
、表面からｇｇ２の導電型の埋込層１２゜１２．１２に
至る第２の導電型の拡散層１５ 、１５゜１６を形成し
、次に表面の一部に第１の導電型の拡散層１６，１６．
１６を形成し、両端の第１の導電型の拡散層１６，１６
の一部には第２の導電型の拡散層１７．１７を形成させ
る。図の中央部の第１の導電型の拡散層１６と第２の導
電型のエピタキシャル層１８により受光素子が構成され
、両側の第２の導電型の拡散層１７．１７及びエピタキ
シャル層１８．１８と第１の導電型の拡散層１６．１６
によりそれぞれトランジスタが構成され、回路素子とな
る。第１の導電型の分離拡散層１４．１４・・・以後の
工程は従来と同様である。
（発明の効果）
本発明によれば、回路素子の領域に最適なエピタキシャ
ル層の条件（例えば比抵抗１０Ｇ、厚さ８μｍ）を満足
し、かつ受光素子の領域の光感度を高くするエピタキシ
ャル層の条件（例えば比抵抗１Ω国、厚さ８μｍ）を満
足させることができる。
ル層の条件（例えば比抵抗１０Ｇ、厚さ８μｍ）を満足
し、かつ受光素子の領域の光感度を高くするエピタキシ
ャル層の条件（例えば比抵抗１Ω国、厚さ８μｍ）を満
足させることができる。
従来例の一例と本発明の一例との比較を下表に示す。
（以下余白、）
光感度は、受光素子のホトダイオード光電流に寄与する
元吸収量で示すことができる。比較に用いられた元の波
長は、一般的に使用される半導体レーザー光の７６０
ｎｍである。上記の表に示されるように、本発明によれ
ば、従来に比し、光感度を約２倍にできることがわかる
。
元吸収量で示すことができる。比較に用いられた元の波
長は、一般的に使用される半導体レーザー光の７６０
ｎｍである。上記の表に示されるように、本発明によれ
ば、従来に比し、光感度を約２倍にできることがわかる
。
また、使用目的により、回路素子の領域と受光素子の領
域のそれぞれのエピタキシャル層の厚さを、独立に最適
の条件に設定できるので、光感度が高く周波数特性の良
い回路内蔵受光素子を安価に製造できる。
域のそれぞれのエピタキシャル層の厚さを、独立に最適
の条件に設定できるので、光感度が高く周波数特性の良
い回路内蔵受光素子を安価に製造できる。
第１図（ａ） ｐ （ｂ） ＊ （Ｃ）及び（ｄ）は本
発明による回路内蔵受光素子の形成の工程及び完成品の
断面を示す。 ｖＪｚ図は従来の回路内蔵受光素子の断面を示す。 １１・・・第１の導電型の半導体基板 １２・・・第２の導電型の埋込拡散層 １８・・・第２の導電型のエピタキシャル層１４・・・
第１の導電型の分離拡散層 １５・・・第２の導電型の拡散層 １６・・・ｗｊｌの導電型の拡散層 １７・・・第２の導電型の拡散層 特許出願人 シャープ株式会社 −１Ｘ代理人 弁理士
福士愛彦！１１．・ 填 ｌ 図ｔσノ 篤 １５１１（Ｃ） ＠／ 図 （ｄ） 填２図
発明による回路内蔵受光素子の形成の工程及び完成品の
断面を示す。 ｖＪｚ図は従来の回路内蔵受光素子の断面を示す。 １１・・・第１の導電型の半導体基板 １２・・・第２の導電型の埋込拡散層 １８・・・第２の導電型のエピタキシャル層１４・・・
第１の導電型の分離拡散層 １５・・・第２の導電型の拡散層 １６・・・ｗｊｌの導電型の拡散層 １７・・・第２の導電型の拡散層 特許出願人 シャープ株式会社 −１Ｘ代理人 弁理士
福士愛彦！１１．・ 填 ｌ 図ｔσノ 篤 １５１１（Ｃ） ＠／ 図 （ｄ） 填２図
Claims (1)
- （１）回路素子と受光素子とを有し、受光素子の領域の
エピタキシャル層の厚さを回路素子の領域のエピタキシ
ャル層の厚さより厚くしたことを特徴とする回路内蔵受
光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005058A JPH01181559A (ja) | 1988-01-12 | 1988-01-12 | 回路内蔵受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005058A JPH01181559A (ja) | 1988-01-12 | 1988-01-12 | 回路内蔵受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01181559A true JPH01181559A (ja) | 1989-07-19 |
Family
ID=11600797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63005058A Pending JPH01181559A (ja) | 1988-01-12 | 1988-01-12 | 回路内蔵受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01181559A (ja) |
-
1988
- 1988-01-12 JP JP63005058A patent/JPH01181559A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100460404B1 (ko) | 회로내장 감광 장치 | |
| US6177289B1 (en) | Lateral trench optical detectors | |
| JPH0287684A (ja) | 集積ｐｉｎ光検出器および方法 | |
| KR100428926B1 (ko) | 회로내장 수광장치 | |
| JPH04225285A (ja) | モノリシック集積回路用シリコン フォトダイオードとその作製法 | |
| JP2751910B2 (ja) | 半導体受光素子及びその製造方法 | |
| JPH01181559A (ja) | 回路内蔵受光素子 | |
| CN107195723A (zh) | 一种雪崩光敏器件及其制备方法 | |
| JP3008571B2 (ja) | 受光装置 | |
| US6589848B1 (en) | Photodetector device and method for manufacturing the same | |
| JP2599726B2 (ja) | 受光装置 | |
| JP3311564B2 (ja) | 光半導体装置 | |
| JPH0242767A (ja) | 回路内蔵受光素子 | |
| JPH02142181A (ja) | 回路内蔵受光素子 | |
| JPH02125664A (ja) | 半導体装置の製造方法 | |
| JPS63237484A (ja) | 半導体装置 | |
| JPH0422177A (ja) | 回路内蔵受光素子の製造方法 | |
| JPH0786631A (ja) | ｐｉｎフォトダイオード | |
| JPH02205079A (ja) | 回路内蔵受光素子 | |
| JPH02180069A (ja) | 回路内蔵受光素子の製造方法 | |
| JP2649862B2 (ja) | 回路内蔵受光素子の製造方法 | |
| JP2916042B2 (ja) | 回路内蔵受光素子 | |
| JPH02132857A (ja) | 回路内蔵受光素子 | |
| JP2766761B2 (ja) | 半導体光検出器およびその製造方法 | |
| JPH01181560A (ja) | 半導体受光素子 |