JPH01188975A - マルチプロセッサに於ける高速データ転送方式 - Google Patents
マルチプロセッサに於ける高速データ転送方式Info
- Publication number
- JPH01188975A JPH01188975A JP63012175A JP1217588A JPH01188975A JP H01188975 A JPH01188975 A JP H01188975A JP 63012175 A JP63012175 A JP 63012175A JP 1217588 A JP1217588 A JP 1217588A JP H01188975 A JPH01188975 A JP H01188975A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processors
- processor
- bus line
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は ゛ プロセッサを複数具えた
マルチプロセッサ型コンビーータシステムに於ける高速
データ転送方法に関せ、５゜（従来技術） 近年、複数の通信チャネルを有したシリアルビット対応
マイクロプロセッサを複数具えたマルチフロセッサコン
ピュータシステムを用いて、一連のプログラムを並列分
散処理することによって処理スピードの向上をはかる技
術が研究されている。
マルチプロセッサ型コンビーータシステムに於ける高速
データ転送方法に関せ、５゜（従来技術） 近年、複数の通信チャネルを有したシリアルビット対応
マイクロプロセッサを複数具えたマルチフロセッサコン
ピュータシステムを用いて、一連のプログラムを並列分
散処理することによって処理スピードの向上をはかる技
術が研究されている。
従来のマルチプロセッサコンピュータシステムの例とし
ては第２図に示すものが一般的であって、これは少なく
とも２つの通信チャネルをもったプロセッサｎ ｇＩＡ
Ｍｘ 、Ｍ２ 、・・・・・・、ＭＨを前記通信チャネ
ルを介して直列に接続すると共に一方端に位置するプロ
セッサ例えばＭｌのみが通信チャネルによってバスライ
ンＢｔＪＳと接続されたもので、該バスラインＢＵ８は
入出カメモリＩ／Ｏを介して図示を省略した他の調装置
、例えばプリンタ、ＣＲＴデイスプレィ等と接続される
。かかる構成によるマルチフロセッサコンピュータシス
テムでは各プロセッサからバスラインＢｔＪＳを介して
他の端末装置へデータを転送するに際しては、すべて隣
接するプロセッサを介して直接バスラインと接続された
最終端部のプロ曳ツサまで順次受は渡しを行い。
ては第２図に示すものが一般的であって、これは少なく
とも２つの通信チャネルをもったプロセッサｎ ｇＩＡ
Ｍｘ 、Ｍ２ 、・・・・・・、ＭＨを前記通信チャネ
ルを介して直列に接続すると共に一方端に位置するプロ
セッサ例えばＭｌのみが通信チャネルによってバスライ
ンＢｔＪＳと接続されたもので、該バスラインＢＵ８は
入出カメモリＩ／Ｏを介して図示を省略した他の調装置
、例えばプリンタ、ＣＲＴデイスプレィ等と接続される
。かかる構成によるマルチフロセッサコンピュータシス
テムでは各プロセッサからバスラインＢｔＪＳを介して
他の端末装置へデータを転送するに際しては、すべて隣
接するプロセッサを介して直接バスラインと接続された
最終端部のプロ曳ツサまで順次受は渡しを行い。
該最終端部のプロセッサＭ１を介してバスラインＢ（Ｊ
Ｓに転送する必要がある。
Ｓに転送する必要がある。
しかしながら、このように隣接するプロセッサを介して
行うデータ転送では、各プロセッサに於いて受信したデ
ータが自己に対するものか否かを判別すると共に他のプ
ロセッサに対するデータを更に他方に隣接するプロセッ
サに転送する如く機能させるため夫々のプロセッサの負
担が増大して処理スピードが低下するばかシでなく経由
するプロセッサが多くなるとデータ転送速度が著しく低
下してしまうと云う欠陥があった。
行うデータ転送では、各プロセッサに於いて受信したデ
ータが自己に対するものか否かを判別すると共に他のプ
ロセッサに対するデータを更に他方に隣接するプロセッ
サに転送する如く機能させるため夫々のプロセッサの負
担が増大して処理スピードが低下するばかシでなく経由
するプロセッサが多くなるとデータ転送速度が著しく低
下してしまうと云う欠陥があった。
（発明の目的）
本発明は上述したような従来のマルチプロセッサコンピ
ュータシステムのデータ転送に於ケる欠陥を除去するた
めになされたものであって、他のプロセッサの負担Ｚ軽
減することによってシステ″ム全体の処理スピードを向
上しかつデータ転送速度を高めたマルチプロセッサに於
ける高速データ転送方法を提供することを目的とする。
ュータシステムのデータ転送に於ケる欠陥を除去するた
めになされたものであって、他のプロセッサの負担Ｚ軽
減することによってシステ″ム全体の処理スピードを向
上しかつデータ転送速度を高めたマルチプロセッサに於
ける高速データ転送方法を提供することを目的とする。
（発明の概要）
この目的を達成するため本発明では複数のプロセッサ夫
々とバスラインとの間にＩ／Ｏ兼用メモリを挿入し、必
要忙応じプロセッサからのデータを該メモリにシリアル
ビット信号転送した後直接バスラインに再転送し、或は
バスライン上のデータを該メモリに転送した後プロセッ
サに再転送するよう構成する。
々とバスラインとの間にＩ／Ｏ兼用メモリを挿入し、必
要忙応じプロセッサからのデータを該メモリにシリアル
ビット信号転送した後直接バスラインに再転送し、或は
バスライン上のデータを該メモリに転送した後プロセッ
サに再転送するよう構成する。
（実施例）
以下図示した実施例に基づいて本発明の詳細な説明する
。
。
第１図は本発明の一実施例を示すブロック図である。
同図に於いてＭＰＩ乃至ＭＰｎは夫々３つの通信チャネ
ルをもったプロセッサ・ユニットでろって、これらを互
いの通信チャネルを介して直列に接続すると共に、各プ
ロセッサの残シの通信チャネルとバスラインＢＵＳとの
間にＩ／Ｏ兼用メモＩＪＭＥ付１乃至ＭＥＭｎ ’？
：挿入接続する。
ルをもったプロセッサ・ユニットでろって、これらを互
いの通信チャネルを介して直列に接続すると共に、各プ
ロセッサの残シの通信チャネルとバスラインＢＵＳとの
間にＩ／Ｏ兼用メモＩＪＭＥ付１乃至ＭＥＭｎ ’？
：挿入接続する。
又前記プロセッサのうち端部に位置するプロセッサユニ
ット例えばＭＰｌ とバスラインＢＵＳとは前記第２図
の従来例と同様直接接続され。
ット例えばＭＰｌ とバスラインＢＵＳとは前記第２図
の従来例と同様直接接続され。
更に前記バスラインＢＵＳにはＩｌｏを介して図示を略
した他の端末装置等が接続されたものである。
した他の端末装置等が接続されたものである。
伺９通信チャネルを３つ以上具えたプロセッサとしては
例えばトランスピユータ（通信チャネル４つ）が市販さ
れているからこれらを利用すれば実施可能である。
例えばトランスピユータ（通信チャネル４つ）が市販さ
れているからこれらを利用すれば実施可能である。
コノように構成したマルチブロセッサコンビーータシス
テムによれば、必要に応じて夫々に付加したＩ／Ｏ兼用
メモＩＪＭＥＭＩ乃至ＭＥ Ｍ ｎを介して直接バスラ
インＢｔｌＳにデータを転送し或はバスラインＢＵＳか
ら直接データを受信することができる。
テムによれば、必要に応じて夫々に付加したＩ／Ｏ兼用
メモＩＪＭＥＭＩ乃至ＭＥ Ｍ ｎを介して直接バスラ
インＢｔｌＳにデータを転送し或はバスラインＢＵＳか
ら直接データを受信することができる。
例えばプロセッサＭＰｎからＭＰｌにデータを転送する
場合を考えると、ＭＰｎからの転送すべきデータをこれ
に付属したＩ／Ｏ兼用メモリＭＢ Ｍ ｎに入力し、転
送完了したのち直接バスラインＢｔＪＳに送出する。
場合を考えると、ＭＰｎからの転送すべきデータをこれ
に付属したＩ／Ｏ兼用メモリＭＢ Ｍ ｎに入力し、転
送完了したのち直接バスラインＢｔＪＳに送出する。
このようなデータ転送はプロセッサ間のみに限ラス、プ
ロセッサからバスラインＢＵＳ ｆｆ：介して他の端末
装置へのデータ転送についても同様に行うことができる
。
ロセッサからバスラインＢＵＳ ｆｆ：介して他の端末
装置へのデータ転送についても同様に行うことができる
。
（発明の効果）
本発明は以上説明した如く構成しかつ機能せしめたもの
であるからマルチプロセッサ・コンピュータシステムに
於けるプロセッサ間或はプロセッサと他の端末装置との
間のデータ転送を極めて高速に行うことができ、更に、
データ転送時の他のプロセッサの負担を軽減してコンピ
ュータ全体の処理スピードを向上するうえで著効を奏す
る。
であるからマルチプロセッサ・コンピュータシステムに
於けるプロセッサ間或はプロセッサと他の端末装置との
間のデータ転送を極めて高速に行うことができ、更に、
データ転送時の他のプロセッサの負担を軽減してコンピ
ュータ全体の処理スピードを向上するうえで著効を奏す
る。
第１図は本発明の一実施例を示すブロック図、第２図は
従来のマルチプロセッサ・コンビュ−タシステムを示す
ブロック図である。 ＭＰ！乃至ＭＰｎ・・・・山・・プロセッサ。 ＭＥＭ、ＭＢＭ ｌ−乃至ＭＥＭｎ ・・・・・・・・
・Ｉ／Ｏ兼用メモリ、 ＢＵＳ・・・・・・・
・・バスライン。 特許出願人 東洋通信機株式会社 第１図
従来のマルチプロセッサ・コンビュ−タシステムを示す
ブロック図である。 ＭＰ！乃至ＭＰｎ・・・・山・・プロセッサ。 ＭＥＭ、ＭＢＭ ｌ−乃至ＭＥＭｎ ・・・・・・・・
・Ｉ／Ｏ兼用メモリ、 ＢＵＳ・・・・・・・
・・バスライン。 特許出願人 東洋通信機株式会社 第１図
Claims (1)
- 通信チャネルを介して互いに接続された複数のプロセ
ッサのうち特定の一個のみがバスチャネルと接続された
コンピュータシステムに於いて、前記特定のプロセッサ
以外のプロセッサをＩ／Ｏメモリを介して前記バスチャ
ネルと直接接続することによって前記複数のプロセッサ
が独立して他のプロセッサと又はバスラインに接続され
たその他の装置と通信することを可能としたことを特徴
とするマルチプロセッサに於ける高速データ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012175A JPH01188975A (ja) | 1988-01-22 | 1988-01-22 | マルチプロセッサに於ける高速データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012175A JPH01188975A (ja) | 1988-01-22 | 1988-01-22 | マルチプロセッサに於ける高速データ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01188975A true JPH01188975A (ja) | 1989-07-28 |
Family
ID=11798091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63012175A Pending JPH01188975A (ja) | 1988-01-22 | 1988-01-22 | マルチプロセッサに於ける高速データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01188975A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS585822A (ja) * | 1981-06-30 | 1983-01-13 | エレベ−タ−・ゲ−エムベ−ハ− | 入出力デ−タ転送方法および装置 |
| JPS62267851A (ja) * | 1986-05-15 | 1987-11-20 | Nec Corp | マルチプロセツサシステムにおけるプロセツサ間デ−タ転送方式 |
-
1988
- 1988-01-22 JP JP63012175A patent/JPH01188975A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS585822A (ja) * | 1981-06-30 | 1983-01-13 | エレベ−タ−・ゲ−エムベ−ハ− | 入出力デ−タ転送方法および装置 |
| JPS62267851A (ja) * | 1986-05-15 | 1987-11-20 | Nec Corp | マルチプロセツサシステムにおけるプロセツサ間デ−タ転送方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63255759A (ja) | 制御システム | |
| JPS585804A (ja) | プロセスコントロ−ラ | |
| JPH08161254A (ja) | 情報処理システムおよびそのバス調停方式 | |
| JPH01305460A (ja) | プロセッサ間通信方式 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JP2962767B2 (ja) | Ｄｍａ装置のメモリアクセス方式 | |
| EP1193605B1 (en) | Apparatus and method for the transfer of signal groups between digital signal processors in a digital signal processing unit | |
| JPS6279557A (ja) | 直接メモリアクセス方式 | |
| JPS61166666A (ja) | 情報処理システム | |
| JPS61262870A (ja) | バス制御方式 | |
| JPS6217879Y2 (ja) | ||
| JPS6020263A (ja) | 入出力装置の選択方式 | |
| JPS62168257A (ja) | メモリを共用するマルチプロセツサシステム | |
| JP3086245B2 (ja) | 他系アクセス指定装置 | |
| JPH03164858A (ja) | 電子計算機のプロセッサ間通信方式 | |
| JPH0734189B2 (ja) | 多重データ入出力制御回路 | |
| JPH04235660A (ja) | マルチプロセッサシステムの共通メモリ装置及び通信制御方法 | |
| JPH01145754A (ja) | データ転送方式 | |
| JPS6381557A (ja) | デユアルポ−トメモリ | |
| JPH03278262A (ja) | 情報処理装置 | |
| JPH08320843A (ja) | コンピュータ装置 | |
| JPS58101336A (ja) | 高速情報伝送方式 | |
| JPS6292059A (ja) | マルチプロセツサシステム | |
| JPH04100168A (ja) | マルチプロセッサシステム | |
| JPS6345663A (ja) | 入出力インタ−フエ−ス |