JPH01189163A - バイポーラトランジスタの製造方法 - Google Patents
バイポーラトランジスタの製造方法Info
- Publication number
- JPH01189163A JPH01189163A JP63013804A JP1380488A JPH01189163A JP H01189163 A JPH01189163 A JP H01189163A JP 63013804 A JP63013804 A JP 63013804A JP 1380488 A JP1380488 A JP 1380488A JP H01189163 A JPH01189163 A JP H01189163A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- emitter
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、バイポーラトランジスタの製造方法に関する
ものである。
ものである。
従来の技術
半導体装置の動向は、高密度集積化と高速化・高周波化
にある。特に、高周波特性に優れるヘテロ接合バイポー
ラトランジスタにおいては、トランジスタサイズの縮小
は最も重要であり、種々の自己整合を用いた製造方法が
考えられている。その例を第２図に示す。
にある。特に、高周波特性に優れるヘテロ接合バイポー
ラトランジスタにおいては、トランジスタサイズの縮小
は最も重要であり、種々の自己整合を用いた製造方法が
考えられている。その例を第２図に示す。
半絶縁性基板１上に、ｎ型不純物を高濃度に含有したコ
レクタコンタクト層２、ｎ型不純物を含有したコレクタ
層３、ｐ型不純物を高濃度に含有したベース層４、ヘテ
ロ接合を形成するためにベース層よりも大きい禁制帯幅
を有する半導体からなる、ｎ型不純物を含有したエミッ
タ層５およびｎ型不純物を高濃度に含有したエミッタコ
ンタクト層６を順に形成し、ダミーエミッタを用いて上
記ベース層４まで湿式エツチングをした後、反転法によ
りエミッタ電極９を形成し、フォトリソグラフィーによ
るマスク合せとエミッタ電極を利用して半自己整合的に
ベース電極７を形成し、周辺を絶縁化するためのイオン
注入層１０とコレクタ電極８を形成する。（たとえば第
１８凹円体素子・材料コンファレンス、ＬＮ−Ｄ−９−
３１９８６年）。
レクタコンタクト層２、ｎ型不純物を含有したコレクタ
層３、ｐ型不純物を高濃度に含有したベース層４、ヘテ
ロ接合を形成するためにベース層よりも大きい禁制帯幅
を有する半導体からなる、ｎ型不純物を含有したエミッ
タ層５およびｎ型不純物を高濃度に含有したエミッタコ
ンタクト層６を順に形成し、ダミーエミッタを用いて上
記ベース層４まで湿式エツチングをした後、反転法によ
りエミッタ電極９を形成し、フォトリソグラフィーによ
るマスク合せとエミッタ電極を利用して半自己整合的に
ベース電極７を形成し、周辺を絶縁化するためのイオン
注入層１０とコレクタ電極８を形成する。（たとえば第
１８凹円体素子・材料コンファレンス、ＬＮ−Ｄ−９−
３１９８６年）。
発明が解決しようとする課題
しかし上記のような構成でば、ベース電極を微細にする
のはフォトリソグラフィーの制約１難しいという課題が
あった。
のはフォトリソグラフィーの制約１難しいという課題が
あった。
本発明は上記の課題を大きく改良するもので、微細なベ
ース電極を完全な自己整合で形成するバイポーラトラン
ジスタの製造方法を提供することを目的とする。
ース電極を完全な自己整合で形成するバイポーラトラン
ジスタの製造方法を提供することを目的とする。
課題を解決するための手段
上記課題を解決するため、本発明の構成によるバイポー
ラトランジスタの製造方法は、基板上にトランジスタと
なる多層膜を形成する工程と、上記多層膜の最上層上に
電極を形成する工程と、上記基板上に被膜を形成する工
程と、上記基板上にレジストを塗布して上記電極近傍の
最上Ｎ Ｎ域の頭出しをする工程と、上記最上層領域近
傍の被膜を除去する工程と、上記最上層領域上の電極と
上記レジストをマスクとしてベース電極を形成する工程
とを存することを特徴とする。
ラトランジスタの製造方法は、基板上にトランジスタと
なる多層膜を形成する工程と、上記多層膜の最上層上に
電極を形成する工程と、上記基板上に被膜を形成する工
程と、上記基板上にレジストを塗布して上記電極近傍の
最上Ｎ Ｎ域の頭出しをする工程と、上記最上層領域近
傍の被膜を除去する工程と、上記最上層領域上の電極と
上記レジストをマスクとしてベース電極を形成する工程
とを存することを特徴とする。
作用
上記構成のバイポーラトランジスタの製造方法は、被膜
の厚さを制御することにより、種々の幅を肴する微細な
ベース電極が完全な自己整合で得られ、トランジスタの
高集積化・高周波化に大きく貢献する。
の厚さを制御することにより、種々の幅を肴する微細な
ベース電極が完全な自己整合で得られ、トランジスタの
高集積化・高周波化に大きく貢献する。
実施例
以下、本発明の一実施例を図面に基づいて説明する。
第１図ｆａｔ〜＋ｄ）は、本発明の実施例におけるバイ
ポーラトランジスタの製造方法を示す断面図である。ま
ず、半絶縁性基板１上に、ｎ型不純物を高濃度に含有し
たコレクタコンタクトＮ２、ｎ型不純物を含有したコレ
クタ層３、ｐ型不純物を高濃度に含有したベース層４、
ｎ型不純物を含有したエミッタ層５、およびｎ型不純物
を高濃度に含有したエミッタコンタクト層６を順に膜成
長により形成した後、エミッタコンタクト層６上にエミ
ッタ電極１９を形成し、これをマスクとしてベース層４
まで湿式エツチングし、その上に被膜となる５ｈｏ２膜
１１を形成する（第１図＋ａ＋）、次に、全面にレジス
ト１２を塗布し、酸素による乾式エツチングで上記エミ
ッタ電極部の頭出しを行う（第１図（ｂ））。湿式エツ
チングで上記エミッタ電極部近傍のＳ ｉＯ２膜１１を
除去して全面に金属を蒸着し、エミッタ電極１９と湿式
エツチングによる５ｉ０２膜ｉｔのアンダーカットを用
いて、自己整合でベース電極７を形成する（第１図ｆｃ
ｌ）。
ポーラトランジスタの製造方法を示す断面図である。ま
ず、半絶縁性基板１上に、ｎ型不純物を高濃度に含有し
たコレクタコンタクトＮ２、ｎ型不純物を含有したコレ
クタ層３、ｐ型不純物を高濃度に含有したベース層４、
ｎ型不純物を含有したエミッタ層５、およびｎ型不純物
を高濃度に含有したエミッタコンタクト層６を順に膜成
長により形成した後、エミッタコンタクト層６上にエミ
ッタ電極１９を形成し、これをマスクとしてベース層４
まで湿式エツチングし、その上に被膜となる５ｈｏ２膜
１１を形成する（第１図＋ａ＋）、次に、全面にレジス
ト１２を塗布し、酸素による乾式エツチングで上記エミ
ッタ電極部の頭出しを行う（第１図（ｂ））。湿式エツ
チングで上記エミッタ電極部近傍のＳ ｉＯ２膜１１を
除去して全面に金属を蒸着し、エミッタ電極１９と湿式
エツチングによる５ｉ０２膜ｉｔのアンダーカットを用
いて、自己整合でベース電極７を形成する（第１図ｆｃ
ｌ）。
不要な金属およびしシスト１２、Ｓ ｉＯ２Ｈ１１を除
去し、周辺を絶縁化するためのイオン注入層１０を形成
し、最後に湿式エツチングと蒸着によリコレクタ電極８
を形成する（第１図（ｄ））。以上のようにして、本実
施例におけるｎｐｎ型バイポーラトランジスタが完成す
る。
去し、周辺を絶縁化するためのイオン注入層１０を形成
し、最後に湿式エツチングと蒸着によリコレクタ電極８
を形成する（第１図（ｄ））。以上のようにして、本実
施例におけるｎｐｎ型バイポーラトランジスタが完成す
る。
上記構成において、エミッタ電極をダミーエミッタを用
いた反転法で形成することも可能である。
いた反転法で形成することも可能である。
上記構成を、より高周波特性に優れたベテロ接合バイポ
ーラトランジスタに用いることもでき、この場合は膜成
長の時にベース層に用いた半導体よりも大きな禁制帯幅
を有する半導体をエミッタ層に用いればよい。また同様
に、基板側にエミッタ層を存する、エミッタとコレクタ
の位置が逆転したトランジスタにおいても、あるいはｐ
ｎｐ型トランジスタにおいても適用しうる。
ーラトランジスタに用いることもでき、この場合は膜成
長の時にベース層に用いた半導体よりも大きな禁制帯幅
を有する半導体をエミッタ層に用いればよい。また同様
に、基板側にエミッタ層を存する、エミッタとコレクタ
の位置が逆転したトランジスタにおいても、あるいはｐ
ｎｐ型トランジスタにおいても適用しうる。
発明の効果
以上に記したように、本発明の構成によるバイポーラト
ランジスタの製造方法は、簡単な工程でベース電極を完
全な自己整合で形成することができ、かつ被膜の厚さを
制御することで、微細なベース電極が得ることができる
。このことは、バイポーラトランジスタの高集積化・高
周波化に太き（貢献する。
ランジスタの製造方法は、簡単な工程でベース電極を完
全な自己整合で形成することができ、かつ被膜の厚さを
制御することで、微細なベース電極が得ることができる
。このことは、バイポーラトランジスタの高集積化・高
周波化に太き（貢献する。
第１図（ａｌ〜＋ｄｌは本発明の実施例におけるトラン
ジスタの製造方法を示す断面図、第２図は従来のトラン
ジスタの構成を示す断面図である。 ■・・・・・・半絶縁性基板、２・・・・・・コレクタ
コンタクトＩＪ、３・・・・・・コレクタ層、４・・・
・・・ベース層、５・・・・・・エミッタ層、６・・・
・・・エミッタコンタクト層、７・・・・・・ベース電
極、８・・・・・・コレクタ電極、１０・・・・・・イ
オン注入層、１１・・・・・・Ｓ ｉＯ２膜、１２・・
・・・・レジスト、１９・・・・・・エミッタ電極。 代理人の氏名 弁理士 中尾敏男 はか１名１−手絶縁
栓基扱 ２− コレクタコンタクト壜 ３−コレクタ層 第１図 ４−４−ス層 ５− エミッタ１ ６− エミッタコンタクト漕
ジスタの製造方法を示す断面図、第２図は従来のトラン
ジスタの構成を示す断面図である。 ■・・・・・・半絶縁性基板、２・・・・・・コレクタ
コンタクトＩＪ、３・・・・・・コレクタ層、４・・・
・・・ベース層、５・・・・・・エミッタ層、６・・・
・・・エミッタコンタクト層、７・・・・・・ベース電
極、８・・・・・・コレクタ電極、１０・・・・・・イ
オン注入層、１１・・・・・・Ｓ ｉＯ２膜、１２・・
・・・・レジスト、１９・・・・・・エミッタ電極。 代理人の氏名 弁理士 中尾敏男 はか１名１−手絶縁
栓基扱 ２− コレクタコンタクト壜 ３−コレクタ層 第１図 ４−４−ス層 ５− エミッタ１ ６− エミッタコンタクト漕
Claims (2)
- （１）基板上にトランジスタとなる多層膜を形成する工
程と、上記多層膜の最上層上に電極を形成する工程と、
上記基板上に被膜を形成する工程と、上記基板上にレジ
ストを塗布して上記電極近傍の最上層領域の頭出しをす
る工程と、上記最上層領域近傍の被膜を除去する工程と
、上記最上層上の電極と上記レジストをマスクとしてベ
ース電極を形成する工程とを有することを特徴とするバ
イポーラトランジスタの製造方法。 - （２）ベース層に用いる半導体よりも禁制帯幅の大きい
半導体をエミッタ層に用いて多層膜を形成する工程を有
することを特徴とする特許請求の範囲第（１）項記載の
バイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63013804A JPH01189163A (ja) | 1988-01-25 | 1988-01-25 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63013804A JPH01189163A (ja) | 1988-01-25 | 1988-01-25 | バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01189163A true JPH01189163A (ja) | 1989-07-28 |
Family
ID=11843449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63013804A Pending JPH01189163A (ja) | 1988-01-25 | 1988-01-25 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01189163A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5278083A (en) * | 1992-10-16 | 1994-01-11 | Texas Instruments Incorporated | Method for making reliable connections to small features of integrated circuits |
-
1988
- 1988-01-25 JP JP63013804A patent/JPH01189163A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5278083A (en) * | 1992-10-16 | 1994-01-11 | Texas Instruments Incorporated | Method for making reliable connections to small features of integrated circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| US4713355A (en) | Bipolar transistor construction | |
| JPS6134972A (ja) | バイポ−ラトランジスタ構造体 | |
| JPS5989457A (ja) | 半導体装置の製造方法 | |
| JPH01189163A (ja) | バイポーラトランジスタの製造方法 | |
| JPH01189167A (ja) | バイポーラトランジスタの製造方法 | |
| JPH01189165A (ja) | バイポーラトランジスタの製造方法 | |
| JPH01189162A (ja) | バイポーラトランジスタの製造方法 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JP2575204B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS63305556A (ja) | 半導体集積回路およびその製造方法 | |
| JPS596574A (ja) | 半導体装置の製造方法 | |
| JPS59231833A (ja) | 半導体装置及びその製造法 | |
| JPH01146367A (ja) | 電界効果トランジスタ | |
| JPH0239438A (ja) | 半導体装置の製造方法 | |
| JPH02148847A (ja) | 半導体装置の製造方法 | |
| JPS60257572A (ja) | 半導体装置の製造方法 | |
| JPS61124149A (ja) | 半導体装置およびその製造方法 | |
| JPS6015971A (ja) | 半導体装置の製造方法 | |
| JPS6018960A (ja) | 半導体装置の製造方法 | |
| JPS60235466A (ja) | 半導体装置の製造方法 | |
| JPH0824126B2 (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| JPH0139225B2 (ja) | ||
| JPH0622263B2 (ja) | 半導体基板の製造方法 | |
| JPH01282867A (ja) | バイポーラトランジスタの製造方法 |