JPH01190176A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JPH01190176A JPH01190176A JP1354388A JP1354388A JPH01190176A JP H01190176 A JPH01190176 A JP H01190176A JP 1354388 A JP1354388 A JP 1354388A JP 1354388 A JP1354388 A JP 1354388A JP H01190176 A JPH01190176 A JP H01190176A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- video signal
- read
- frame memory
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 54
- 238000012545 processing Methods 0.000 claims abstract description 36
- 238000006243 chemical reaction Methods 0.000 claims abstract description 5
- 238000012544 monitoring process Methods 0.000 claims abstract description 3
- 230000005540 biological transmission Effects 0.000 claims description 5
- 238000013459 approach Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 19
- 239000000872 buffer Substances 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000003786 synthesis reaction Methods 0.000 abstract description 6
- 238000012937 correction Methods 0.000 abstract description 2
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 230000000979 retarding effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 101100444344 Caenorhabditis elegans eat-17 gene Proteins 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Landscapes
- Synchronizing For Television (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、映像特殊効実装置の前段に接続しその映像特
殊効実装置へ入力する２系統の映像信号の同期をとるた
めに用いて好適な映像信号処理装置に関するものである
。
殊効実装置へ入力する２系統の映像信号の同期をとるた
めに用いて好適な映像信号処理装置に関するものである
。
近年そのＡＶ時代を反映して、ビデオ映像制作、コンピ
ュータ画像処理装置について、各種関連機器の開発が目
覚ましい。
ュータ画像処理装置について、各種関連機器の開発が目
覚ましい。
特に、ＶＴＲ１集については、画面のカット変わりやイ
メージの転換等を図るために、複数系統の映像信号を合
成することによって、連続した映像信号で変化ある画像
を作り出す手法がとられている。映像合成の方法は、大
別にして、ミックスワイプとオーバラップとに分けられ
る。すなわち、ミックスワイプとは、例えば、第４図（
ａ）に示したようなＡ画面の一部の映像信号を切り取り
、同図（ｂ）に示すようなり画面の映像信号を嵌め込ん
で合成し、同図（Ｃ）に示すようなＣ画面を得る手法で
ある。また、オーバラップとは、Ａ画面の映像信号を８
画面の映像信号とを重ね合わせて合成し、同図（ｄ）に
示すようなり画面を得る手法である。
メージの転換等を図るために、複数系統の映像信号を合
成することによって、連続した映像信号で変化ある画像
を作り出す手法がとられている。映像合成の方法は、大
別にして、ミックスワイプとオーバラップとに分けられ
る。すなわち、ミックスワイプとは、例えば、第４図（
ａ）に示したようなＡ画面の一部の映像信号を切り取り
、同図（ｂ）に示すようなり画面の映像信号を嵌め込ん
で合成し、同図（Ｃ）に示すようなＣ画面を得る手法で
ある。また、オーバラップとは、Ａ画面の映像信号を８
画面の映像信号とを重ね合わせて合成し、同図（ｄ）に
示すようなり画面を得る手法である。
このような映像合成を行うためには、Ａ画面の映像信号
と８画面の映像信号との同期がとれていることが必要で
あり、即ちＡ画面の映像信号の垂直同期信号と８画面の
映像信号の垂直同期信号との入力タイミングが合致する
必要があり、同期がとれていない場合にはＴＢＣ（時間
軸補正装置）を用いて、その同期結合を図らなければな
らない。
と８画面の映像信号との同期がとれていることが必要で
あり、即ちＡ画面の映像信号の垂直同期信号と８画面の
映像信号の垂直同期信号との入力タイミングが合致する
必要があり、同期がとれていない場合にはＴＢＣ（時間
軸補正装置）を用いて、その同期結合を図らなければな
らない。
すなわち、第５図に示すように、再生用ＶＴＲ１からの
映像信号と再生用ＶＴＲ２からの映像信号を映像特殊効
果装置３において合成する場合、■ＴＲＩと映像特殊効
果装置３との間にＴＢＣ４を、またＶＴＲ２と映像特殊
効果装置３との間にＴＢＣ５を接続し、ＴＢＣ４及びＴ
ＢＣ５に外部同期信号を与えて、映像特殊効果装置３へ
送るＶＴＲ１の映像信号とＶＴＲ２の映像信号との同期
結合を図るようにしている。
映像信号と再生用ＶＴＲ２からの映像信号を映像特殊効
果装置３において合成する場合、■ＴＲＩと映像特殊効
果装置３との間にＴＢＣ４を、またＶＴＲ２と映像特殊
効果装置３との間にＴＢＣ５を接続し、ＴＢＣ４及びＴ
ＢＣ５に外部同期信号を与えて、映像特殊効果装置３へ
送るＶＴＲ１の映像信号とＶＴＲ２の映像信号との同期
結合を図るようにしている。
しかしながら、このような従来の映像合成方法によると
、ＶＴＲと映像特殊効果装置との間に挿入接続するＴＢ
Ｃが１台２００〜２５０万円という高価な代物であるた
め、どうしてもクローズドユースの放送業務用のＶＴＲ
ｊｉ集が先行してしまい、ＴＢＣに代わって民生用レベ
ルでのＶＴＲ編集に使用することのできる安価な装置の
出現が期待されている。
、ＶＴＲと映像特殊効果装置との間に挿入接続するＴＢ
Ｃが１台２００〜２５０万円という高価な代物であるた
め、どうしてもクローズドユースの放送業務用のＶＴＲ
ｊｉ集が先行してしまい、ＴＢＣに代わって民生用レベ
ルでのＶＴＲ編集に使用することのできる安価な装置の
出現が期待されている。
本発明はこのような問題点に鑑みてなされたもので、第
１及び第２のソース映像機器からのアナログ映像信号を
デジタル映像信号に変換する第１及び第２のＡ／Ｄ変換
手段と、この第１及び第２のＡ／Ｄ変換手段の変換する
デジタル映像信号の少なくとも１フレームを画素単位で
書き込み可能で且つその入力情報を書き込みながら画素
単位で読み出すことのできる第１及び第２のフレームメ
モリ手段と、この第９１及び第２のフレームメモリ手段
への前記デジタル映像信号の書き込みタイミングをその
映像信号の１フレーム毎の垂直同期信号の発生周期とす
る第１及び第２の書込タイミング決定手段と、この第１
及び第２の書込タイミング決定手段によりその書き込み
タイミングが定められ前記フレームメモリ手段に書き込
まれたデジタル映像信号の読み出しタイミングを所定基
準周期とする読出タイミング決定手段と、この読出タイ
ミング決定手段の定める読み出しタイミングと前記第１
及び第２の書込タイミング決定手段の定める書き込みタ
イミングとの位相を監視しこの位相が所定値を越えて近
接したとき前記第１及び第２のフレームメモリ手段への
読み出しタイミングを早める第１及び第２の読出タイミ
ング早変手段と、この第１及び第２の読出タイミング早
変手段によりその読み出しタイミングが早められた分だ
け前記第１及び第２のフレームメモリ手段より読み出さ
れるデジタル映像信号の送出速度を遅延する第１及び第
２の速度遅延手段とで映像信号処理装置を構成したもの
である。
１及び第２のソース映像機器からのアナログ映像信号を
デジタル映像信号に変換する第１及び第２のＡ／Ｄ変換
手段と、この第１及び第２のＡ／Ｄ変換手段の変換する
デジタル映像信号の少なくとも１フレームを画素単位で
書き込み可能で且つその入力情報を書き込みながら画素
単位で読み出すことのできる第１及び第２のフレームメ
モリ手段と、この第９１及び第２のフレームメモリ手段
への前記デジタル映像信号の書き込みタイミングをその
映像信号の１フレーム毎の垂直同期信号の発生周期とす
る第１及び第２の書込タイミング決定手段と、この第１
及び第２の書込タイミング決定手段によりその書き込み
タイミングが定められ前記フレームメモリ手段に書き込
まれたデジタル映像信号の読み出しタイミングを所定基
準周期とする読出タイミング決定手段と、この読出タイ
ミング決定手段の定める読み出しタイミングと前記第１
及び第２の書込タイミング決定手段の定める書き込みタ
イミングとの位相を監視しこの位相が所定値を越えて近
接したとき前記第１及び第２のフレームメモリ手段への
読み出しタイミングを早める第１及び第２の読出タイミ
ング早変手段と、この第１及び第２の読出タイミング早
変手段によりその読み出しタイミングが早められた分だ
け前記第１及び第２のフレームメモリ手段より読み出さ
れるデジタル映像信号の送出速度を遅延する第１及び第
２の速度遅延手段とで映像信号処理装置を構成したもの
である。
したがってこの発明によれば、第１及び第２のフレーム
メモリ手段より同期結合の図られたデジタル映像信号を
取り出すことが可能となる。
メモリ手段より同期結合の図られたデジタル映像信号を
取り出すことが可能となる。
以下、本発明に係る映像信号処理装置を詳細に説明する
。
。
第１図はこの映像信号処理装置の一実施例を含む映像合
成ユニットの機能ブロック図であり、同図おける６が本
実施例の映像信号処理装置に対応する映像信号処理回路
、７はこの映像信号処理回路６によって処理され取り出
される映像信号を合成する映像信号特殊効果回路である
。映像信号処理回路６は、再生用ＶＴＲｌからのＮＴＳ
Ｃ人力信号又はＹ／Ｃ入力信号を処理する第１の信号処
理回路６１と、再生用ＶＴＲ２からのＮＴＳＣ入力信号
又はＹ／Ｃ入力信号を処理する第２の信号処理回路６２
と、リードタイミング発生器６３とから構成されている
。また、映像信号特殊効果回路７は、ミキサ＆セレクタ
７１とＤ／Ａ変換器７２とＲＧＢデコーダ７３とＹ／Ｃ
合成器７４とにより構成されている。
成ユニットの機能ブロック図であり、同図おける６が本
実施例の映像信号処理装置に対応する映像信号処理回路
、７はこの映像信号処理回路６によって処理され取り出
される映像信号を合成する映像信号特殊効果回路である
。映像信号処理回路６は、再生用ＶＴＲｌからのＮＴＳ
Ｃ人力信号又はＹ／Ｃ入力信号を処理する第１の信号処
理回路６１と、再生用ＶＴＲ２からのＮＴＳＣ入力信号
又はＹ／Ｃ入力信号を処理する第２の信号処理回路６２
と、リードタイミング発生器６３とから構成されている
。また、映像信号特殊効果回路７は、ミキサ＆セレクタ
７１とＤ／Ａ変換器７２とＲＧＢデコーダ７３とＹ／Ｃ
合成器７４とにより構成されている。
映像信号処理回路６においてその信号処理回路６１は、
再生用ＶＴＲ１からのＮＴＳＣ入力のＹ／Ｃ成分を分離
するＹ／Ｃ分離器６１ａと、このＹ／Ｃ分離器６１ａの
分離するＹ／Ｃ信号又はＶＴＲ１からのＹ／Ｃ信号を入
力としこのＹ／Ｃ信号をＲＧＢ信号にデコードするＲＧ
Ｂデコーダ６１ｂと、このＲＧＢデコーダ６１ｂの送出
するアナログ量としてのＲＧＢ信号を８ビツトのデジタ
ル値に変換するＡ／Ｄ変換器６１ｃと、フレームメモリ
６１ｄと、ＲＧＢデコーダ６１ｂに入力されようとする
Ｙ／Ｃ信号を分岐して入力しその１フレーム毎の垂直同
期信号の発生周期と同一周期のサンプリングクロックお
よびライトアドレスを生成してＡ／Ｄ変換器６１Ｃおよ
びフレームメモリ６１ｄに対し送出するライトタイミン
グ発生器６１ｅと、ラインバッファ６１ｆと、追い越し
コントロールスイッチ６１ｇとにより構成されている。
再生用ＶＴＲ１からのＮＴＳＣ入力のＹ／Ｃ成分を分離
するＹ／Ｃ分離器６１ａと、このＹ／Ｃ分離器６１ａの
分離するＹ／Ｃ信号又はＶＴＲ１からのＹ／Ｃ信号を入
力としこのＹ／Ｃ信号をＲＧＢ信号にデコードするＲＧ
Ｂデコーダ６１ｂと、このＲＧＢデコーダ６１ｂの送出
するアナログ量としてのＲＧＢ信号を８ビツトのデジタ
ル値に変換するＡ／Ｄ変換器６１ｃと、フレームメモリ
６１ｄと、ＲＧＢデコーダ６１ｂに入力されようとする
Ｙ／Ｃ信号を分岐して入力しその１フレーム毎の垂直同
期信号の発生周期と同一周期のサンプリングクロックお
よびライトアドレスを生成してＡ／Ｄ変換器６１Ｃおよ
びフレームメモリ６１ｄに対し送出するライトタイミン
グ発生器６１ｅと、ラインバッファ６１ｆと、追い越し
コントロールスイッチ６１ｇとにより構成されている。
フレームメモリ６１ｄは、Ａ／Ｄ変換器６１ｃを介して
入力されるＲＧＢ信号の少な（とも１フレームを画素単
位で書き込むことのできる記憶容量を有しており、その
ＲＧＢ信号の書き込みタイミングがライトタイミング発
生器６１ｅを介して人力されるライトアドレスによって
規定されるものとなっている。また、このフレームメモ
リ６１ｄに書き込まれたＲＧＢ信号の読み出しは、リー
ドタイミング発生器６３の所定基準周期ＴＯ（本実施例
においては、Ｔ Ｏ＝ ３３ ｍ５ｅｃ）毎に送出する
リードアドレスによって行われるものとなっており、フ
レームメモリ６１ｄにおけるＲＧＢ信号の書き込みおよ
び読み出しは非同期で行うことができるものとなってい
る。すなわち、本実施例においては、フレームメモリ６
１ｄとして、その入力情報を書き込みながら画素単位で
読み出すことのできるフィールドメモリ （ＦＩＦＯメ
モリ）を使用している。そして、このフレームメモリ６
１ｄから読み出されるＲＧＢ信号が追い越しコントロー
ルスイッチ６１ｇを介して、映像信号特殊効果回路７に
おけるミキサ＆セレクタ７１に入力されるものとなって
いる。追い越しコントロールスイッチ６１ｇは、その可
動接片６１９１の接続モードがリードタイミング発生器
６３を介する追い越しコントロール信号によって可変さ
れるものとなっており、通常はその可動接片６１９．が
常閉接点６１９．側に接続された状態となっている。す
なわち、リードタイミング発生器６３において、フレー
ムメモリ６１ｄに対して送出するリードアドレスとフレ
ームメモリ６１ｄに人力されようとするライトアドレス
との位相が監視されるようになっており、即ちフレーム
メモリ６１ｄに入力されるライトアドレスとリードアド
レスとの入力タイミングの差が監視されるようになって
おり、この位相が所定値（本実施例においては、約３０
μ５ｅｃ）を越えて近接したとき、フレームメモリ６１
ｄに対するリードアドレスの送出タイミングがリードア
ドレスの生成周期の約１％早められると共に、追い越し
コントロールスイッチ６１ｇに対しその可動接片６１ｇ
＋を常開接点６１９．側に接続させる違い越しコントロ
ール信号が送出されるものとなっている。追い越しコン
トロール信号・ノチ６１ｇにおいてその可動接片６１９
１が常開接点６１９１側に接続された場合には、フレー
ムメモリ６１ｄより読み出されるＲＧＢ信号がラインバ
ッファ６１ｆを経由してミキサ＆セレクタ７１に入力さ
れるものとなっており、ラインバッファ６１ｆはこの読
み出されるＲＧＢ信号のミキサ＆セレクタ７１への送出
速度を上記リードアドレスが早められた分だけ遅延させ
る機能を有している。
入力されるＲＧＢ信号の少な（とも１フレームを画素単
位で書き込むことのできる記憶容量を有しており、その
ＲＧＢ信号の書き込みタイミングがライトタイミング発
生器６１ｅを介して人力されるライトアドレスによって
規定されるものとなっている。また、このフレームメモ
リ６１ｄに書き込まれたＲＧＢ信号の読み出しは、リー
ドタイミング発生器６３の所定基準周期ＴＯ（本実施例
においては、Ｔ Ｏ＝ ３３ ｍ５ｅｃ）毎に送出する
リードアドレスによって行われるものとなっており、フ
レームメモリ６１ｄにおけるＲＧＢ信号の書き込みおよ
び読み出しは非同期で行うことができるものとなってい
る。すなわち、本実施例においては、フレームメモリ６
１ｄとして、その入力情報を書き込みながら画素単位で
読み出すことのできるフィールドメモリ （ＦＩＦＯメ
モリ）を使用している。そして、このフレームメモリ６
１ｄから読み出されるＲＧＢ信号が追い越しコントロー
ルスイッチ６１ｇを介して、映像信号特殊効果回路７に
おけるミキサ＆セレクタ７１に入力されるものとなって
いる。追い越しコントロールスイッチ６１ｇは、その可
動接片６１９１の接続モードがリードタイミング発生器
６３を介する追い越しコントロール信号によって可変さ
れるものとなっており、通常はその可動接片６１９．が
常閉接点６１９．側に接続された状態となっている。す
なわち、リードタイミング発生器６３において、フレー
ムメモリ６１ｄに対して送出するリードアドレスとフレ
ームメモリ６１ｄに人力されようとするライトアドレス
との位相が監視されるようになっており、即ちフレーム
メモリ６１ｄに入力されるライトアドレスとリードアド
レスとの入力タイミングの差が監視されるようになって
おり、この位相が所定値（本実施例においては、約３０
μ５ｅｃ）を越えて近接したとき、フレームメモリ６１
ｄに対するリードアドレスの送出タイミングがリードア
ドレスの生成周期の約１％早められると共に、追い越し
コントロールスイッチ６１ｇに対しその可動接片６１ｇ
＋を常開接点６１９．側に接続させる違い越しコントロ
ール信号が送出されるものとなっている。追い越しコン
トロール信号・ノチ６１ｇにおいてその可動接片６１９
１が常開接点６１９１側に接続された場合には、フレー
ムメモリ６１ｄより読み出されるＲＧＢ信号がラインバ
ッファ６１ｆを経由してミキサ＆セレクタ７１に入力さ
れるものとなっており、ラインバッファ６１ｆはこの読
み出されるＲＧＢ信号のミキサ＆セレクタ７１への送出
速度を上記リードアドレスが早められた分だけ遅延させ
る機能を有している。
なお、映像信号処理回路６においてその信号処理回路６
２の構成は、信号処理回路６１と同一構成であるので、
各構成ブロックに対応する番号を付与してその説明は省
略する。
２の構成は、信号処理回路６１と同一構成であるので、
各構成ブロックに対応する番号を付与してその説明は省
略する。
次に、このように構成された映像合成ユニットの動作を
説明する。すなわち、今、映像信号処理回路６において
、そのライトタイミング発生器６１ｅの生成するライト
アドレスの生成周期ＴＩと、リードタイミング発生器６
３の生成するリードアドレスの生成周ＭＴＯとが異なり
、ライトアドレスの生成周期Ｔ１がリードアドレスの生
成周期ＴＯよりも長いものとする。この場合、フレーム
メモリ６１ｄへのＡ／Ｄ変換器６１ｃを介するＲＧＢ信
号の１フレームは、第２図ｆａ）に示すように、Ｔ１な
る周期でフレームメモリ６１ｄへ書き込まれる。一方、
リードタイミング発生器６３はＴＯなる周期でリードア
ドレスをフレームメモリ６１ｄに対して送出し、このリ
ードアドレスの入力タイミング毎にフレームメモリ６１
ｄに書き込まれたＲＧＢ信号の読み出しが行われる。す
なわち、第２図（ａ）に示したａ時点においてライトア
ドレスが入力された後、同図（ｂｌに示すｂ時点でリー
ドアドレスが入力された場合、ａ時点においてその書き
込みの始められた一ｒｉｔｅｌなるＲＧＢ信号の読み出
しがｂ時点より開始され、同様にして次のＣ時点におい
てその書き込みの始められたーｒ ｉ ｔｅ２なるＲＧ
Ｂ信号の読み出しがｄ時点より開始されるようになる。
説明する。すなわち、今、映像信号処理回路６において
、そのライトタイミング発生器６１ｅの生成するライト
アドレスの生成周期ＴＩと、リードタイミング発生器６
３の生成するリードアドレスの生成周ＭＴＯとが異なり
、ライトアドレスの生成周期Ｔ１がリードアドレスの生
成周期ＴＯよりも長いものとする。この場合、フレーム
メモリ６１ｄへのＡ／Ｄ変換器６１ｃを介するＲＧＢ信
号の１フレームは、第２図ｆａ）に示すように、Ｔ１な
る周期でフレームメモリ６１ｄへ書き込まれる。一方、
リードタイミング発生器６３はＴＯなる周期でリードア
ドレスをフレームメモリ６１ｄに対して送出し、このリ
ードアドレスの入力タイミング毎にフレームメモリ６１
ｄに書き込まれたＲＧＢ信号の読み出しが行われる。す
なわち、第２図（ａ）に示したａ時点においてライトア
ドレスが入力された後、同図（ｂｌに示すｂ時点でリー
ドアドレスが入力された場合、ａ時点においてその書き
込みの始められた一ｒｉｔｅｌなるＲＧＢ信号の読み出
しがｂ時点より開始され、同様にして次のＣ時点におい
てその書き込みの始められたーｒ ｉ ｔｅ２なるＲＧ
Ｂ信号の読み出しがｄ時点より開始されるようになる。
ここで、ライトアドレスとリードアドレスの入力タイミ
ングは、その生成周期Ｔ１がＴＯよりも長いためにその
差が縮められ、ついにはリードアドレスの入力タイミン
グがライトアドレスの入力タイミングよりも早くなる。
ングは、その生成周期Ｔ１がＴＯよりも長いためにその
差が縮められ、ついにはリードアドレスの入力タイミン
グがライトアドレスの入力タイミングよりも早くなる。
すなわち、同図（ｂｌに示すｅ時点においてリードアド
レスが入力された後、同図（ａ）に示すｆ時点において
ライトアドレスが入力されるようになる。この場合、そ
の前の時点で読み出されたｗｒｉｔｅ３なるＲＧＢ信号
が再度読み出されるようになり、以降同図（ｂ）に示す
ｇ時点においてｈｒｉ ｔｅ４なるＲＧＢ信号が読み出
され、以降ｗｒｉｔｅ５．ｎｒｉｔｅ６・・・と上述し
た動作を繰り返しながら読み出す。
レスが入力された後、同図（ａ）に示すｆ時点において
ライトアドレスが入力されるようになる。この場合、そ
の前の時点で読み出されたｗｒｉｔｅ３なるＲＧＢ信号
が再度読み出されるようになり、以降同図（ｂ）に示す
ｇ時点においてｈｒｉ ｔｅ４なるＲＧＢ信号が読み出
され、以降ｗｒｉｔｅ５．ｎｒｉｔｅ６・・・と上述し
た動作を繰り返しながら読み出す。
一方、ライトアドレスの生成周期Ｔ１がリードアドレス
の生成周期ＴＯよりも短い場合にあっては、リードアド
レスの入力タイミングがライトアドレスの入力タイミン
グに対して遅れるようになる。すなわち、第３図（ａｌ
に示すライトアドレスの入力時点ｂ゛よりも早い同図（
ｂ）に示すａ′時点においてリードアドレスが入力され
ていたものが、次のリードアドレスの入力時点ｄ′にお
いては、これに対応するライトアドレスの入力時点Ｃ′
に対して遅れるようになる。この場合、ライトアドレス
の入力時点ｂ゛においてその書き込みの始められたｗｒ
ｉ ｔｅ２なるＲＧＢ信号の読み出しがキャンセルさ
れ、リードアドレスの入力時点ｄ゛においてはｗｒｉｔ
ｅ３なるＲＧＢ信号が読み出されるようになる。以降同
図ｔｂ＞に示すｅ゛時点おいてｗｒｉｔｅ４なるＲＧＢ
信号が読み出され、以降Ｗｒｉｔｅ５．ｗｒｉｔｅ６・
・・と上述した動作を繰り返しながら読み出す。
の生成周期ＴＯよりも短い場合にあっては、リードアド
レスの入力タイミングがライトアドレスの入力タイミン
グに対して遅れるようになる。すなわち、第３図（ａｌ
に示すライトアドレスの入力時点ｂ゛よりも早い同図（
ｂ）に示すａ′時点においてリードアドレスが入力され
ていたものが、次のリードアドレスの入力時点ｄ′にお
いては、これに対応するライトアドレスの入力時点Ｃ′
に対して遅れるようになる。この場合、ライトアドレス
の入力時点ｂ゛においてその書き込みの始められたｗｒ
ｉ ｔｅ２なるＲＧＢ信号の読み出しがキャンセルさ
れ、リードアドレスの入力時点ｄ゛においてはｗｒｉｔ
ｅ３なるＲＧＢ信号が読み出されるようになる。以降同
図ｔｂ＞に示すｅ゛時点おいてｗｒｉｔｅ４なるＲＧＢ
信号が読み出され、以降Ｗｒｉｔｅ５．ｗｒｉｔｅ６・
・・と上述した動作を繰り返しながら読み出す。
このようにして、ＶＴＲ１側のＲＧ Ｂ （８号の周期
がフレームメモリ６１ｄから読み出される際リードアド
レスの生成周期に整えられ、追い越しコントロールスイ
ッチ６１ｇを介して映像信号特殊効果回路７のミキサ及
セレクタ７１に人力されるようになる。すなわち、ＶＴ
Ｒ２側のＲＧＢ信号の周期も上述と同様にしてフレーム
メモリ６２ｄから読み出される際リードアドレスの生成
周期に整えられ、追い越しコントロールスイッチ６２ｇ
を介して映像信号特殊効果回路７のミキサ及セレクタ７
１に入力されるので、ミキサ及セレクタ７１においてＶ
ＴＲ１側のＲＧＢ信号とＶＴＲ２側のＲＧＢ信号との同
期結合が図られ、ミキサ及セレクタ７１でのミンクスワ
イプ、オーバラップ等の信号合成が確実に実現可能とな
る。
がフレームメモリ６１ｄから読み出される際リードアド
レスの生成周期に整えられ、追い越しコントロールスイ
ッチ６１ｇを介して映像信号特殊効果回路７のミキサ及
セレクタ７１に人力されるようになる。すなわち、ＶＴ
Ｒ２側のＲＧＢ信号の周期も上述と同様にしてフレーム
メモリ６２ｄから読み出される際リードアドレスの生成
周期に整えられ、追い越しコントロールスイッチ６２ｇ
を介して映像信号特殊効果回路７のミキサ及セレクタ７
１に入力されるので、ミキサ及セレクタ７１においてＶ
ＴＲ１側のＲＧＢ信号とＶＴＲ２側のＲＧＢ信号との同
期結合が図られ、ミキサ及セレクタ７１でのミンクスワ
イプ、オーバラップ等の信号合成が確実に実現可能とな
る。
通常の場合は、このようにして、フレームメモリ６１ｄ
および６２ｄより読み出されるＶＴＲ１゜側のＲＧＢ信
号およびＶＴＲ２側のＲＧＢ信号がラインバッファ６１
ｆおよび６２ｆを通ることなくダイレクトにミキサ及セ
レクタ７１に入力されてその信号合成が図られるが、フ
レームメモリ６１ｄおよび６２ｄにおいてそのライトア
ドレスとリードアドレスとの入力タイミングがあまりに
も近接すると、その読み出されるＲＧＢ信号がラインバ
ソファ６ ’ｌ ｆおよび６２ｆを介してミキサ＆セレ
クタ７１に人力されるようになる。
および６２ｄより読み出されるＶＴＲ１゜側のＲＧＢ信
号およびＶＴＲ２側のＲＧＢ信号がラインバッファ６１
ｆおよび６２ｆを通ることなくダイレクトにミキサ及セ
レクタ７１に入力されてその信号合成が図られるが、フ
レームメモリ６１ｄおよび６２ｄにおいてそのライトア
ドレスとリードアドレスとの入力タイミングがあまりに
も近接すると、その読み出されるＲＧＢ信号がラインバ
ソファ６ ’ｌ ｆおよび６２ｆを介してミキサ＆セレ
クタ７１に人力されるようになる。
例えば、フレームメモリ６１ｄへのライトアドレスとり
−トアドレスとの入力タイミング、即ちライトアドレス
とリードアドレスとの位相が約３０μｓｅｃを越えて近
接すると、フレームメモリ６１ｄに対するリードアドレ
スの送出タイミングがり一トタイミング発生器６３にお
いてそのリードアドレスの生成周期の約１％早められる
ようになる。すなわち、フレームメモリ６１ｄにおいて
そのライトアドレスとリードアドレスとの入力タイミン
グが重なると、その前後のフレームの映像が合成されて
しまう虞れがあり、このような不具合を防止することを
目的として、リードアドレスの送出タイミングを強制的
に早めてライトアドレスと重ならないようにする。そし
て、リードアドレスの送出タイミングを早めた後は、フ
レームメモリ６１ｄより読み出されるＲＧＢ信号のミキ
サ＆セレクタ７１への送出速度が結果として早められる
ので、追い越しコントロールスイッチ６１ｇの接続モー
ドを切り替えて、フレームメモリ６１ｄより読み出され
るＲＧＢ信号をラインバッファ６１ｆを介してミキサ＆
セレクタ７１へ送るようになす。すなわち、リードアド
レスの入力タイミングが早められた分だけラインバッフ
ァ６１ｆにおいてそのＲＧＢ信号の送出速度が遅延され
るので、ミキサ＆セレクタ７１に入力されるＲＧＢ信号
の周期がリードアドレスの生成周期に維持され、信号処
理回路６２を介してミキサ＆セレクタ７１に入力される
ＶＴＲ２側のＲＧＢ信号との同期結合が図られる。フレ
ームメモリ６２ｄへのライトアドレスとリードアドレス
との位相が近接した場合にあっては、フレームメモリ６
２ｄより読み出されるＲＧＢ信号がラインバッファ６２
ｆを経由してミキサ＆セレクタ７１へ入力されるように
なり、上述と同様にして信号処理回路６１を介して入力
されるＶＴＲｌ側のＲＧＢ信号との同期結合が図られる
ことは言うまでもない。
−トアドレスとの入力タイミング、即ちライトアドレス
とリードアドレスとの位相が約３０μｓｅｃを越えて近
接すると、フレームメモリ６１ｄに対するリードアドレ
スの送出タイミングがり一トタイミング発生器６３にお
いてそのリードアドレスの生成周期の約１％早められる
ようになる。すなわち、フレームメモリ６１ｄにおいて
そのライトアドレスとリードアドレスとの入力タイミン
グが重なると、その前後のフレームの映像が合成されて
しまう虞れがあり、このような不具合を防止することを
目的として、リードアドレスの送出タイミングを強制的
に早めてライトアドレスと重ならないようにする。そし
て、リードアドレスの送出タイミングを早めた後は、フ
レームメモリ６１ｄより読み出されるＲＧＢ信号のミキ
サ＆セレクタ７１への送出速度が結果として早められる
ので、追い越しコントロールスイッチ６１ｇの接続モー
ドを切り替えて、フレームメモリ６１ｄより読み出され
るＲＧＢ信号をラインバッファ６１ｆを介してミキサ＆
セレクタ７１へ送るようになす。すなわち、リードアド
レスの入力タイミングが早められた分だけラインバッフ
ァ６１ｆにおいてそのＲＧＢ信号の送出速度が遅延され
るので、ミキサ＆セレクタ７１に入力されるＲＧＢ信号
の周期がリードアドレスの生成周期に維持され、信号処
理回路６２を介してミキサ＆セレクタ７１に入力される
ＶＴＲ２側のＲＧＢ信号との同期結合が図られる。フレ
ームメモリ６２ｄへのライトアドレスとリードアドレス
との位相が近接した場合にあっては、フレームメモリ６
２ｄより読み出されるＲＧＢ信号がラインバッファ６２
ｆを経由してミキサ＆セレクタ７１へ入力されるように
なり、上述と同様にして信号処理回路６１を介して入力
されるＶＴＲｌ側のＲＧＢ信号との同期結合が図られる
ことは言うまでもない。
なお、本実施例においては、映像信号処理回路６におい
てその同期結合を図るべきソース映像機器を再生用ＶＴ
Ｒ１−ＶＴＲ２としたが、必ずしもこのような組み合わ
せでなくともよく、ＴＶカメラ−ＴＶカメラ、ＴＶカメ
ラ＝ＶＴＲ等、種々の組み合わせが可能である。また、
映像信号特殊効果回路７における機能とじでは、ミック
スワイプやオーハラツブの他にも、ＶＴＲＩ、２像の切
り替え、ＶＴＲＩ２像のフェードイン・フェードアウト
（残像） 、ＶＴＲ１，２像の二側面表示、Ｔ Ｖ 、
、Ｔ Ｖ機能等を付加することも可能である。
てその同期結合を図るべきソース映像機器を再生用ＶＴ
Ｒ１−ＶＴＲ２としたが、必ずしもこのような組み合わ
せでなくともよく、ＴＶカメラ−ＴＶカメラ、ＴＶカメ
ラ＝ＶＴＲ等、種々の組み合わせが可能である。また、
映像信号特殊効果回路７における機能とじでは、ミック
スワイプやオーハラツブの他にも、ＶＴＲＩ、２像の切
り替え、ＶＴＲＩ２像のフェードイン・フェードアウト
（残像） 、ＶＴＲ１，２像の二側面表示、Ｔ Ｖ 、
、Ｔ Ｖ機能等を付加することも可能である。
また、本実施例においては、２種類のソース映像機器間
の同期結合を図るものとしたが、映像信号処理回路６に
おいてその信号処理回路を増設することによって、さら
に多数のソース映像機器間の同期結合を図ることが可能
となることは言うまでもない。
の同期結合を図るものとしたが、映像信号処理回路６に
おいてその信号処理回路を増設することによって、さら
に多数のソース映像機器間の同期結合を図ることが可能
となることは言うまでもない。
以上説明したように本実施例による映像信号処理回路に
よると、昨今のフィードメモリ、Ａ／Ｄ。
よると、昨今のフィードメモリ、Ａ／Ｄ。
Ｄ／Ａ変換器を始めとするＩＣの高性能、低価格化によ
り、ソース映像機器間の同期結合を可能となす装置をＴ
ＢＣよりも安価に製作することが可能となり（ＴＢＣの
約半値で製作可能）、シかもＴＢＣのように外部から同
期信号を供与する必要がないので、その操作も極めて簡
単となる。また、従来においては、同期結合を図るべき
ソース映像機器が増大する場合、その数に応じたＴＢＣ
を必要とするが、本実施例に示した映像信号処理回路に
よれば、この回路を一つの装置としてコンパクトに構成
することが可能であるので、その取り扱い及び段取り作
業が極めて容易となる。また、従来プロユースに限られ
ていた映像合成／特殊効果を、ハイクラスのマニアやブ
ライダル撮像、学校、企業などの業務用ニーズに幅広く
普及させることができるようになり、その利用価値は極
めて高い。
り、ソース映像機器間の同期結合を可能となす装置をＴ
ＢＣよりも安価に製作することが可能となり（ＴＢＣの
約半値で製作可能）、シかもＴＢＣのように外部から同
期信号を供与する必要がないので、その操作も極めて簡
単となる。また、従来においては、同期結合を図るべき
ソース映像機器が増大する場合、その数に応じたＴＢＣ
を必要とするが、本実施例に示した映像信号処理回路に
よれば、この回路を一つの装置としてコンパクトに構成
することが可能であるので、その取り扱い及び段取り作
業が極めて容易となる。また、従来プロユースに限られ
ていた映像合成／特殊効果を、ハイクラスのマニアやブ
ライダル撮像、学校、企業などの業務用ニーズに幅広く
普及させることができるようになり、その利用価値は極
めて高い。
以上説明したように本発明による映像信号処理装置によ
ると、第１及び第２のソース映像機器からのアナログ映
像信号をデジタル映像信号に変換する第１及び第２のＡ
／Ｄ変換手段と、この第１及び第２のＡ／Ｄ変換手段の
変換するデジタル映像信号の少なくとも１フレームを画
素単位で書き込み可能で且つその入力情報を書き込みな
がら画素単位で読み出すことのできる第１及び第２のフ
レームメモリ手段と、この第１及び第２のフレームメモ
リ手段への前記デジタル映像信号の書き込みタイミング
をその映像信号の１フレーム毎の垂直同期信号の発生周
期とする第１及び第２の書込タイミング決定手段と、こ
の第１及び第２の書込タイミング決定手段によりその書
き込みタイミングが定められ前記フレームメモリ手段に
書き込まれたデジタル映像信号の読み出しタイミングを
所定基準周期とする読出タイミング決定手段と、この読
出タイミング決定手段の定める読み出しタイミングと前
記第１及び第２の書込タイミング決定手段の定める書き
込みタイミングとの位相を監視しこの位相が所定値を越
えて近接したとき前記第１及び第２のフレームメモリ手
段への読み出しタイミングを早める第１及び第２の読出
タイミング早変手段と、この第１及び第２の読出タイミ
ング早変手段によりその読み出しタイミングが早められ
た分だけ前記第１及び第２のフレームメモリ手段より読
み出されるデジタル映像信号の送出速度を遅延する第１
及び第２の速度遅延手段とで映像信号処理装置を構成し
たので、第１及び第２のフレームメモリ手段より同期結
合の図られたデジタル映像信号を取り出すことが可能と
なり、従来のＴＢＣを用いる方法に比してソース映像機
器間の同期結合を安価に行うことが可能となり、しかも
ＴＢＣのように外部から同期信号を供与する必要がない
ので、その操作も極めて簡単となる等数多くの優れた効
果を奏する。
ると、第１及び第２のソース映像機器からのアナログ映
像信号をデジタル映像信号に変換する第１及び第２のＡ
／Ｄ変換手段と、この第１及び第２のＡ／Ｄ変換手段の
変換するデジタル映像信号の少なくとも１フレームを画
素単位で書き込み可能で且つその入力情報を書き込みな
がら画素単位で読み出すことのできる第１及び第２のフ
レームメモリ手段と、この第１及び第２のフレームメモ
リ手段への前記デジタル映像信号の書き込みタイミング
をその映像信号の１フレーム毎の垂直同期信号の発生周
期とする第１及び第２の書込タイミング決定手段と、こ
の第１及び第２の書込タイミング決定手段によりその書
き込みタイミングが定められ前記フレームメモリ手段に
書き込まれたデジタル映像信号の読み出しタイミングを
所定基準周期とする読出タイミング決定手段と、この読
出タイミング決定手段の定める読み出しタイミングと前
記第１及び第２の書込タイミング決定手段の定める書き
込みタイミングとの位相を監視しこの位相が所定値を越
えて近接したとき前記第１及び第２のフレームメモリ手
段への読み出しタイミングを早める第１及び第２の読出
タイミング早変手段と、この第１及び第２の読出タイミ
ング早変手段によりその読み出しタイミングが早められ
た分だけ前記第１及び第２のフレームメモリ手段より読
み出されるデジタル映像信号の送出速度を遅延する第１
及び第２の速度遅延手段とで映像信号処理装置を構成し
たので、第１及び第２のフレームメモリ手段より同期結
合の図られたデジタル映像信号を取り出すことが可能と
なり、従来のＴＢＣを用いる方法に比してソース映像機
器間の同期結合を安価に行うことが可能となり、しかも
ＴＢＣのように外部から同期信号を供与する必要がない
ので、その操作も極めて簡単となる等数多くの優れた効
果を奏する。
第１図は本発明に係る映像信号処理装置の一実施例を含
む映像合成ユニットの機能ブロック図、第２図はこの映
像合成ユニットにおける映像信号処理回路においてリー
ドアドレスの生成周期よりもライトアドレスの生成周期
の方が長い場合の動作を説明するタイミングチャート、
第３図はこの映像信号処理回路においてリードアドレス
の生成周期よりもライトアドレスの生成周期の方が短い
場合の動作を説明するタイミングチャート、第４図は映
像合成方法の代表例を示すミックスワイプ及びオーバラ
ップを説明する図、第５図は従来のＴＢＣを用いた映像
合成方法を示す図である。 １．２・・・ＶＴＲ１６・・・映像信号処理回路、７・
・・映像信号特殊効果回路、６１．６２・・・信号処理
回路、６３・・・リードタイミング発生器、６１ｃ、６
２ｃ・・・Ａ／Ｄ変換器、６１ｄ、６２ｄ・−・フレー
ムメモリ、６１ ｅ、６２ｅ・・・ライトタイミング発
生器、６１ ｆ、６２ｆ・・・ラインバッファ、６１ｇ
、６２ｇ・・・追い越しコントロールスイッチ、７１・
・・ミキサ及セレクタ。 特許出願人 日本アビオニクス株式会社フリーダムビデ
オ有限会社
む映像合成ユニットの機能ブロック図、第２図はこの映
像合成ユニットにおける映像信号処理回路においてリー
ドアドレスの生成周期よりもライトアドレスの生成周期
の方が長い場合の動作を説明するタイミングチャート、
第３図はこの映像信号処理回路においてリードアドレス
の生成周期よりもライトアドレスの生成周期の方が短い
場合の動作を説明するタイミングチャート、第４図は映
像合成方法の代表例を示すミックスワイプ及びオーバラ
ップを説明する図、第５図は従来のＴＢＣを用いた映像
合成方法を示す図である。 １．２・・・ＶＴＲ１６・・・映像信号処理回路、７・
・・映像信号特殊効果回路、６１．６２・・・信号処理
回路、６３・・・リードタイミング発生器、６１ｃ、６
２ｃ・・・Ａ／Ｄ変換器、６１ｄ、６２ｄ・−・フレー
ムメモリ、６１ ｅ、６２ｅ・・・ライトタイミング発
生器、６１ ｆ、６２ｆ・・・ラインバッファ、６１ｇ
、６２ｇ・・・追い越しコントロールスイッチ、７１・
・・ミキサ及セレクタ。 特許出願人 日本アビオニクス株式会社フリーダムビデ
オ有限会社
Claims (1)
- 第１及び第２のソース映像機器からのアナログ映像信号
をデジタル映像信号に変換する第１及び第２のＡ／Ｄ変
換手段と、この第１及び第２のＡ／Ｄ変換手段の変換す
るデジタル映像信号の少なくとも１フレームを画素単位
で書き込み可能で且つその入力情報を書き込みながら画
素単位で読み出すことのできる第１及び第２のフレーム
メモリ手段と、この第１及び第２のフレームメモリ手段
への前記デジタル映像信号の書き込みタイミングをその
映像信号の１フレーム毎の垂直同期信号の発生周期とす
る第１及び第２の書込タイミング決定手段と、この第１
及び第２の書込タイミング決定手段によりその書き込み
タイミングが定められ前記フレームメモリ手段に書き込
まれたデジタル映像信号の読み出しタイミングを所定基
準周期とする読出タイミング決定手段と、この読出タイ
ミング決定手段の定める読み出しタイミングと前記第１
及び第２の書込タイミング決定手段の定める書き込みタ
イミングとの位相を監視しこの位相が所定値を越えて近
接したとき前記第１及び第２のフレームメモリ手段への
読み出しタイミングを早める第１及び第２の読出タイミ
ング早変手段と、この第１及び第２の読出タイミング早
変手段によりその読み出しタイミングが早められた分だ
け前記第１及び第２のフレームメモリ手段より読み出さ
れるデジタル映像信号の送出速度を遅延する第１及び第
２の速度遅延手段とを備えてなる映像信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1354388A JPH01190176A (ja) | 1988-01-26 | 1988-01-26 | 映像信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1354388A JPH01190176A (ja) | 1988-01-26 | 1988-01-26 | 映像信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01190176A true JPH01190176A (ja) | 1989-07-31 |
Family
ID=11836070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1354388A Pending JPH01190176A (ja) | 1988-01-26 | 1988-01-26 | 映像信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01190176A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576736A (en) * | 1993-03-29 | 1996-11-19 | Matsushita Electric Industrial Co., Ltd. | Visually effective image switching apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS637593A (ja) * | 1986-06-26 | 1988-01-13 | Sony Corp | 周波数変換回路及び周波数変換方法 |
-
1988
- 1988-01-26 JP JP1354388A patent/JPH01190176A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS637593A (ja) * | 1986-06-26 | 1988-01-13 | Sony Corp | 周波数変換回路及び周波数変換方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576736A (en) * | 1993-03-29 | 1996-11-19 | Matsushita Electric Industrial Co., Ltd. | Visually effective image switching apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5404170A (en) | Time base converter which automatically adapts to varying video input rates | |
| JPS58184876A (ja) | ビデオ装置同期システム | |
| JPH0191576A (ja) | 時間伸長されたビデオ信号発生回路 | |
| US5247300A (en) | Automatic audio/video signal combination apparatus | |
| US5530487A (en) | Video signal clamping arrangement located downstream of a multiplexer | |
| US5155600A (en) | Video disk playback apparatus | |
| JPH01190176A (ja) | 映像信号処理装置 | |
| JP3087635B2 (ja) | 画像同期制御表示装置 | |
| JP3050149B2 (ja) | 映像記録再生装置 | |
| US6819363B2 (en) | Video signal processing device | |
| JPH06178202A (ja) | 画像縮小装置 | |
| JP3295036B2 (ja) | 多画面表示装置 | |
| JP2589841B2 (ja) | 磁気記録再生装置の映像信号処理装置 | |
| JPH0379193A (ja) | ハイビジョン受信機の時間軸伸長装置 | |
| KR930001797B1 (ko) | 디에이티의 오디오/비디오신호 합성장치 | |
| JPH0846820A (ja) | フレームシンクロナイザ回路 | |
| JPH0990920A (ja) | 映像信号変換装置 | |
| JPH0213183A (ja) | 画像合成装置 | |
| JPH03171882A (ja) | 画像拡大表示回路 | |
| JPH0545112B2 (ja) | ||
| JPH10271404A (ja) | 映像信号処理回路 | |
| JP2001086426A (ja) | 映像信号処理装置 | |
| JPH05336489A (ja) | アドバンスド・ブラックバースト信号発生方法と回路 | |
| JPS631174A (ja) | ビデオメモリ | |
| JPH02260888A (ja) | 映像信号の方式変換装置 |