JPH01196200A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH01196200A JPH01196200A JP2029688A JP2029688A JPH01196200A JP H01196200 A JPH01196200 A JP H01196200A JP 2029688 A JP2029688 A JP 2029688A JP 2029688 A JP2029688 A JP 2029688A JP H01196200 A JPH01196200 A JP H01196200A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- shielding
- lead
- pin
- lead pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、シールド機構を有した混成集積回路に関する
。
。
（従来の技術）
従来、混成集積回路としては、例えば第４図に示すもの
が知られている（実開昭６ｌ−９０２９３）。
が知られている（実開昭６ｌ−９０２９３）。
図中の１は、図示しない配線層が形成された絶縁基板で
ある。この絶縁基板１上にはトランジスタ、コンデンサ
などの個別の回路部品２ａ、２ｂ。
ある。この絶縁基板１上にはトランジスタ、コンデンサ
などの個別の回路部品２ａ、２ｂ。
２Ｃか実装され、前記絶縁基板１表面の端部には複数の
り一ドピン３か取付けられている。ここで、これらリー
ドピン３のうちアースピンに相当するリードピンを３ａ
とする。前記絶縁基板］の端部及び表裏面側の一部を除
いた周囲には、絶縁層４か前記回路部品２ａ、２ｂ、２
ｃ等を覆うように設けられている。前記絶縁層４上には
シールド用導電層５か設けられている。このシールド用
導電層５は前記絶縁基板１の表面側で一部突出しており
、この突出した部分６で前記リードピン３ａと電気的に
接続され、混成集積回路のシールドが行われている。
り一ドピン３か取付けられている。ここで、これらリー
ドピン３のうちアースピンに相当するリードピンを３ａ
とする。前記絶縁基板］の端部及び表裏面側の一部を除
いた周囲には、絶縁層４か前記回路部品２ａ、２ｂ、２
ｃ等を覆うように設けられている。前記絶縁層４上には
シールド用導電層５か設けられている。このシールド用
導電層５は前記絶縁基板１の表面側で一部突出しており
、この突出した部分６で前記リードピン３ａと電気的に
接続され、混成集積回路のシールドが行われている。
ここで、リードピン３ａとシールド用導電層５との接続
は、次に述べる如く行う。即ち、まず第５図に示す如く
リードピン３ａの接合部を見るための露出窓７及び複数
のリードピン３の挿着用の溝８を有したマスキング用治
具９を、複数のり一ドピン３上並びにシールド用導電層
５と接続させるために露出しているピン接合部の絶縁基
板１上に第６図及び第７図に示す如く挿着する。なお、
図中の１０はリードフレームである。次に、前記マスキ
ング用治具９で複数のリードピン３，３ａを覆弓た状態
で導電物質の溶液に浸漬処理を行う。
は、次に述べる如く行う。即ち、まず第５図に示す如く
リードピン３ａの接合部を見るための露出窓７及び複数
のリードピン３の挿着用の溝８を有したマスキング用治
具９を、複数のり一ドピン３上並びにシールド用導電層
５と接続させるために露出しているピン接合部の絶縁基
板１上に第６図及び第７図に示す如く挿着する。なお、
図中の１０はリードフレームである。次に、前記マスキ
ング用治具９で複数のリードピン３，３ａを覆弓た状態
で導電物質の溶液に浸漬処理を行う。
その結果、マスキング用治具９の露出窓７から露出され
たリードピン３ａ接合部と絶縁基板１表面の絶縁層４上
に形成されたシールド用導電層５とが接続される。
たリードピン３ａ接合部と絶縁基板１表面の絶縁層４上
に形成されたシールド用導電層５とが接続される。
しかしながら、従来の混成集積回路によれば、絶縁基板
１と接続されるリードピン３ａの大部分が露出している
ため、基板全体がシールドされず、シールド効果か十分
でない。また、リードピン３ａをシールド用導電層５の
突出部６に部分的に接続する際に、マスキング用治具９
を必要とするため、マスキング用治具９の着脱が必要と
なり作業能率が悪い。更に、マスキング用治具９てマス
キングした状態で絶縁基板全体を導電樹脂の中へ浸漬処
理するため、他のリードピン間に導電樹脂が付着して短
絡等が生じないようマスキングの気密性が必要であるが
、この気密性を保つのが困難である。
１と接続されるリードピン３ａの大部分が露出している
ため、基板全体がシールドされず、シールド効果か十分
でない。また、リードピン３ａをシールド用導電層５の
突出部６に部分的に接続する際に、マスキング用治具９
を必要とするため、マスキング用治具９の着脱が必要と
なり作業能率が悪い。更に、マスキング用治具９てマス
キングした状態で絶縁基板全体を導電樹脂の中へ浸漬処
理するため、他のリードピン間に導電樹脂が付着して短
絡等が生じないようマスキングの気密性が必要であるが
、この気密性を保つのが困難である。
（発明が解決しようとする課題）
本発明は上記事情に鑑みてなされたもので、所定のリー
ドピンとシールド用導電層の接続を容易にするとともに
、シールド効果か良好でしかも従来のようなマスキング
が不要な混成集積回路を提供することを目的とする。
ドピンとシールド用導電層の接続を容易にするとともに
、シールド効果か良好でしかも従来のようなマスキング
が不要な混成集積回路を提供することを目的とする。
［発明の構成］
（課題を解決するための手段と作用）
本発明は、表面側に複数のリードピンを有する配線基板
上に複数の回路素子か取付けられ、かつこの回路素子を
含む配線基板か絶縁層によって該基板の端部まで覆われ
てなる混成集積回路において、前記リードピンのうちシ
ールド用に相当するピンを前記配線基板の裏面側に達す
るまで折り曲げるとともに、シールド用導電層をこの折
り曲げたリードピンに接続ししかも前記絶縁層を覆うよ
うに形成したことを要旨とする。
上に複数の回路素子か取付けられ、かつこの回路素子を
含む配線基板か絶縁層によって該基板の端部まで覆われ
てなる混成集積回路において、前記リードピンのうちシ
ールド用に相当するピンを前記配線基板の裏面側に達す
るまで折り曲げるとともに、シールド用導電層をこの折
り曲げたリードピンに接続ししかも前記絶縁層を覆うよ
うに形成したことを要旨とする。
本発明によれば、リードピンうち所定の働きをするリー
ドピンとシールド用導電層の接続を容易にできるととも
に、シールド効果が良好でしかも従来のようなマスキン
グを不要にてきる。
ドピンとシールド用導電層の接続を容易にできるととも
に、シールド効果が良好でしかも従来のようなマスキン
グを不要にてきる。
（実施例）
以下、本発明の一実施例を第１図及び第２図を参照して
説明する。ここで、第１図は本発明に係る混成集積回路
の平面図、第２図は第１図のＸ−Ｘ線に沿う断面図であ
る。
説明する。ここで、第１図は本発明に係る混成集積回路
の平面図、第２図は第１図のＸ−Ｘ線に沿う断面図であ
る。
図中の１１は、図示しない配線層が形成された絶縁基板
である。この絶縁基板１１上にはトランジスタ、コンデ
ンサなどの個別の回路部品１２ａ。
である。この絶縁基板１１上にはトランジスタ、コンデ
ンサなどの個別の回路部品１２ａ。
１２ｂ、１２ｃか実装され、前記絶縁基板１１表面の端
部には複数のリードピン１３が取付けられている。ここ
で、これらリードピン］３のうち、例えば１３ａは後記
シールド導電層と接続するためのり一ドピンであり、１
３ｂはアースピンに相当するり一トピンである。前記リ
ードピン１３ａは、前記絶縁基板１１の裏面側に達する
まで折り曲げられている。前記絶縁基板１１の一端部（
図中左側）を除いた周囲には、絶縁層１４か前記回路部
品１２ａ、１２ｂ、１２ｃ等を覆うように設けられてい
る。前記絶縁層１４上にはシールド用導電層１５が設け
られている。ここで、シールド用導電層］５は、第３図
の状態で絶縁基板１１を導電物質の溶液を収容した槽に
浸漬処理することにより、絶縁層１４面に折曲げられた
り−ドピン１３ａと絶縁基板ｆ１の裏面側で電気的に接
続され、混成集積回路のシールドが行われている。なお
、図中の１６は、リードピン１３ａと該ピン１３ａと異
なる少なくとも１本のり−ドピン（例えば１３ｂ）とを
接続させるための導体層である。
部には複数のリードピン１３が取付けられている。ここ
で、これらリードピン］３のうち、例えば１３ａは後記
シールド導電層と接続するためのり一ドピンであり、１
３ｂはアースピンに相当するり一トピンである。前記リ
ードピン１３ａは、前記絶縁基板１１の裏面側に達する
まで折り曲げられている。前記絶縁基板１１の一端部（
図中左側）を除いた周囲には、絶縁層１４か前記回路部
品１２ａ、１２ｂ、１２ｃ等を覆うように設けられてい
る。前記絶縁層１４上にはシールド用導電層１５が設け
られている。ここで、シールド用導電層］５は、第３図
の状態で絶縁基板１１を導電物質の溶液を収容した槽に
浸漬処理することにより、絶縁層１４面に折曲げられた
り−ドピン１３ａと絶縁基板ｆ１の裏面側で電気的に接
続され、混成集積回路のシールドが行われている。なお
、図中の１６は、リードピン１３ａと該ピン１３ａと異
なる少なくとも１本のり−ドピン（例えば１３ｂ）とを
接続させるための導体層である。
この導体層１６は、デイツプ処理、メツキ処理等の手段
により形成できる。
により形成できる。
しかして、上記実施例によれば、以下に述べる効果を有
する。
する。
即ち、リードピン１３ａを絶縁基板１１の表面側から裏
面側に達するまで折曲げる為基板全体を絶縁層］４て覆
うことかでき、この絶縁層１４によって絶縁基板１］の
使用環境における化学的。
面側に達するまで折曲げる為基板全体を絶縁層］４て覆
うことかでき、この絶縁層１４によって絶縁基板１］の
使用環境における化学的。
物理的５機械的ストレスより保護することかできるとと
もに、基板全体を導電層］５て覆うことから、従来と比
へ十分なシールド効果か得られ、電子回路の特性を向上
できる。また、絶縁層１４面にリードピン１３ａを折曲
げてシールド用導電層］５と接続することにより、従来
のマスキングが不要となる。更に、上記と同様な理由よ
り、リードピン１３ａを折曲げてシールド用導′厖層１
５に接続する作業か容易にてき、コスト低減か可能とな
る。
もに、基板全体を導電層］５て覆うことから、従来と比
へ十分なシールド効果か得られ、電子回路の特性を向上
できる。また、絶縁層１４面にリードピン１３ａを折曲
げてシールド用導電層］５と接続することにより、従来
のマスキングが不要となる。更に、上記と同様な理由よ
り、リードピン１３ａを折曲げてシールド用導′厖層１
５に接続する作業か容易にてき、コスト低減か可能とな
る。
［発明の効果］
以上詳述した如く本発明によれば、アースピンに相当す
るリードピンとシールド用導電層の接続を容易にすると
ともに、シールド効果か良好でしかも従来のようなマス
キングか不要な混成集結回路を提供できる。
るリードピンとシールド用導電層の接続を容易にすると
ともに、シールド効果か良好でしかも従来のようなマス
キングか不要な混成集結回路を提供できる。
第１図は本発明の一実施例に係る混成集積回路の平面図
、第２図は第１図のＸ−Ｘ線に沿う断面図、第３図は同
混成集積回路のシールド用導電層形成前の断面図、第４
図は従来の混成集積回路の断面図、第５図は同混成集積
回路のシールド時に用いられるマスキング用治具の斜視
図、第６図は第５図の混成集積回路のシールドの状態を
示す説明図、第７図は同混成集積回路を複数個シールド
する場合の説明図である。 １、１−絶縁基板、１２ａ、１２ｂ、１２ｃ 回路部
品、１３．１３ａ、１３ｂ＝リードピン、１４・・・絶
縁層、］５・・・シールド用導電層、１６・・導体層。 出願人代理人 弁理士 鈴江武彦 Ｃｒ′）ｔ”＋つ Ｃ−
、第２図は第１図のＸ−Ｘ線に沿う断面図、第３図は同
混成集積回路のシールド用導電層形成前の断面図、第４
図は従来の混成集積回路の断面図、第５図は同混成集積
回路のシールド時に用いられるマスキング用治具の斜視
図、第６図は第５図の混成集積回路のシールドの状態を
示す説明図、第７図は同混成集積回路を複数個シールド
する場合の説明図である。 １、１−絶縁基板、１２ａ、１２ｂ、１２ｃ 回路部
品、１３．１３ａ、１３ｂ＝リードピン、１４・・・絶
縁層、］５・・・シールド用導電層、１６・・導体層。 出願人代理人 弁理士 鈴江武彦 Ｃｒ′）ｔ”＋つ Ｃ−
Claims (1)
- 表面側に複数のリードピンを有する配線基板上に複数の
回路素子が取付けられ、かつこの回路素子を含む配線基
板が絶縁層によって該基板の端部まで覆われてなる混成
集積回路において、前記リードピンのうちシールド用に
相当するピンを前記配線基板の裏面側に達するまで折り
曲げるとともに、シールド用導電層をこの折り曲げたリ
ードピンに接続ししかも前記絶縁層を覆うように形成し
たことを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2029688A JPH01196200A (ja) | 1988-01-30 | 1988-01-30 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2029688A JPH01196200A (ja) | 1988-01-30 | 1988-01-30 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01196200A true JPH01196200A (ja) | 1989-08-07 |
Family
ID=12023196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2029688A Pending JPH01196200A (ja) | 1988-01-30 | 1988-01-30 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01196200A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03190196A (ja) * | 1989-12-19 | 1991-08-20 | Nippon Chemicon Corp | 回路装置のシールド構造 |
| US6320762B1 (en) * | 1999-04-09 | 2001-11-20 | Shiaw-Jong S. Chen | Fixed conductive pin for printed wiring substrate electronics case and method of manufacture therefor |
-
1988
- 1988-01-30 JP JP2029688A patent/JPH01196200A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03190196A (ja) * | 1989-12-19 | 1991-08-20 | Nippon Chemicon Corp | 回路装置のシールド構造 |
| US6320762B1 (en) * | 1999-04-09 | 2001-11-20 | Shiaw-Jong S. Chen | Fixed conductive pin for printed wiring substrate electronics case and method of manufacture therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4430798A1 (de) | Stanzgitter zur Verbindung von elektrischen Bauelementen | |
| JPH01196200A (ja) | 混成集積回路 | |
| JP2553870B2 (ja) | シ−ルド付きテ−プ電線の製造方法 | |
| JPH0632419B2 (ja) | 混成集積回路装置 | |
| JPH0722768A (ja) | 導電性ケースの接着方法 | |
| JPH11111391A (ja) | コネクタ付きシールドケーブル、電子機器、コネクタ部材及びコネクタ | |
| JPH0378963A (ja) | プリント配線板への電池の実装方法 | |
| JPH09116246A (ja) | プリント配線板の接続構造 | |
| JPH04130788A (ja) | 電子回路装置 | |
| JPH05335709A (ja) | 印刷配線基板 | |
| JPS60158693A (ja) | プリント基板 | |
| JPS5854792Y2 (ja) | 電気コネクタ | |
| JPS6025821Y2 (ja) | 印刷配線基板装置 | |
| JPH0236319Y2 (ja) | ||
| JPS5828371Y2 (ja) | 回路接続素子 | |
| JPS608455Y2 (ja) | 入出力装置 | |
| JPS6354238B2 (ja) | ||
| JPH0469834B2 (ja) | ||
| JPS5897278A (ja) | フレキシブルプリント基板の接続装置 | |
| JPS6276901A (ja) | マイクロ波回路接続装置 | |
| JPH01276794A (ja) | 信号ケーブルのシールドアース接続構造 | |
| JPH03284898A (ja) | 半導体装置の実装装置 | |
| JPH04138617A (ja) | 平形電線 | |
| JPH0227797A (ja) | シールドケース | |
| JPH04167490A (ja) | プリント配線板 |