JPH01201176A - 論理回路のテスト方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は論理回路のリセット方法、すなわち初期値の設
定の仕方に関するものである。

従来の技術 従来の論理回路では、全ての論理ブロックは共通のリセ
ット信号によって一律にリセットがかけられていた。特
に、論理回路のテストを行なう場合、論理ブロックの機
能を個別にテスト・デバッグするため各ブロックの入力
信号が制御できる必要がある。第４図は、スキャンパス
法を用いてテストすべき論理ブロック１の入力３，４．
５が周囲の論理ブロック２の出力６，７．８からではな
（、ブリップフロップ９．１０．１１の出力から与えら
れる様にしたものである。前記フリップフロップはシフ
トレジスタを形成するもので、シフトクロック１２に同
期して直列入力端１３より前記ブロック１に対する入力
データがシフトインされる。フリップフロップの出力は
マルチプレクサ１４．１５．１６のセレクト信号１７を
“Ｈ”レベルに設定すれば、前記テストすべきブロック
１に印加される。これで入力信号の設定が完了したわけ
で、次にリセット信号１８を“Ｌ”レベルに設定し、前
記ブロック１を初期化したのち、リセット信号１８を“
Ｈ”レベルにしてリセットを解除すれば、ブロック１は
フリップ７０ツブからの入力信号に対する出力１つを発
生する。従って、この出力１９を観測すれば前記ブロッ
クの良否が判定できる。

発明が解決しようとする課題 この様な従来の論理回路では、論理ブロックのリセット
信号が共通なため、リセットを解除しである論理ブロッ
クをテストする場合、周囲論理ブロックからの入力信号
についてはリセットが解除されるため初期値が保持でき
ず、従ってすべての入力信号が制御可能な様にスキャン
パス用フリップフロップを設けなければならなかった。

特に、入力信号線数の多い論理ブロックを検査する場合
には、必要なゲート数が大きくなりテスト回路が大規模
になってしまう欠点を有していた。

本発明はこのような点を考慮してなされたもので、テス
トすべき論理ブロックの入力信号線を簡単な手段でもっ
てその値を一義的に決定し、フリップフロップにて制御
すべき入力線数を削減する事を目的とする３゜ 課題を解決するための手段 本発明は上記問題点を解決するため、論理回路を構成す
る論理ブロックのうち、テストすべき論理ブロックとク
ロック発生回路とを選択的にリセットを解除する手段を
設け、その他の論理ブロックについてはリセット信号が
イネーブルになる様にしたものである。

作用 本発明は上記した構成により、周囲の論理ブロックはリ
セット状態にあるため、そこから供給されるテストすべ
き論理ブロックへの信号線は初期化され一定値を保持す
る。従って、論理ブロックのテストに必要な、すなわち
スキャンパス用フリップフロップを使って制御すべき信
号線数を削減する事が可能である。

実施例 以下、本発明の一実施例を図面にもとづいて説明する。

第１図において、テストすべき論理ブロック１はリセッ
ト端子２０を有し、また、周囲の論理ブロック２もそれ
ぞれリセット端子２１．２２を備えている。テスト時に
は、リセット端子２１゜２２がイネーブル状、轢におか
れ、一方テストすべき論理ブロック１のリセット端子２
ｏはディスエーブルされる。この場合、周囲の論理ブロ
ックからの出力６，７．８のうち、出力６はその初期値
がそのままテストすべきブロック１の入力信号として利
用できるため出カフ、８に見られる様なスキャンパス用
フリップフロップ１０．１１を設ける必要がない。つま
り、テスト用のスキャンパス回路を簡略化できる。

第２図は全体の論理回路の中で、テストすべき論理ブロ
ック１をスキャンパス法を用いてテストする場合のブロ
ック構成を示している。各周囲の論理ブロック２へは、
リセット回路２５がらそれぞれリセット信号線２０〜２
４が供給されており、クロック発生回路２６へもリセッ
ト信号２３が入力されている。

第３図は一例として前記リセット回路２５の論理図を示
すもので、セレクトイネーブルＳＥが“Ｌ”であればリ
セットをがけると、すなわちＲＥＳＥＴが“Ｌ”になる
と各論理ブロックおよびクロック発生回路につながるリ
セット信号２０〜２４がイネーブルになるため、全体回
路のリセットが実現される。次に、ＳＥをＨ”にすれば
、クロック発生回路２６のリセットが解除されるのでク
ロックが全体の論理回路によって供給される。かつ、ブ
ロックの選択端子ｓｏ、Ｓｌによって指定されるリセッ
ト信号が“Ｌ”がら“Ｈ”に変化する（ディスエーブル
になる）ため、前記ｓ、、　Ｓｌによって指定された論
理ブロックのリセットが解除される。この場合、ｓｌを
“Ｈ”、ｓ。

を“Ｌ”にすればリセット信号２ｏは“Ｈ”になるため
論理ブロック１のリセットが解除され、周囲の論理ブロ
ック２にはリセットをかけた状態でテストすべき論理ブ
ロック１への出力信号値を初期化できるため、スキャン
パスによる機能テストが簡単に行える。

発明の効果 本発明は、テストすべき論理ブロックの久方信号の値を
簡単に決定する事が可能なため、それだけテスト回路の
簡単化がはがれる。従って、入ヵ信号線の数が多くなる
大規模な論理回路のリセット方式として極めて有効であ
る。

【図面の簡単な説明】

第１図は本発明の一実施例における論理回路のリセット
方法のブロック図、第２図はそれを更に詳細に説明する
ためのブロック図、第３図はリセット回路を示す論理図
、第４図は従来のリセット方法のブロック図である。 １・・・・・・テストすべき論理ブロック、２・・・・
・・周囲の論理ブロック、３〜５・・・・・・論理ブロ
ックへの入力、９〜１１・・・・・・スキャンパス用フ
リップフロップ、２０〜２４・・・・・・リセット信号
、２５・・・・・・リセット回路。 代理人の氏名　弁理士　中尾敏男　ほか１名第１図 第２図 ツヤＺト圓呂谷、

Claims (1)

【特許請求の範囲】
1. 複数個の論理ブロックより成る論理回路において、前記
   論理ブロックの全てのリセット端子をイネーブルにして
   全体回路のリセット状態を実現したのち、選択された論
   理ブロックのリセット端子のみディスエーブルにして前
   記論理ブロックのリセット状態を解除し、周囲の論理ブ
   ロックからの入力信号値を初期化して前記論理ブロック
   のテストを実施することを特徴とする論理回路のリセッ
   ト方法。