JPH0120517B2 - - Google Patents

Description

【発明の詳細な説明】 本発明の分野 本発明は、ジヨセフソンスイツチを用いたジヨ
セフソンデコーダ回路に適用して好適なジヨセフ
ソン回路に関する。

本発明の背景 ジヨセフソンデコーダ回路は、アドレス信号
と、それと相補性を有するアドレス信号と、スタ
ート信号（キツプセレクト信号）と、それと相補
性を有するスタート信号とを用いるのを普通とす
る。

ジヨセフソンデコーダ回路における１つのアド
レス信号に関係しているジヨセフソン回路とし
て、従来、第１図に示す次の構成のものが提案さ
れている。

すなわち、ジヨセフソン接合素子Ｊと、それに
対する２の制御線Ｃ１及びＣ２とを有する４つの
セツト用ジヨセフソンスイツチＧ１，Ｇ２，Ｇ３
及びＧ４を有する。

また、ジヨセフソン接合素子Ｊと、制御線Ｃと
を有する２つのリセツト用ジヨセフソンスイツチ
Ｇ１′及びＧ２′を有する。

しかして、ジヨセフソンスイツチＧ１のジヨセ
フソン接合素子ＪとジヨセフソンスイツチＧ２の
制御線Ｃ１との直列回路を含む電流路と、ジヨセ
フソンスイツチＧ３のジヨセフソン接合素子Ｊと
ジヨセフソンスイツチＧ４の制御線Ｃ１との直列
回路を含む電流路とが、電流ループを形成するよ
うに並列に接続されて、バイアス電流路Ｂ１に介
挿されている。

また、ジヨセフソンスイツチＧ２のジヨセフソ
ン接合素子Ｊを含む電流路と、ジヨセフソンスイ
ツチＧ１′のジヨセフソン接合素子Ｊと出力線Ｍ
１との直列回路を含む電流路とが、電流ループを
形成するように並列に接続されて、バイアス電流
路Ｂ２に介挿されている。

さらに、ジヨセフソンスイツチＧ４のジヨセフ
ソン接合素子Ｊを含む電流路と、ジヨセフソンス
イツチＧ２′のジヨセフソン接合素子Ｊと出力線
Ｍ２との直列回路を含む電流路とが、電流ループ
を形成するように並列に接続されて、バイアス電
流路Ｂ３に介挿されている。

また、ジヨセフソンスイツチＧ１の制御線Ｃ１
が、直流オフセツト信号CFの供給される電流路
Ｆに介挿され、また、ジヨセフソンスイツチＧ３
の制御線Ｃ１が、アドレス信号Ａの供給される電
流路Ｑに介挿されている。

さらに、ジヨセフソンスイツチＧ２及びＧ３の
制御線Ｃ２が直列に接続されて、セツト信号CH
の供給される電流路Ｈに介挿されている。

なおさらに、ジヨセフソンスイツチＧ１及びＧ
３の制御線Ｃ２が直列に接続されて、スタート信
号CSの供給される制御電流路Ｓ１に介挿され、
ジヨセフソンスイツチＧ１′及びＧ２′の制御線Ｃ
が直列に接続されて、スタート信号CSと相補性
を有するスタート信号〜CSの供給される制御電
流路Ｓ２に介挿されている。

以上が、従来提案されているジヨセフソンデコ
ーダ回路における１つのアドレス信号に関係して
いるジヨセフソン回路である。

このようなジヨセフソン回路によれば、電流路
Ｆに２値表示で「１」及び「０」をとる直流オフ
セツト信号を２値表示の「１」で供給させること
によつて、セツト用ジヨセフソンスイツチＧ１の
制御線Ｃ１に直流オフセツト信号CFを２値表示
の「１」で入力させ、これによつて、セツト用ジ
ヨセフソンスイツチＧ１のジヨセフソン素子Ｊを
有電圧状態にさせ、よつて、セツト用ジヨセフソ
ンスイツチＧ３のジヨセフソン素子Ｊに、バイア
ス電流路Ｂ１に供給されているバイアス電流を流
している状態で、電流路Ｑに２値表示で「１」及
び「０」をとるアドレス信号Ａを２値表示の
「１」で供給させることによつて、セツト用ジヨ
セフソンスイツチＧ３の制御線Ｃ１にアドレス信
号Ａを２値表示の「１」で入力させ、次に、電流
路Ｓ１に２値表示で「１」及び「０」をとるスタ
ート信号CSを２値表示の「１」で供給させるこ
とによつて、セツト用ジヨセフソンスイツチＧ１
及びＧ３の制御線Ｃ２にスタート信号CSを２値
表示の「１」で入力させれば、セツト用ジヨセフ
ソンスイツチＧ３のジヨセフソン接合素子Ｊが、
有電圧状態にスイツチし、いままで、セツト用ジ
ヨセフソンスイツチＧ３のジヨセフソン接合素子
Ｊに流れていたバイアス電流路Ｂ１に供給されて
いるバイアス電流が、セツト用ジヨセフソンスイ
ツチＧ１のジヨセフソン接合素子Ｊを通つて流れ
る。

この場合、電流路Ｓ１にスタート信号CSが供
給される前に、電流路Ｓ２に２値表示で「１」及
び「０」をとるスタート信号〜CSが２値表示の
「１」で供給されていることによつて、リセツト
用ジヨセフソンスイツチＧ１′及びＧ２′のジヨセ
フソン素子Ｊが予め有電圧状態にあり、従つてセ
ツト用ジヨセフソンスイツチＧ２及びＧ３のジヨ
セフソン素子Ｊに、バイアス電流路Ｂ２及びＢ３
にそれぞれ供給されているバイアス電流が予め流
れており、よつて、出力線Ｍ１及びＭ２の何れに
も電流が供給されていない。

このような状態から、電流路Ｈに２値表示で
「１」及び「０」をとるセツト信号CHを２値表
示の「１」で供給させることによつて、セツト用
ジヨセフソンスイツチＧ２及びＧ４の制御線Ｃ２
にセツト信号CHを２値表示の「１」で入力させ
ると、セツト用ジヨセフソンスイツチＧ２及びＧ
４中、セツト用ジヨセフソンスイツチＧ２のジヨ
セフソン接合素子Ｊのみが有電圧状態にスイツチ
し、このため、いままでセツト用ジヨセフソンス
イツチＧ２のジヨセフソン素子Ｊに流れていたバ
イアス電流が、セツト用ジヨセフソンスイツチＧ
５のジヨセフソン素子Ｊを通つて出力線Ｍ１に流
れる。しかしながら、この場合、出力線Ｍ２には
バイアス電流は流れない。

よつて、出力線Ｍ１に、バイアス電流が、リセ
ツト用ジヨセフソンスイツチＧ２′のジヨセフソ
ン素子Ｊを通つて、２値表示で「１」及び「０」
をとるアドレス信号A′の２値表示の「１」とし
て得られ、また、出力線Ｍ２に、アドレス信号
A′と相補性を有するアドレス信号〜A′が２値表
示の「０」で得られる。

上述においては、セツト用ジヨセフソンスイツ
チＧ３の制御線Ｃ１にアドレス信号Ａを２値表示
の「１」で入力させ、次にセツト用ジヨセフソン
スイツチＧ１及びＧ２の制御線Ｃ２にスタート信
号CSを２値表示の「１」で入力させた場合の動
作について述べた。

しかしながら、セツト用ジヨセフソンスイツチ
Ｇ３の制御線Ｃ１に、アドレス信号Ａを２値表示
の「１」で入力させないで、２値表示の「０」で
入力させ、セツト用ジヨセフソンスイツチＧ１及
びＧ２の制御線Ｃ２に、スタート信号CSを２値
表示の「１」で入力させる場合は、このようにス
タート信号CSを２値表示の「１」で入力させて
も、ジヨセフソンスイツチＧ３のジヨセフソン接
合素子Ｊが有電圧状態にスイツチしないので、セ
ツト用ジヨセフソンスイツチＧ４の制御線Ｃ１に
セツト用ジヨセフソンスイツチＧ３のジヨセフソ
ン素子Ｊを通じて、バイアス電流が流れている。

従つて、このような状態から、セツト用ジヨセ
フソンスイツチＧ２及びＧ４の制御線Ｃ２にセツ
ト信号CHを２値表示の「１」で入力させると、
セツト用ジヨセフソンスイツチＧ２及びＧ４中、
セツト用ジヨセフソンスイツチＧ４のジヨセフソ
ン接合素子Ｊが有電圧状態にスイツチし、このた
め出力線Ｍ２にバイアス電流が、リセツト用ジヨ
セフソンスイツチＧ６のジヨセフソン素子Ｊを通
つて、アドレス信号〜A′の２値表示の「１」と
して流れ、しかしながら、バイアス電流が、出力
線Ｍ１にアドレス信号A′が２値表示の「０」で
得られる。

上述したように、第１図に示す従来のジヨセフ
ソン回路によれば、アドレス信号Ａから、それに
対応しているアドレス信号A′と、それと相補性
を有するアドレス信号〜A′とが得られる。しか
しながら、この場合、アドレス信号Ａと、スター
ト信号CSと、それと相補性を有するスタート信
号〜CSの外に、セツト信号CHを必要とする。

従つて、第１図に示す従来のジヨセフソン回路
の場合、ジヨセフソン回路を簡易化するのに一定
の限度を有する、という欠点を有していた。

また、このために、アドレス信号Ａから、アド
レス信号A′及び〜A′を得る動作に、長い時間を
要するなどの欠点を有していた。

よつて、本発明は、上述した欠点のない、第１
図に示すジヨセフソン回路に対応している新規な
ジヨセフソン回路を提案せんとするものである。

本発明の開示 本発明の好適な実施例 先ず、本願第１番目の発明によるジヨセフソン
回路の一例を述べよう。

第２図は、本願第１番目の発明によるジヨセフ
ソン回路の一例を示し、次に述べる構成を有す
る。

すなわち、ジヨセフソン接合素子Ｊと、それに
対する第１及び第２の制御線Ｃ１及び２とを有す
る第１及び第２のセツト用ジヨセフソンスイツチ
Ｇ１及びＧ２を有する。

また、ジヨセフソン接合素子Ｊと、それに対す
る制御線Ｃとを有する第３及び第４のセツト用ジ
ヨセフソンスイツチＧ３及びＧ４を有する。

さらに、ジヨセフソン接合素子Ｊと、それに対
する制御線Ｃとを有する第１、第２、第３及び第
４のリセツト用ジヨセフソンスイツチＧ１′，Ｇ
２′，Ｇ３′及びＧ４′を有する。

しかして、セツト用ジヨセフソンスイツチＧ１
のジヨセフソン接合素子Ｊを含む電流路と、セツ
ト用ジヨセフソンスイツチＧ４の制御線Ｃとセツ
ト用ジヨセフソンスイツチＧ２の制御線Ｃ２とセ
ツト用ジヨセフソンスイツチＧ１′のジヨセフソ
ン接合素子Ｊとの直列回路を含む電流路とが、第
１の電流ループＵ１を形成するように並列に接続
されて、第１のバイアス電流路Ｂ１に介挿されて
いる。

また、セツト用ジヨセフソンスイツチＧ２のジ
ヨセフソン接合素子Ｊを含む電流路と、リセツト
用ジヨセフソンスイツチＧ２′のジヨセフソン接
合素子Ｊと第１の出力線Ｍ１との直列回路を含む
電流路とが、第２の電流ループＵ２を形成するよ
うに並列に接続されて、第２のバイアス電流路Ｂ
２に介挿されている。

さらに、セツト用ジヨセフソンスイツチＧ３の
ジヨセフソン接合素子Ｊを含む電流路と、リセツ
ト用ジヨセフソンスイツチＧ３′のジヨセフソン
接合素子Ｊとセツト用ジヨセフソンスイツチＧ２
の制御線Ｃ１との直列回路を含む電流路とが、第
３の電流ループＵ３を形成するように並列に接続
されて、第３のバイアス電流路Ｂ３に介挿されて
いる。ただし、本例の場合、バイアス電流路Ｂ３
は、上述したバイアス電流路Ｂ１と直列に接続さ
れている。

この場合、第３の電流ループＵ３のリセツト用
ジヨセフソンスイツチＧ３′のジヨセフソン接合
素子Ｊとセツト用ジヨセフソンスイツチＧ２の制
御線Ｃ１との直列回路を含む電流路が、上述した
第１の電流ループＵ１のリセツト用ジヨセフソン
スイツチＧ１′のジヨセフソン接合素子Ｊとセツ
ト用ジヨセフソンスイツチＧ２の制御線Ｃ２とセ
ツト用ジヨセフソンスイツチＧ４の制御線Ｃとの
直列回路を含む電流路と略々等しいインダクタを
有している。

さらに、セツト用ジヨセフソンスイツチＧ４の
ジヨセフソン接合素子Ｊを含む電流路と、リセツ
ト用ジヨセフソンスイツチＧ４′のジヨセフソン
接合素子Ｊと第２の出力線Ｍ２との直列回路を含
む電流路とが、第４の電流ループＵ４を形成する
ように並列に接続されて、第４のバイアス電流路
Ｂ４に介挿されている。

また、セツト用ジヨセフソンスイツチＧ１の制
御線Ｃ１が入力電流路Ｑに介挿され、また、セツ
ト用ジヨセフソンスイツチＧ１の制御線Ｃ２とセ
ツト用ジヨセフソンスイツチＧ３の制御線Ｃとが
直列に接続されて、第１の制御電流路Ｓ１に介挿
されてい。

さらに、リセツト用ジヨセフソンスイツチＧ
１′Ｇ２′，Ｇ３′及びＧ４′の制御線Ｃが直列に接
続されて、第２の制御電流路Ｓ２に介挿されてい
る。

以上が、本願第１番目の発明によるジヨセフソ
ン回路の一例構成である。

このような構成によれば、第１図に示すジヨセ
フソン回路で述べた動作に対応して、入力電流路
Ｑにアドレス信号Ａを供給させ、また、制御電流
路Ｓ１及びＳ２にそれぞれスタート信号CS及び
それと相補性を有するスタート信号〜CSを供給
させる場合、次の動作が得られる。

すなわち、バイアス電流路Ｂ１，Ｂ２，Ｂ３及
びＢ４にバイアス電流を供給させている状態で、
制御電流路Ｓ２に、２値表示で「１」及び「０」
をとるスタート信号〜CSを２値表示の「１」で
供給させることによつて、リセツト用ジヨセフソ
ンスイツチＧ１′，Ｇ２′，Ｇ３′及びＧ４′の制御
線Ｃにスタート信号〜CSを２値表示の「１」で
入力させれば、リセツト用ジヨセフソンスイツチ
Ｇ１′，Ｇ２′，Ｇ３′及びＧ４′のジヨセフソン接
合素子Ｊが、ともに零電圧状態から有電圧状態に
なる。

このため、バイアス電流路Ｂ１，Ｂ２，Ｂ３及
びＢ４に供給させているバイアス電流が、それぞ
れセツト用ジヨセフソンスイツチＧ１，Ｇ２，Ｇ
３及びＧ４のジヨセフソン接合素子Ｊを通つて流
れている状態になり、従つて、出力線Ｍ１及びＭ
２の何れにもバイアス電流が流れていない初期状
態になる。

また、このような初期状態から、入力電流路Ｑ
に、２値表示で「１」及び「０」をとるアドレス
信号Ａを２値表示の「１」で供給することによつ
て、セツト用ジヨセフソンスイツチＧ１の制御線
Ｃ１にアドレス信号Ａを２値表示の「１」で入力
させても、制御電流路Ｓ１に、２値表示で「１」
及び「０」をとるスタート信号CSを供給させる
ことによつて、セツト用ジヨセフソンスイツチＧ
１の制御線Ｃ２に、スタート信号CSを２値表示
の「１」で供給させない限り、または、制御電流
路Ｓ１に、スタート信号CSを２値表示の「１」
で供給させていることによつて、セツト用ジヨセ
フソンスイツチＧ１の制御線Ｃ２に、スタート信
号CSを、２値表示の「１」で供給させていない
限り、セツト用ジヨセフソンスイツチＧ１のジヨ
セフソン接合素子Ｊは、零電圧状態から有電圧状
態に転換しない。従つて、上述した初期状態を保
つている。

さらに、バイアス電流路Ｂ１，Ｂ２，Ｂ３及び
Ｂ４に、バイアス電流を供給させている状態で、
入力電流路Ｑに、アドレス信号Ａを２値表示の
「１」で供給させていることによつて、セツト用
ジヨセフソンスイツチＧ１の制御線Ｃ１に、アド
レス信号Ａを２値表示の「１」で入力させている
状態で、上述したように、制御電流路Ｓ２に、ス
タート信号〜CSを２値表示の「１」で供給させ
ることによつて、リセツト用ジヨセフソンスイツ
チＧ１′，Ｇ２′，Ｇ３′及びＧ４′の制御線Ｃにス
タート用信号〜CSを２値表示の「１」で入力さ
せても、リセツト用ジヨセフソンスイツチＧ１′，
Ｇ２′，Ｇ３′及びＧ４′のジヨセフソン接合素子
Ｊが、ともに零電圧状態から有電圧状態になり、
バイアス電流路Ｂ１，Ｂ２，Ｂ２及びＢ４に供給
されているバイアス電流が、それぞれセツト用ジ
ヨセフソンスイツチＧ１，Ｇ２，Ｇ３及びＧ４の
ジヨセフソン接合素子Ｊを通つて流れている状態
になり、従つて、出力線Ｍ１及びＭ２の何れに
も、バイアス電流が流れていない初期状態にな
る。

また、上述した初期状態が得られており、且つ
上述したように、セツト用ジヨセフソンスイツチ
Ｇ１の制御線Ｃ１に、アドレス信号Ａを２値表示
の「１」で入力させている状態で、制御電流路Ｓ
１に、スタート信号CSを２値表示の「１」で入
力させることによつて、そのスタート信号CSを、
セツト用ジヨセフソンスイツチＧ１の制御線Ｃ２
に、２値表示の「１」で入力させるとともに、セ
ツト用ジヨセフソンスイツチＧ３の制御線Ｃに、
２値表示の「１」で入力させれば、セツト用ジヨ
セフソンスイツチＧ１及びＧ３のジヨセフソン接
合素子Ｊが零電圧状態から有電圧状態にスイツチ
する。

このため、いままでセツト用ジヨセフソンスイ
ツチＧ１のジヨセフソン接合素子Ｊに流れていた
バイアス電流が、セツト用ジヨセフソンスイツチ
Ｇ４の制御線Ｃと、セツト用ジヨセフソンスイツ
チＧ２の制御線Ｃ２と、リセツト用ジヨセフソン
スイツチＧ１′のジヨセフソン接合素子Ｊとを通
つて流れ、また、いままでセツト用ジヨセフソン
スイツチＧ３のジヨセフソン接合素子Ｊに流れて
いたバイアス電流が、リセツト用ジヨセフソンス
イツチＧ３′のジヨセフソン接合素子Ｊと、セツ
ト用ジヨセフソンスイツチＧ２の制御線Ｃ１とを
通つて流れる。

この場合、電流ループＵ１のリセツト用ジヨセ
フソンスイツチＧ１′のジヨセフソン接合素子Ｊ
とセツト用ジヨセフソンスイツチＧ２の制御線Ｃ
２とセツト用ジヨセフソンスイツチＧ４の制御線
Ｃとの直列回路を含む電流路と、電流ループのリ
セツト用ジヨセフソンスイツチＧ３′のジヨセフ
ソン接合素子Ｊとセツト用ジヨセフソンスイツチ
Ｇ２の制御線Ｃ１との直列回路を含む電流路との
インダクタが略々等しいので、セツト用ジヨセフ
ソンスイツチＧ２の制御線Ｃ１及びＣ２に流れる
バイアス電流は、共に略々等しい値を有し、しか
しながらセツト用ジヨセフソンスイツチＧ２のジ
ヨセフソン接合素子Ｊからみて互に逆極性であ
る。

よつて、セツト用ジヨセフソンスイツチＧ２の
ジヨセフソン接合素子Ｊは零電圧状態から有電圧
状態にスイツチしない。

従つて、セツト用ジヨセフソンスイツチＧ２の
ジヨセフソン接合素子Ｊにバイアス電流が流れて
いる状態を保持し、出力電流路Ｍ１にバイアス電
流が流れていない状態を保持している。

従つて、出力線Ｍ１に、アドレス信号Ａに対応
しているが、それと相補性を有するアドレス信号
〜A′が、２値表示の「０」で得られる。

しかしながら、セツト用ジヨセフソンスイツチ
Ｇ４のジヨセフソン接合素子Ｊは、セツト用ジヨ
セフソンスイツチＧ４の制御線Ｃ１にバイアス電
流が流れることによつて、零電圧状態から有電圧
状態にスイツチする。

このため、いままでセツト用ジヨセフソンスイ
ツチＧ４のジヨセフソン接合素子Ｊに流れていた
バイアス電流が、リセツト用ジヨセフソンスイツ
チＧ４′のジヨセフソン接合素子Ｊと、出力線Ｍ
２とを通つて流れる。

従つて、出力線Ｍ２に、アドレス信号Ａに対応
しているアドレス信号A′が、２値表示の「１」
で得られる。

よつて、入力電流路Ｑに供給させているアドレ
ス信号Ａの２値表示の「１」に対応して、出力線
Ｍ２に、アドレス信号Ａに対応しているアドレス
信号A′が、２値表示の「１」で出力され、また、
出力線Ｍ１に、アドレス信号A′と相補性を有す
るアドレス信号〜A′が、２値表示の「０」で出
力される。

上述においては、入力電流路Ｑにアドレス信号
Ａを２値表示の「１」で供給させている状態で、
制御電流路Ｓ１にスタート信号CSを２値表示の
「１」で供給させる場合につき述べた。

しかしながら、入力電流路Ｑにアドレス信号Ａ
を２値表示の「１」で供給させていない状態、す
なわち、アドレス信号Ａを２値表示の「０」で供
給させてる状態で、制御電流路Ｓ１に、スタート
信号CSを２値表示の「１」で供給させれば、セ
ツト用ジヨセフソンスイツチＧ１の制御線Ｃ２
に、アドレス信号Ａが２値表示の「１」で入力さ
れていないので、２値表示の「０」で入力されて
いるので、セツト用ジヨセフソンスイツチＧ３の
ジヨセフソン接合素子Ｊは零電圧状態から有電圧
状態にスイツチするが、セツト用ジヨセフソンス
イツチＧ１のジヨセフソン接合素子Ｊは零電圧状
態から有電圧状態にスイツチしない。

このため、セツト用ジヨセフソンスイツチＧ４
の制御線Ｃにバイアス電流が流れず、従つてその
セツト用ジヨセフソンスイツチＧ４のジヨセフソ
ン接合素子Ｊは、零電圧状態から有電圧状態にス
イツチせず、よつてセツト用ジヨセフソンスイツ
チＧ４にバイアス電流が流れている状態が保持さ
れ、出力線Ｍ２に電流が流れず、従つて、出力線
Ｍ２に、アドレス信号A′が２値表示の「０」で
得られる。

しかしながら、セツト用ジヨセフソンスイツチ
Ｇ２の制御線Ｃ２にバイアス電流は流れないが、
そのセツト用ジヨセフソンスイツチＧ２の制御線
Ｃ１にバイアス電流が流れるので、セツト用ジヨ
セフソンスイツチＧ２のジヨセフソン接合素子Ｊ
が零電圧状態から有電圧状態にスイツチする。

このため、いままでセツト用ジヨセフソンスイ
ツチＧ２のジヨセフソン接合素子Ｊに流れていた
バイアス電流が、リセツト用ジヨセフソンスイツ
チＧ２′のジヨセフソン接合素子Ｊと、出力線Ｍ
１とを通つて流れる。よつて、出力線Ｍ１に、ア
ドレス信号〜A′が２値表示の「１」で得られる。

また、上述したように、出力線Ｍ２及びＭ１
に、それぞれアドレス信号Ａに対応しているアド
レス信号A′及びそれと相補性を有するアドレス
信号〜A′が、それぞれ２値表示の「１」及び
「０」で出力されている状態から、制御電流路Ｓ
２に、スタート信号〜CSを２値表示の「１」で
供給することによつて、リセツト用ジヨセフソン
スイツチＧ１′，Ｇ２′，Ｇ３′及びＧ４′の制御線
Ｃに、スタート信号〜CSを２値表示の「１」で
入力させれば、それはリセツト用ジヨセフソンス
イツチＧ１′，Ｇ２′，Ｇ３′及びＧ４′のジヨセフ
ソン接合素子が有電圧状態になつている状態にな
り、上述した初期状態に復帰する。

上述したように、第２図に示す本願第１番目の
発明によるジヨセフソン回路によれば、アドレス
信号Ａと、スタート信号CSと、それと相補性を
有するスタート信号〜CSとを用いて、アドレス
信号Ａから、それに対応しているアドレス信号
A′と、それと相補性を有するアドレス信号〜
A′とを得ることができる。

この場合、アドレス信号Ａに対応しているアド
レス信号A′と、それと相補性を有するアドレス
信号〜A′とを、第１図に示す従来のジヨセフソ
ン回路の場合のようにセツト用信号を用いること
なしに得ることができる。

従つて、第２図に示す本願第１番目の発明によ
るジヨセフソン回路によれば、ジヨセフソン回路
を、第１図に示す従来のジヨセフソン回路の場合
に比し、簡易化することができるという特徴を有
する。

また、このため、アドレス信号Ａからアドレス
信号A′及びそれと相補性を有するアドレス信号
〜A′を、第１図に示す従来のジヨセフソン回路
の場合に比し、高速で得ることができる、という
特徴も有する。

次に、本願第２番目の発明によるジヨセフソン
回路を述べよう。

第３図は本願第２番目の発明によるジヨセフソ
ン回路の一例を示し、次に述べる構成を有する。

第３図において、第１図との対応部分に同一符
号を付して詳細説明を省略する。

第３図に示す本願第２番目の発明によるジヨセ
フソン回路の一例は、次の事項を除いて、第２図
に示す本願第１番目の発明によるジヨセフソン回
路と同様の構成を有する。

すなわち、第２図に示すジヨセフソン回路にお
けるリセツト用ジヨセフソンスイツチＧ２′及び
Ｇ４′が省略されている。

また、リセツト用ジヨセフソンスイツチＧ２′
及びＧ４′が省略されているに応じて、カセツト
用ジヨセフソンスイツチＧ２のジヨセフソン接合
素子Ｊを含む電流路と、セツト用ジヨセフソンス
イツチＧ４のジヨセフソン接合素子Ｊとの直列回
路と第１及び第２の抵抗Ｒ１及びＲ２の直列回路
を含む電流路とが、第５の電流ループＵ５を形成
するように並列に接続されて、第５のバイアス電
流路Ｂ５に介挿されている。

また、セツト用ジヨセフソンスイツチＧ２及び
Ｇ４のジヨセフソン接合素子Ｊの接続中点と、抵
抗Ｒ１及びＲ２の接続中点との間に、必要に応じ
てインダクタLOを介して、出力線Ｍ１及びＭ２
が直列に接続されて、接続されている。

以上が、本願第２番目の発明によるジヨセフソ
ン回路の一例構成である。

このような構成によれば、それが上述した事項
を除いて、第２図に示す本願第１番目の発明によ
るジヨセフソン回路と同様の構成を有するので、
詳細説明は省略するが、第２図に示す本願第１番
目の発明によるジヨセフソン回路の場合に準じた
次の動作が得られる。

すなわち、バイアス電流路Ｂ１，Ｂ３及びＢ５
にバイアス電流を供給させている状態で、制御電
流路Ｓ２に、スタート信号〜CSを２値表示の
「１」で供給させることによつて、バイアス電流
路Ｂ１；Ｂ３；及びＢ５に供給されているバイア
ス電流が、それぞれセツト用ジヨセフソンスイツ
チＧ１；Ｇ３；及びＧ２及びＧ４を通つて流れて
いる状態になり、従つて、第２図に示す本願第１
番目の発明によるジヨセフソン回路の場合と同様
に、出力線Ｍ１及びＭ２の何れにもバイアス電流
が流れていない初期状態になる。

また、このような状態から、入力電流路Ｑに、
アドレス信号Ａを２値表示の「１」で供給させて
も、第２図に示す本願第１番目の発明によるジヨ
セフソン回路の場合と同様に、セツト用ジヨセフ
ソンスイツチＧ１のジヨセフソン接合素子Ｊは、
零点圧状態から有電圧状態に転換しないので、第
２図に示す本願第１番目の発明によるジヨセフソ
ン回路場合と同様に、上述した初期状態を保つて
いる。

さらに、バイアス電流路Ｂ１，Ｂ３及びＢ５に
バイアス電流を供給させている状態で、入力電流
路Ｑに、アドレス信号Ａを２値表示の「１」で供
給させている状態で、制御電流路Ｓ２に、スター
ト信号〜CSを２値表示の「１」で供給させても、
第２図に示す本願第１番目の発明によるジヨセフ
ソン回路の場合と同様に、リセツト用ジヨセフソ
ンスイツチＧ１′及びＧ３′のジヨセフソン接合素
子Ｊがともに零電圧状態から、有電圧状態にな
り、バイアス電流路Ｂ１；Ｂ３；及びＢ５に供給
されているバイアス電流が、それぞれセツト用ジ
ヨセフソンスイツチＧ１；Ｇ３；及びＧ２及びＧ
４のジヨセフソン接合素子Ｊを通つて流れている
状態となり、従つて、第２図に示す本願第１番目
の発明によるジヨセフソン回路の場合と同様に、
出力線Ｍ１及びＭ２の何れにもバイアス電流が流
れていない初期状態になる。

また、上述した初期状態が得られており、且つ
セツト用ジヨセフソンスイツチＧ１の制御線Ｃ１
に、アドレス信号Ａを２値表示の「１」で入力さ
せている状態で、制御電流路Ｓ１に、スタート信
号CSを２値表示の「１」で入力させれば、第２
図に示す本願第１番目の発明によるジヨセフソン
回路の場合と同様に、セツト用ジヨセフソンスイ
ツチＧ１及びＧ３のジヨセフソン接合素子Ｊが零
電圧状態から有電圧状態にスイツチする。

このため、第２図に示す本願第１番目の発明に
よるジヨセフソン回路の場合と同様に、いままで
セツト用ジヨセフソンスイツチＧ１のジヨセフソ
ン接合素子Ｊに流れていたバイアス電流が、セツ
ト用ジヨセフソンスイツチＧ４の制御線Ｃと、セ
ツト用ジヨセフソンスイツチＧ２の制御線Ｃ２
と、リセツト用ジヨセフソンスイツチＧ１′のジ
ヨセフソン接合素子Ｊとを通つて流れ、また、い
ままでセツト用ジヨセフソンスイツチＧ３のジヨ
セフソン接合素子Ｊに流れていた電流が、リセツ
ト用ジヨセフソンスイツチＧ３′のジヨセフソン
接合素子Ｊと、セツト用ジヨセフソンスイツチＧ
２の制御線Ｃ１とを通つて流れる。

よつて、セツト用ジヨセフソンスイツチＧ２の
ジヨセフソン接合素子Ｊは零電圧状態から有電圧
状態にスイツチしないが、セツト用ジヨセフソン
スイツチＧ４のジヨセフソン接合素子Ｊが零電圧
状態から有電圧状態にスイツチする。

このため、いままでセツト用ジヨセフソンスイ
ツチＧ４及びＧ２のジヨセフソン接合素子Ｊを通
つて流れていたバイアス電流が、抵抗Ｒ１と、イ
ンダクタＬ０と、出力線Ｍ１及びＭ２と、セツト
用ジヨセフソンスイツチＧ２のジヨセフソン接合
素子Ｊとを通つて流れる。従つて、出力線Ｍ１及
びＭ２に、バイアス電流が第１方向に流れる。

よつて、いま、このように出力線Ｍ２にバイア
ス電流が第１方向に流れることを、アドレス信号
Ａに対応しているアドレス信号A′が２値表示の
「１」であると対応させ、また、出力線Ｍ１にバ
イアス電流が第１方向に流れることを、アドレス
信号A′と相補性を有するアドレス信号〜A′が２
値表示の「０」であると対応させることによつ
て、第２図に示す本願第１番目の発明によるジヨ
セフソン回路の場合と同様に、入力電流路Ｑに供
給させているアドレス信号Ａの２値表示の「１」
に対応して、出力線Ｍ２に、アドレス信号Ａに対
応しているアドレス信号A′が、２値表示の「１」
で出力され、また、出力線Ｍ１に、アドレス信号
A′と相補性を有するアドレス信号〜A′が、２値
表示の「０」で出力される。

上述においては、入力電流路Ｑにアドレス信号
Ａを２値表示の「１」で供給させている状態で、
制御電流路Ｓ１にスタート信号CSを２値表示の
「１」で供給させる場合につき述べた。

しかしながら、入力電流路Ｑにアドレス信号Ａ
を２値表示の「０」で供給させている状態で、制
御電流路Ｓ１に、スタート信号CSを２値表示の
「１」で供給させても、第２図に示す本願第１番
目の発明によるジヨセフソン回路の場合と同様
に、セツト用ジヨセフソンスイツチＧ３のジヨセ
フソン接合素子Ｊは零電圧状態から有電圧状態に
スイツチするが、セツト用ジヨセフソンスイツチ
Ｇ１のジヨセフソン接合素子Ｊは零電圧状態から
有電圧状態にスイツチしないので、セツト用ジヨ
セフソンスイツチＧ２の制御線Ｃ１にバイアス電
流は流れるが、セツト用ジヨセフソンスイツチＧ
４の制御線Ｃにはバイアス電流が流れない。

よつて、第２図に示す本願第１番目の発明によ
るジヨセフソン回路の場合と同様に、セツト用ジ
ヨセフソンスイツチＧ４のジヨセフソン接合素子
Ｊは、零電圧状態から有電圧状態にスイツチしな
いが、セツト用ジヨセフソンスイツチＧ２が、零
電圧状態から有電圧状態にスイツチする。

このため、いままで、セツト用ジヨセフソンス
イツチＧ４及びＧ２のジヨセフソン接合素子Ｊを
通つて流れていたバイアイ電流が、セツト用ジヨ
セフソンスイツチＧ４のジヨセフソン接合素子Ｊ
と、出力線Ｍ１及びＭ２と、インダクタＬ０と、
抵抗Ｒ２とを通つて流れる。従つて、出力線Ｍ１
及びＭ２に、バイアス電流が、上述した第１方向
とは逆の第２方向に流れる。

よつて、第２図に示す本願第１番目の発明によ
るジヨセフソン回路の場合と同様に、入力電流路
Ｑに供給させているアドレス信号Ａの２値表示の
「０」に対応して、出力線Ｍ２に、アドレス信号
A′が２値表示の「０」で出力され、また、出力
線Ｍ１に、アドレス信号〜A′が２値表示の「１」
で出力される。

また、上述したように出力線Ｍ２及びＭ１に、
それぞれアドレス信号A′及び〜A′がそれぞれ２
値表示の「０」及び「１」で出力されている状態
から、制御電流路Ｓ２に、スタート信号〜CSを
２値表示の「１」で供給することによつて、上述
した初期状態に復帰する。

上述したように、第３図に示す本願第２番目の
発明によるジヨセフソン回路の場合も、第２図に
示す本願第１番目の発明によるジヨセフソン回路
の場合と同様に、アドレス信号Ａと、スタート信
号CSと、それと相補性を有するスタート信号〜
CSとを用いて、アドレス信号Ａから、それに対
応しているアドレス信号A′と、それと相補性を
有するアドレス信号〜A′とを得ることができ、
そして、ジヨセフソン回路を、第２図に示す本願
第１番目の発明によるジヨセフソン回路の場合と
同様に、第１図に示す従来のジヨセフソン回路の
場合に比し簡易化することができ、また、アドレ
ス信号A′及び〜A′を、第１図に示す従来のジヨ
セフソン回路の場合に比と高速で得ることができ
る、という特徴を有する。

次に、本願第３番目の発明によるジヨセフソン
回路を述べよう。

第４図は、本願第３番目の発明によるジヨセフ
ソン回路の一例を示し、次に述べる構成を有す
る。

第４図において、第１図との対応部分には同一
符号を付して詳細説明を省略する。

第４図に示す本願第３番目の発明によるジヨセ
フソン回路の一例は、次の事項を除いて、第２図
に示す本願第１番目の発明によるジヨセフソン回
路と同様の構成を有する。

すなわち、第２図に示すジヨセフソン回路にお
けるリセツト用ジヨセフソンスイツチＧ１′及び
Ｇ２′が省略されている。

また、リセツト用ジヨセフソンスイツチＧ１′
及びＧ２′が省略されているに応じて、セツト用
ジヨセフソンスイツチＧ１のジヨセフソン接合素
子Ｊとリセツト用ジヨセフソンスイツチＧ３′の
ジヨセフソン接合素子Ｊとの直列回路を含む電流
路と、第３及び第４の抵抗Ｒ３及びＲ４の直列回
路を含む電流路とが、第６の電流ループＵ６を形
成するように並列に接続されて、第６のバイアス
電流路Ｂ６に介挿されている。

さらに、第３図に示す本願第２番目の発明によ
るジヨセフソン回路の場合と同様に、セツト用ジ
ヨセフソンスイツチＧ２のジヨセフソン接合素子
Ｊとセツト用ジヨセフソンスイツチＧ４のジヨセ
フソン接合素子Ｊとの直列回路を含む電流路と、
第１及び第２の抵抗Ｒ１及びＲ２の直列回路を含
む電流路とが、第５の電流ループＵ５を形成する
ように並列に接続されて、第５のバイアス電流路
Ｂ５に介挿されている。

なおさらに、セツト用ジヨセフソンスイツチＧ
３のジヨセフソン接合素子Ｊとリセツトジヨセフ
ソンスイツチＧ４′のジヨセフソン接合素子Ｊと
の直列回路を含む電流路と、第５及び第６の抵抗
Ｒ５及びＲ６の直列回路を含む電流路とが、第７
の電流ループＵ７を形成するように並列に接続さ
れて、第７のバイアス電流路Ｂ７に介挿されてい
る。

また、セツト用ジヨセフソンスイツチＧ１のジ
ヨセフソン接合素子Ｊと、リセツト用ジヨセフソ
ンスイツチＧ３′のジヨセフソン接合素子Ｊとの
接続中点と、抵抗Ｒ３及びＲ４の接続中点との間
に、セツト用ジヨセフソンスイツチＧ４の制御線
Ｃと、セツト用ジヨセフソンスイツチＧ２の制御
線Ｃ２とが、第１のインダクタＬ１を介して直列
に介挿されて、接続されている。

さらに、セツト用ジヨセフソンスイツチＧ３の
ジヨセフソン接合素子Ｊとリセツト用ジヨセフソ
ンスイツチＧ４′のジヨセフソン接合素子Ｊとの
接続中点と、抵抗Ｒ５及びＲ６の接続中点との間
に、セツト用ジヨセフソンスイツチＧ２の制御線
Ｃ１が、第２のインダクタＬ２を通じて、接続さ
れている。

なおさらに、第３図に示すジヨセフソン回路の
場合と同様に、セツト用ジヨセフソンスイツチＧ
４のジヨセフソン接合素子Ｊとセツト用ジヨセフ
ソンスイツチＧ２のジヨセフソン接合素子Ｊとの
接続中点と、抵抗Ｒ１及びＲ２の接続中点との間
に、必要に応じてインダクタＬ０を介して、出力
線Ｍ１及びＭ２が直列に接続されて接続されてい
る。

なお、上述した電流ループＵ６の抵抗Ｒ３とイ
ンダクタＬ１とセツト用ジヨセフソンスイツチＧ
４の制御線Ｃとセツト用ジヨセフソンスイツチの
制御線Ｃ２とリセツト用ジヨセフソンスイツチＧ
３′のジヨセフソン接合素子Ｊとの直列回路を含
む電流路と、上述した電流ループＵ７の抵抗Ｒ５
とインダクタＬ２とセツト用ジヨセフソンスイツ
チＧ２の制御線Ｃ１とリセツト用ジヨセフソンス
イツチＧ４′のジヨセフソン接合素子Ｊとの直列
回路を含む電流路とが、略々等しいインダクタン
スと抵抗との比を有している。

以上が、本願第３番目の発明によるジヨセフソ
ン回路の一例構成である。

このよう構成によれば、それが上述した事項を
除いて、第２図に示す本願第１番目の発明による
ジヨセフソン回路と同様の構成を有するので、詳
細説明は省略するが、第２図に示す本願第１番目
の発明によるジヨセフソン回路の場合に準じた次
の動作が得られる。

すなわち、バイアイ電流路Ｂ６，Ｂ５及びＢ７
にバイアス電流を供給させている状態で、制御電
流路Ｓ２に、スタート信号〜CSを２値表示の
「１」で供給させるによつて、リセツト用ジヨセ
フソンスイツチＧ３′及びＧ４′のジヨセフソン接
合素子Ｊが零電圧状態から有電圧状態となるの
で、バイアス電流路Ｂ６に供給されているバイア
ス電流が、セツト用ジヨセフソンスイツチＧ１の
ジヨセフソン接合素子Ｊとセツト用ジヨセフソン
スイツチＧ２の制御線Ｃ２とセツト用ジヨセフソ
ンスイツチＧ４の制御線ＣとインダクタＬ１と抵
抗Ｒ４とを通つて流れ、また、バイアス電流路Ｇ
７に供給されているバイアス電流が、セツト用ジ
ヨセフソンスイツチＧ３のジヨセフソン接合素子
Ｊとセツト用ジヨセフソンスイツチＧ２の制御線
Ｃ１とインダクタＬ２と抵抗Ｒ６とを通つて流
れ、さらに、セツト用ジヨセフソンスイツチＧの
制御線Ｃ１及びＣ２にバイアス電流が流れるが、
セツト用ジヨセフソンスイツチＧ２のジヨセフソ
ン接合素子Ｊは零電圧状態から有電圧状態にスイ
ツチせず、しかしながらセツト用ジヨセフソンス
イツチＧ４の制御線Ｃにバイアス電流が流れるこ
とにより、セツト用ジヨセフソンスイツチＧ４の
ジヨセフソン接合素子Ｊが零電圧状態から有電圧
状態になるので、バイアス電流路Ｇ５に供給され
ているバイアス電流が、抵抗Ｒ１とインダクタＬ
０と出力線Ｍ２及びＭ１とセツト用ジヨセフソン
スイツチＧ２のジヨセフソン接合素子Ｊとを通つ
て流れる。従つて、バイアス電流が出力線Ｍ２及
びＭ１に第１方向に流れている初期状態になる。

また、このような状態から、入力電流路Ｑに、
アドレス信号Ａを２値表示の「１」で供給させて
も、第２図に示す本願第１番目の発明によるジヨ
セフソン回路の場合と同様に、セツト用ジヨセフ
ソンスイツチＧ１のジヨセフソン接合素子Ｊは、
零点圧状態から有電圧状態に転換しないので、上
述した初期状態を保つている。

さらに、バイアス電流路Ｂ６，Ｂ５及びＢ７に
バイアス電流を供給させている状態で、入力電流
路Ｑに、アドレス信号Ａを２値表示の「１」で供
給させている状態で、制御電流路Ｓ２に、スター
ト信号〜CSを２値表示の「１」で供給させても、
上述したと同様の初期状態になる。

また、上述した初期状態が得られており、且つ
セツト用ジヨセフソンスイツチＧ１の制御線Ｃ１
に、アドレス信号Ａを２値表示の「１」で入力さ
せている状態で、制御電流路Ｓ１に、スタート信
号CSを２値表示の「１」で入力させれば、第２
図に示す本願第１番目の発明によるジヨセフソン
回路の場合と同様に、セツト用ジヨセフソンスイ
ツチＧ１及びＧ３のジヨセフソン接合素子Ｊが零
電圧状態から有電圧状態にスイツチする。

このため、いままでセツト用ジヨセフソンスイ
ツチＧ１のジヨセフソン接合素子Ｊとセツト用ジ
ヨセフソンスイツチＧ２の制御線Ｃ２とセツト用
ジヨセフソンスイツチＧ４の制御線とインダクタ
Ｌ１と抵抗Ｒ４とを通つて流れていたバイアス電
流が、抵抗Ｒ３とセツト用ジヨセフソンスイツチ
Ｇ４の制御線Ｃとセツト用ジヨセフソンスイツチ
Ｇ２の制御線Ｃ２とリセツト用ジヨセフソンスイ
ツチＧ３′のジヨセフソン接合素子Ｊとを通つて
流れ、また、いままでセツト用ジヨセフソンスイ
ツチＧ３のジヨセフソン接合素子Ｊとセツト用ジ
ヨセフソンスイツチＧ２の制御線Ｃ１とインダク
タＬ２と抵抗Ｒ６とを通つて流れていた電流が、
抵抗Ｒ５とインダクタＬ２とセツト用ジヨセフソ
ンスイツチＧ２の制御線Ｃ１とリセツト用ジヨセ
フソンスイツチＧ４′のジヨセフソン接合素子Ｊ
とを通つて流れる。

よつて、セツト用ジヨセフソンスイツチＧ２の
ジヨセフソン接合素子Ｊが零電圧状態を保ち、ま
たセツト用ジヨセフソンスイツチＧ４のジヨセフ
ソン接合素子Ｊが有電圧状態を保つ。

このため、バイアス電流が、抵抗Ｒ１と、イン
ダクタＬ０と、出力線Ｍ１及びＭ２と、セツト用
ジヨセフソンスイツチＧ２のジヨセフソン接合素
子Ｊとを通つて流れている状態を保つ。従つて、
出力線Ｍ１及びＭ２に、バイアス電流が第１方向
に流れている状態を保つ。

よつて、いま、このように出力線Ｍ２にバイア
ス電流が第１方向に流れることを、アドレス信号
Ａに対応しているアドレス信号A′が２値表示の
「１」であると対応させ、また、出力線Ｍ１にバ
イアス電流が第１方向に流れることを、アドレス
信号A′と相補性を有すアドレス信号〜A′が２値
表示の「０」であると対応させることによつて、
第２図に示す本願第１番目の発明によるジヨセフ
ソン回路の場合と同様に、入力電流路Ｑに供給さ
せているアドレス信号Ａの２値表示の「１」に対
応して、出力線Ｍ２に、アドレス信号Ａに対応し
ているアドレス信号A′が、２値表示の「１」で
出力され、また、出力線Ｍ１に、アドレス信号
A′と相補性を有するアドレス信号〜A′が、２値
表示の「０」で出力される。

上述においては、入力電流路Ｑにアドレス信号
Ａを２値表示の「１」で供給させている状態で、
制御電流路Ｓ１にスタート信号CSを２値表示の
「１」で供給させる場合につき述べた。

しかしながら、入力電流路Ｑにアドレス信号Ａ
を２値表示の「０」で供給させている状態で、制
御電流路Ｓ１に、スタート信号CSを２値表示の
「１」で供給させれば、第２図に示す本願第１番
目の発明によるジヨセフソン回路の場合と同様
に、セツト用ジヨセフソンスイツチＧ３のジヨセ
フソン接合素子Ｊは零電圧状態から有電圧状態に
スイツチするが、セツト用ジヨセフソンスイツチ
Ｇ１のジヨセフソン接合素子Ｊは零電圧状態から
有電圧状態にスイツチしない。よつて、セツト用
ジヨセフソンスイツチＧ２の制御線Ｃ１及びＣ２
にバイアス電流が、セツト用ジヨセフソンスイツ
チＧ２のジヨセフソン接合素子Ｊに対して同極性
に流れることにもとづき、セツト用ジヨセフソン
スイツチＧ２のジヨセフソン接合素子Ｊが零電圧
状態から有電圧状態にスイツチする。

この場合、セツト用ジヨセフソンスイツチＧ２
のジヨセフソン接合素子Ｊが零電圧状態から優有
電圧状態にスイツチするので、セツト用ジヨセフ
ソンスイツチＧ４の制御線Ｃにバイアス電流が流
れても、そのセツト用ジヨセフソンスイツチＧ４
のジヨセフソン接合素子Ｊは、零電圧状態から有
電圧状態にスイツチしない。

このため、いままで、抵抗Ｒ１とインダクタＬ
０と出力線Ｍ１及びＭ２とセツト用ジヨセフソン
スイツチＧ２のジヨセフソン接合素子Ｊとを通つ
て流れていたバイアス電流が、セツト用ジヨセフ
ソンスイツチＧ４のジヨセフソン接合素子Ｊと出
力線Ｍ１及びＭ２とインダクタＬ０と抵抗Ｒ２と
を通つて流れる。従つて、出力線Ｍ１及びＭ２
に、バイアス電流が、上述した第１方向とは逆の
第２方向に流れる。

よつて、第２図に示す本願第１番目の発明によ
るジヨセフソン回路の場合と同様に、入力電流路
Ｑに供給させているアドレス信号Ａの２値表示の
「０」に対応して、出力線Ｍ２に、アドレス信号
A′が２値表示の「０」で出力され、また、出力
線Ｍ１に、アドレス信号〜A′が２値表示の「１」
で出力される。

また、上述したように出力線Ｍ２及びＭ１に、
それぞれアドレス信号A′及び〜A′がそれぞれ２
値表示の「０」及び「１」で出力されている状態
から、制御電流路Ｓ２に、スタート信号〜CSを
２値表示の「１」で供給することによつて、上述
した初期状態に復帰する。

上述したように、第４図に示す本願第２番目の
発明によるジヨセフソン回路の場合も、第２図に
示す本願第１番目の発明によるジヨセフソン回路
の場合と同様に、アドレス信号Ａと、スタート信
号CSと、それと相補性を有するスタート信号〜
CSとを用いて、アドレス信号Ａから、それに対
応しているアドレス信号A′と、それと相補性を
有するアドレス信号〜A′とを得ることができ、
そして、ジヨセフソン回路を、第２図に示す本願
第１番目の発明によるジヨセフソン回路の場合と
同様に、第１図に示す従来のジヨセフソン回路の
場合に比し簡易化することができ、また、アドレ
ス信号A′及び〜A′を、第１図に示す従来のジヨ
セフソン回路の場合に比と高速で得ることがてき
る、という特徴を有する。

次に、本願第４番目の発明によるジヨセフソン
回路を述べよう。

第５図は、本願第４番目の発明によるジヨセフ
ソン回路の一例を示し、次に述べる構成を有す
る。

第５図において、第４図との対応部分には同一
符号を付して詳細説明を省略する。

第５図に示す本願第３番目の発明によるジヨセ
フソン回路の一例は、次の事項を除いて、第４図
に示す本願第３番目の発明によるジヨセフソン回
路と同様の構成を有する。

すなわち、第２図に示すジヨセフソン回路にお
けるリセツト用ジヨセフソンスイツチＧ３′及び
Ｇ４′が省略されている。

また、リセツト用ジヨセフソンスイツチＧ３′
及びＧ４′が省略されているに応じて、バイアス
電流路Ｂ６及びＢ７が、それぞれ交流バイアス電
源AS１及びAS２に接続されている第１及び第２
の交流バイアス電流路Ｂ１′及びＢ２′に置換され
ている。

なお、上述した電流ループＵ８の抵抗Ｒ３とイ
ンダクタＬ１とセツト用ジヨセフソンスイツチＧ
４の制御線Ｃとセツト用ジヨセフソンスイツチの
制御線Ｃ２とセツト用ジヨセフソンスイツチＧ２
の制御線Ｃ２との直列回路を含む電流路と、上述
した電流ループＵ９の抵抗Ｒ５とインダクタＬ２
とセツト用ジヨセフソンスイツチＧ２の制御線Ｃ
１との直列回路を含む電流路とが、略々等しいイ
ンダクタンスと抵抗との比を有している。

以上が、本願第４番目の発明によるジヨセフソ
ン回路の一例構成である。

このよう構成によれば、それが上述した事項を
除いて、第４図に示す本願第３番目の発明による
ジヨセフソン回路と同様の構成を有するので、詳
細説明は省略するが、第４図の場合で用いている
制御電流路Ｓ２に供給されるスタート信号〜CS
を用いないで、第４図に示す本願第３番目の発明
によるジヨセフソン回路の場合に準じた動作が得
られる。

従つて、第５図に示す本願第４番目の発明によ
るジヨセフソン回路の場合も、第２図に示す本願
第１番目の発明によるジヨセフソン回路の場合と
同様に、アドレス信号Ａと、スタート信号CSと、
それと相補性を有するスタート信号〜CSとを用
いて、アドレス信号Ａから、それに対応している
アドレス信号A′と、それと相補性を有するアド
レス信号〜A′とを得ることができ、そして、ジ
ヨセフソン回路を、第２図に示す本願第１番目の
発明によるジヨセフソン回路の場合と同様に、第
１図に示す従来のジヨセフソン回路の場合に比し
簡易化することができ、また、アドレス信号
A′及び〜A′を、第１図に示す従来のジヨセフソ
ン回路の場合に比と高速で得ることができる、と
いう特徴を有する。

なお、上述においては、本願第１、第２、第３
及び第４番目の発明のそれぞれにつき、１つの実
施例を述べたに留まり、本発明の精神を脱するこ
となしに、種々の変型、変更をなし得るであろ
う。

【図面の簡単な説明】

第１図は、従来のジヨセフソン回路を示す接続
図である。第２図は、本願第１番目の発明による
ジヨセフソン回路の実施例を示す接続図である。
第３図は、本願第２番目の発明によるジヨセフソ
ン回路の実施例を示す接続図である。第４図は、
本願第３番目の発明によるジヨセフソン回路の実
施例を示す接続図である。第５図は、本願第４番
目の発明によるジヨセフソン回路の実施例を示す
接続図である。 Ｇ１〜Ｇ４，Ｇ１′〜Ｇ４′……ジヨセフソンス
イツチ、Ｊ……ジヨセフソン接合素子、Ｃ，Ｃ
１，Ｃ２……制御線、Ｕ１〜Ｕ９……電流ルー
プ、Ｂ１〜Ｂ７……バイアス電流路、Ｑ……入力
電流路、Ｓ１，Ｓ２……制御電流路、Ｍ１，Ｍ２
……出力線、Ｂ１′，Ｂ２′……交流バイアス電流
路、Ｒ１〜Ｒ６……抵抗、Ｌ１，Ｌ２……インダ
クタ。

Claims (1)

1. 【特許請求の範囲】 １ ジヨセフソン接合素子と、それに対する第１
   及び第２の制御線とを有する第１及び第２のセツ
   ト用ジヨセフソンスイツチと、 ジヨセフソン接合素子と、それに対する制御線
   とを有する第３及び第４のセツト用ジヨセフソン
   スイツチと、 ジヨセフソン接合素子と、それに対する制御線
   とを有する第１、第２、第３及び第４のリセツト
   用ジヨセフソンスイツチとを有し、 上記第１のセツト用ジヨセフソンスイツチのジ
   ヨセフソン接合素子を含む電流路と、上記第４の
   セツト用ジヨセフソンスイツチの制御線と上記第
   ２のセツト用ジヨセフソンスイツチの第２の制御
   線と上記第１のリセツト用ジヨセフソンスイツチ
   のジヨセフソン接合素子との直列回路を含む電流
   路とが、第１の電流ループを形成するように並列
   に接続されて、第１のバイアス電流路に介挿さ
   れ、 上記第２のセツト用ジヨセフソンスイツチのジ
   ヨセフソン接合素子を含む電流路と、上記第２の
   リセツト用ジヨセフソンスイツチのジヨセフソン
   接合素子と第１の出力線との直列回路を含む電流
   路とが、第２の電流ループを形成するように並列
   に接続されて、第２のバイアス電流路に介挿さ
   れ、 上記第３のセツト用ジヨセフソンスイツチのジ
   ヨセフソン接合素子を含む電流路と、上記第３の
   リセツト用ジヨセフソンスイツチのジヨセフソン
   接合素子と上記第２のセツト用ジヨセフソンスイ
   ツチの第１の制御線との直列回路を含む電流路と
   が、第３の電流ループを形成するように並列に接
   続されて、第３のバイアス電流路に介挿され、 上記第４のセツト用ジヨセフソンスイツチのジ
   ヨセフソン接合素子を含む電流路と、上記第４の
   リセツト用ジヨセフソンスイツチのジヨセフソン
   接合素子と第２の出力線との直列回路を含む電流
   路とが、第４電流ループを形成するように並列に
   接続されて、第４のバイアス電流路に介挿され、
   上記第１のセツト用ジヨセフソンスイツチの第１
   の制御線が入力電流路に介挿され、 上記第１のセツト用ジヨセフソンスイツチの第
   ２の制御線と、上記第３のセツト用ジヨセフソン
   スイツチの制御線とが直列に接続されて、第１の
   制御電流路に介挿され、 上記第１、第２、第３及び第４のリセツト用ジ
   ヨセフソンスイツチの制御線が直列に接続され
   て、第２の制御電流路に介挿され、 上記第１の電流ループの上記第４のセツト用ジ
   ヨセフソンスイツチの制御線と上記第２のセツト
   用ジヨセフソンスイツチの第２の制御線と上記第
   １のリセツト用ジヨセフソンスイツチのジヨセフ
   ソン接合素子の直列回路を含む電流路と、上記第
   ３の電流ループの上記第３のリセツト用ジヨセフ
   ソンスイツチのジヨセフソン接合素子と上記第２
   のセツト用ジヨセフソンスイツチの第１の制御線
   との直列回路を含む電流路とが、互に略々等しい
   インダクタを有することを特徴とするジヨセフソ
   ン回路。 ２ ジヨセフソン接合素子と、それに対する第１
   及び第２の制御線とを有する第１及び第２のセツ
   ト用ジヨセフソンスイツチと、 ジヨセフソン接合素子と、それに対する制御線
   とを有する第３及び第４のセツト用ジヨセフソン
   スイツチと、 ジヨセフソン接合素子と、それに対する制御線
   とを有する第１及び第３のリセツト用ジヨセフソ
   ンスイツチとを有し、 上記第１のセツト用ジヨセフソンスイツチのジ
   ヨセフソン接合素子を含む電流路と、上記第４の
   セツト用ジヨセフソンスイツチの制御線と上記第
   ２のセツト用ジヨセフソンスイツチの第２の制御
   線と上記第１のリセツト用ジヨセフソンスイツチ
   のジヨセフソン接合素子との直列回路を含む電流
   路とが、第１の電流ループを形成するように並列
   に接続されて、第１のバイアス電流路に介挿さ
   れ、 上記第２のセツト用ジヨセフソンスイツチのジ
   ヨセフソン接合素子と上記第４のリセツト用ジヨ
   セフソンスイツチのジヨセフソン接合素子との直
   列回路と、第１及び第２の抵抗の直列回路を含む
   電流路とが、第５の電流ループを形成するように
   並列に接続されて、第５のバイアス電流路に介挿
   され、上記第３のセツト用ジヨセフソンスイツチ
   のジヨセフソン接合素子を含む電流路と、上記第
   ３のリセツト用ジヨセフソンスイツチのジヨセフ
   ソン接合素子と上記第２のセツト用ジヨセフソン
   スイツチの第１の制御線との直列回路を含む電流
   路とが、第３の電流ループを形成するように並列
   に接続されて、第３のバイアス電流路に介挿さ
   れ、上記第１のセツト用ジヨセフソンスイツチの
   第１の制御線が入力電流路に介挿され、 上記第１のセツト用ジヨセフソンスイツチの第
   ２の制御線と、上記第３のセツト用ジヨセフソン
   スイツチの制御線とが直列に接続されて、第１の
   制御電流路に介挿され、 上記第１及び第３のリセツト用ジヨセフソンス
   イツチの制御線が直列に接続されて、第２の制御
   電流路に介挿され、 上記第２及び第４のセツト用ジヨセフソンスイ
   ツチのジヨセフソン接合素子の接続中点と、上記
   第１及び第２の抵抗の接続中点との間に、第１及
   び第２の出力線が直列に接続されて、接続され、 上記第１の電流ループの上記第４のセツト用ジ
   ヨセフソンスイツチの制御線と上記第２のセツト
   用ジヨセフソンスイツチの第２の制御線と上記第
   １のリセツト用ジヨセフソンスイツチのジヨセフ
   ソン接合素子との直列回路を含む電流路と、上記
   第３の電流ループの上記第３のリセツト用ジヨセ
   フソンスイツチのジヨセフソン接合素子と上記第
   ２のセツト用ジヨセフソンスイツチの第１の制御
   線との直列回路を含む電流路とが、互に略々等し
   いインダクタを有することを特徴とするジヨセフ
   ソン回路。 ３ ジヨセフソン接合素子と、それに対する第１
   及び第２の制御線とを有する第１及び第２のセツ
   ト用ジヨセフソンスイツチと、 ジヨセフソン接合素子と、それに対する制御線
   とを有する第３及び第４のセツト用ジヨセフソン
   スイツチと、 ジヨセフソン接合素子と、それに対する制御線
   とを有する第３及び第４のリセツト用ジヨセフソ
   ンスイツチとを有し、 上記第１のセツト用ジヨセフソンスイツチのジ
   ヨセフソン接合素子と上記第３のリセツト用ジヨ
   セフソンスイツチのジヨセフソン接合素子の直列
   回路を含む電流路と、第３及び第４の抵抗の直列
   回路を含む電流路とが、第６の電流ループを形成
   するように並列に接続されて、第６のバイアス電
   流路に介挿され、 上記第２のセツト用ジヨセフソンスイツチのジ
   ヨセフソン接合素子と上記第４のリセツト用ジヨ
   セフソンスイツチとの直列回路を含む電流路と、
   第１及び第２の抵抗の直列回路を含む電流路と
   が、第５の電流ループを形成するように並列に接
   続されて、第５のバイアス電流路に介挿され、 上記第３のセツト用ジヨセフソンスイツチのジ
   ヨセフソン接合素子と上記第４のリセツト用ジヨ
   セフソンスイツチのジヨセフソン接合素子との直
   列回路を含む電流路と、第５及び第６の抵抗との
   直列回路を含む電流路とが、第７の電流ループを
   形成するように並列に接続されて、第３のバイア
   ス電流路に介挿され、 上記第１のセツト用ジヨセフソンスイツチのジ
   ヨセフソン接合素子と上記第３のリセツト用ジヨ
   セフソンスイツチのジヨセフソン接合素子との接
   続中点と、上記第３及び第４の抵抗の接続中点と
   の間に、上記第４のセツト用ジヨセフソンスイツ
   チの制御線と、上記第２のセツト用ジヨセフソン
   スイツチの第２の制御線とが、第１のインダクタ
   を介して直列に接続されて、接続され、 上記第３のセツト用ジヨセフソンスイツチのジ
   ヨセフソン接合素子と上記第４のリセツト用ジヨ
   セフソンスイツチのジヨセフソン接合素子との接
   続中点と、上記第５及び第６の抵抗の接続中点と
   の間に、上記第２のセツト用ジヨセフソンスイツ
   チの第２の制御線が、第２のインダクタを通じ
   て、接続され、 上記第１のセツト用ジヨセフソンスイツチの第
   １の制御線が入力電流路に介挿され、 上記第１のセツト用ジヨセフソンスイツチの第
   ２の制御線と、上記第３のセツト用ジヨセフソン
   スイツチの制御線とが直列に接続されて、第１の
   制御電流路に介挿され、 上記第３及び第４のリセツト用ジヨセフソンス
   イツチの制御線が直列に接続されて、第２の制御
   電流路に介挿され、 上記第４のセツト用ジヨセフソンスイツチのジ
   ヨセフソン接合素子と上記第２のセツト用ジヨセ
   フソンスイツチのジヨセフソン接合素子との接続
   中点と、上記第１及び第２の抵抗の接続中点との
   間に、第１及び第２の出力線が直列に接続され
   て、接続され、 上記第３の抵抗と上記第１のインダクタと上記
   第４のセツト用ジヨセフソンスイツチの制御線と
   上記第２のセツト用ジヨセフソンスイツチの第２
   の制御線Ｃ２と上記第３のリセツト用ジヨセフソ
   ンスイツチのジヨセフソン接合素子Ｊとの直列回
   路を含む電流路と、上記第５の抵抗と上記第２の
   インダクタと上記第２のセツト用ジヨセフソンス
   イツチの第１の制御線と上記第４のリセツト用ジ
   ヨセフソンスイツチのジヨセフソン接合素子との
   直列回路を含む電流路とが、互に略々等しいイン
   ダクタンスと抵抗との比を有していることを特徴
   とするジヨセフソン回路。 ４ ジヨセフソン接合素子と、それに対する第１
   及び第２の制御線とを有する第１及び第２のセツ
   ト用ジヨセフソンスイツチと、 ジヨセフソン接合素子と、それに対する制御線
   とを有する第３及び第４のセツト用ジヨセフソン
   スイツチとを有し、 上記第１のセツト用ジヨセフソンスイツチのジ
   ヨセフソン接合素子を含む電流路と、上記第４の
   セツト用ジヨセフソンスイツチの制御線と上記第
   ２のセツト用ジヨセフソンスイツチの第２の制御
   線と第３の抵抗と第１のインダクタとの直列回路
   を含む電流路とが、第８の電流ループを形成する
   ように並列に接続されて、第１の交流バイアス電
   流路に介挿され、 上記第２のセツト用ジヨセフソンスイツチのジ
   ヨセフソン接合素子と上記第４のリセツト用ジヨ
   セフソンスイツチのジヨセフソン接合素子との直
   列回路を含む電流路と、第１及び第２の抵抗の直
   列回路を含む電流路とが、第５の電流ループを形
   成するように並列に接続されて、第５のバイアス
   電流路に介挿され、 上記第３のセツト用ジヨセフソンスイツチのジ
   ヨセフソン接合素子を含む電流路と、上記第２の
   セツト用ジヨセフソンスイツチの第１の制御線と
   第５の抵抗と第２のインダクタとの直列回路を含
   む電流路とが、第９の電流ループを形成するよう
   に並列に接続されて、第２の交流バイアス電流路
   に介挿され、 上記第１のセツト用ジヨセフソンスイツチの第
   １の制御線が、入力電流路に介挿され、 上記第１のセツト用ジヨセフソンスイツチの第
   ２の制御線と、上記第３のセツト用ジヨセフソン
   スイツチの制御線とが直列に接続されて、第１の
   制御電流路に介挿され、 上記第２及び第４のセツト用ジヨセフソンスイ
   ツチのジヨセフソン接合素子の接続中点と、上記
   第１及び第２の抵抗の接続中点との間に、第１及
   び第２の出力線が直列に接続されて、接続され、 上記第８の電流ループの上記第３の抵抗と上記
   第１のインダクタと上記第４のセツト用ジヨセフ
   ソンスイツチの制御線と上記第２のセツト用ジヨ
   セフソンスイツチの第２の制御線との直列回路を
   含む電流路と、上記第９の電流ループの上記第５
   の抵抗と上記第２のインダクタと上記第２のセツ
   ト用ジヨセフソンスイツチの第１の制御線との直
   列回路を含む電流路とが、互に略々等しいインダ
   クタンスと抵抗を有していることを特徴とするジ
   ヨセフソン回路。