JPH01206626A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は多層配線を有する半導体装置及びその製造方法
に関する。

（ロ）従来の技術 第３図は従来の２層配線を有する半導体装置の配線部分
を示す断面図である。この図に於いて、（１）はトラン
ジスタ等の素子（図示せず）が形成されたＳｉ基板、（
２）はＢＰＳＧよりなる絶縁膜、（３）はＡ１が積層形
成された下層配線、（４）はＰＳＧよりなる眉間絶縁膜
、（５）は下層配線と同様に形成された上層配線、（６
）はＳｉＮよりなるパッシベーション膜である。

斯る構造の半導体装置にあっては、絶縁膜（２）又は層
間絶縁膜（４）上に配線用のＡ１膜を積層した後、この
Ａ１膜を異方性エツチングによって選択的に除去し、下
層又は上層配線（３）（５）が形成される。このため、
各配線（３）（５）の側面が絶縁膜（２）（４）に対し
て略垂直になり、配線（３）（５）と絶縁膜（２＞（４
）との間に急峻な段差を生じた。このような段差が大き
な場合、下層配線（３）と上層配線（５）とが交差する
際に、上層配線（５）が上記段差部で局所的に薄くなり
、エレクトロマイグレーションによって断線を招き、装
置の信頼性を低下させた。

また、膜応力が大きい膜、例えばプラズマＣｖＤ法によ
るＳｉＮ膜をパッシベーション膜（６）に用いると、上
記段差部でクラックが入り易く、耐湿性が劣化した。

そこで、配線（３）と絶縁膜（２）との段差を緩和する
ため、第４図（イ）に示すように異方性エツチングによ
り形成された配線（３〉に等方性エツチングを施してい
た。しかし、この場合には配線（３）の断面積が減少す
るため、エレクトロマイグレーション耐性が悪く、装置
の信頼性を低下させた。

また、第４図（ロ）に示すように配線（３）の側面をテ
ーパー形状にする方法が特開昭５９−１０２２６号公報
に開示されている。この方法では、絶縁膜り２〉上に形
成された配線（３〉を覆うように導電膜を積層し、この
導電膜を再び異方性エツチングによって全面除去するこ
とで配線（３）の側面をテーパー形状に形成している。

（ハ）発明が解決しようとする課題 しかしながら、配線の側面をテーパー形状とする場合に
は、配線自体の幅が広くなるため、高集積化のだめの微
細加工には好ましくなく、隣接する配線どうしが短絡す
る可能性が生じた。また、１層の配線を形成するために
、導電膜を２度積層する必要があり煩雑であった。

そこで本発明は、配線の断面積を減少させることなく、
且つ線幅を必要以上に広げずに配線と絶縁膜との段差を
可能な限り緩和することを目的とする。

（ニ）課題を解決するための手段 本発明は、上述の課題を解決するためになされたもので
、半導体基板上に少なくとも２層の配線が夫々絶縁膜を
介して積層形成された多層配線構造の半導体装置に於い
て、上記各配線は、少なくともその一部が上記絶縁膜に
形成されたテーパー溝上に配設されていると共に、各配
線の側面と表〜３− 面との角部がなだらかに形成されていることを特徴とす
る。

（ホ）作用 本発明に依れば、各配線がテーパー溝上に形成され、テ
ーパー溝から露出した部分がなだらかに形成されて配線
と絶縁膜との段差が緩和されているため、各配線が局所
的に薄くなる部分がなくなると共に、絶縁膜又はパッシ
ベーション膜を形成する際のステップカバレージが改善
できる。さらに、テーパー溝に収納されている分だけ配
線の断面積は大きくなっているため、配線の幅を狭くし
た場合でも断面積を十分に大きくでき、エレクトロマイ
グレーション耐性を向上することができる。

（へ）実施例 本発明の一実施例を図面に従って説明する。

第１図は本発明に係る２層配線を有する半導体装置の配
線部分の断面図である。この図に於いて、第３図と同一
部分には同一符号を付し、説明を省略する。（１０）（
１１）は、絶縁膜（２）及び層間絶縁膜（４）の表面に
夫々形成されたテーパー溝で、その上部には下層配線（
３゛〉及び上層配線（５゛）が夫々配設されている。ま
た、下層及び上層配線（３゛）（５′）は、等方性エツ
チングにより側面と表面との角部がなだらかに形成され
ている。斯る構造に於いては、層間絶縁膜（４）、パッ
シベーション膜（６）及び各配線（３’）（５’）が局
所的に薄くなる部分がないため、配線の断線が防止でき
、きらに急峻な段差もなくなるため、ステップカバレー
ジが改善されて、各膜のクラックの発生が防止できる。

次に本発明に係る半導体装置の製造方法について説明す
る。第２図（イ）乃至（ニ）は、第１図に示す半導体装
置の製造方法の一部工程を示す断面図である。

素子が形成されたＳｉ基板（１）の表面に、素子を覆う
ようにＢＰＳＧを約６０００人積層して絶縁膜（２）を
形成した後、配線の形成される部分をレジストでパター
ニングして等方性エツチング、例えばＩＦ／ＮＨ４Ｆ混
合液によるウェットエツチングを施し、第２図（イ〉に
示すようにテーパー溝＜１０）を形成する。このテーパ
ー溝（１０）の深さは、絶縁膜り２）の膜圧の５０％以
内で且つＡ１配線（３゛）の厚さの５０％程度、即ち本
実施例に於いては３０００人程度変色ましく、エツチン
グ速度及びエツチング時間を制御することによって、そ
の深さを制御する。

次に、絶縁膜（２）上に膜圧約７０００人のＡ１膜（３
０）を形成した後に、第２図（ロ）に示すようにレジス
ト（２０）をエツチングマスクとして異方性エツチング
、例えば５ｉＣ１，／ＢＣ１，／ＣＩ、系のりアクティ
ブイオンエツチングを行って配線パターンを形成する。

続いて、レジスト（２０）を除去した後、等方性エツチ
ング、例えばＨ、ＰＯ４／　ＨＮＯ、／　ＣＩ　、Ｃ０
ＯＨ系のウェットエツチングを施して第２図（ハ）に示
すように配線（３′）の側面と表面との角部をなだらか
にして、配線（３′）と絶縁膜（２）との段差を緩和す
る。そして、第２図（ニ）に示すようにＰＳＧを約１μ
ｍ積層して眉間絶縁膜（４）を形成する。

以後、下層配線（３′）と同様にして上層配線（５゛）
を形成し、最後にＳｉＮを約１．２μｍ全面に積層して
パッシベーション膜（６）を形成する。

尚、本実施例に於いては、Ａ１の２層配線の場合につい
て説明を行ったが、配線は３層以上であっても差支えな
く、また配線はＡＩに限らず多結晶Ｓｉ等も利用するこ
とができる。

（ト）発明の効果 本発明に依れば、絶縁膜表面に形成されたテーパー溝上
に配線が形成されていると共に、配線の側面と表面との
角部がなだらかに形成されているため、配線と絶縁膜と
の段差が緩和され、配線が局所的に薄くなる部分がなく
、配線の断線を防止できると共に、ステップカバレージ
が改善されて良好な絶縁膜及びパッシベーション膜が形
成でき、装置の信頼性の向上が図れる。

さらに、配線の幅を狭くした場合でも、断面積を十分に
とることが可能なため、エレクトロマイグレーション耐
性が向上できる。

【図面の簡単な説明】

第１図及び第２図は、本発明の一実施例を示し、第１図
は装置の配線部を示す断面図、第２図（イ）乃至り二）
は製造方法の一部工程を示す断面図である。第３図は従
来の装置の断面図、第４図（イ）及び（ロ）は、段差を
緩和する従来の方法を示す断面図である。 （１）・・・Ｓｉ基板、　（２）・・・絶縁膜、　（３
）（３’）・・・下層配線、　（４）・・・層間絶縁膜
、　（５＞（５’）・・・上層配１ｍ、（６）・・・パ
ッシベーション膜、（１０）（１１）・・・テーパー溝
。

Claims (2)

【特許請求の範囲】
1. （１）半導体基板上に少なくとも２層の配線が夫々絶縁
   膜を介して積層形成された多層配線構造の半導体装置に
   於いて、上記各配線は、少なくともその一部が上記絶縁
   膜に形成されたテーパー溝上に配設されていると共に、
   各配線の側面と表面との角部がなだらかに形成されてい
   ることを特徴とする半導体装置。
2. （２）半導体基板上に少なくとも２層の配線が夫々絶縁
   膜を介して積層形成された多層配線構造の半導体装置の
   製造方法に於いて、上記絶縁膜の表面を選択的に等方性
   エッチングしてテーパー溝を形成する工程と、上記絶縁
   膜上に形成された導電膜を上記テーパー溝上にその一部
   が残るように異方性エッチングして配線を形成する工程
   と、この配線の側面と表面との角部がなだらかになるよ
   う上記配線を等方性エッチングする工程と、を有するこ
   とを特徴とする半導体装置の製造方法。