JPH01207862A - プログラム破壊検出回路 - Google Patents
プログラム破壊検出回路Info
- Publication number
- JPH01207862A JPH01207862A JP63033178A JP3317888A JPH01207862A JP H01207862 A JPH01207862 A JP H01207862A JP 63033178 A JP63033178 A JP 63033178A JP 3317888 A JP3317888 A JP 3317888A JP H01207862 A JPH01207862 A JP H01207862A
- Authority
- JP
- Japan
- Prior art keywords
- checksum
- program
- destruction
- check sum
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はプログラム整備性の向上を図った、ソフトウ
ェア保守に用いるプログラム破壊検出回路に関するもの
である。
ェア保守に用いるプログラム破壊検出回路に関するもの
である。
第２図は従来のプログラム破壊検出回路を示すブロック
図であり、図において１はプログラム部のチェックサム
を算出するチェックサム算出器、４はチェックサム算出
器１で求めたチェックサム値を表示するチェックサム表
示器である。
図であり、図において１はプログラム部のチェックサム
を算出するチェックサム算出器、４はチェックサム算出
器１で求めたチェックサム値を表示するチェックサム表
示器である。
次に動作について説明する。第３図はチェックサムを説
明するための図であり、３１はメモリアドレス、３２は
データである。メモリアドレス３１のデータ３２を第２
図のチェックサム算出器１に入力し、算術的加算値を求
める。
明するための図であり、３１はメモリアドレス、３２は
データである。メモリアドレス３１のデータ３２を第２
図のチェックサム算出器１に入力し、算術的加算値を求
める。
ここで算術加算とはＭＳＢ （そのワードの最上位ビッ
ト）を符号ビットと見なして算術的に加算することであ
る。メモリアドレス４ワード毎のチェックサムを求める
時には第３図において連続４ワードの該当データを算術
加算する。求め終わったチェックサム値３３を第２図の
チェックサム表示器４を使ってオペレータへ知らせる。
ト）を符号ビットと見なして算術的に加算することであ
る。メモリアドレス４ワード毎のチェックサムを求める
時には第３図において連続４ワードの該当データを算術
加算する。求め終わったチェックサム値３３を第２図の
チェックサム表示器４を使ってオペレータへ知らせる。
オペレータはこのチェックサム値３３を前もって算出し
であるチェックサム値と比較照合してプログラム破壊を
有無及び破壊ビットの位置を検査する。
であるチェックサム値と比較照合してプログラム破壊を
有無及び破壊ビットの位置を検査する。
従来のプログラム破壊検出回路は以上のように構成され
、そのチェックサム表示値は求めたチェツクサム値をそ
のまま表示しているため、正常／異常（−プログラム破
壊）の判定をオペレータの目視点検にて実施していた。
、そのチェックサム表示値は求めたチェツクサム値をそ
のまま表示しているため、正常／異常（−プログラム破
壊）の判定をオペレータの目視点検にて実施していた。
よって１ワード当りのビット数が４ｂｉｔ→８ｂｉｔ→
１５ｂｉｔ→３２ｂｉｔと増加すれば、目視点検による
オペレータへの負担、不確実性等によりプログラム破壊
を見逃す恐れがある等の問題点があった。
１５ｂｉｔ→３２ｂｉｔと増加すれば、目視点検による
オペレータへの負担、不確実性等によりプログラム破壊
を見逃す恐れがある等の問題点があった。
この発明は、上記のような問題点を解消するためにされ
たもので、目視点検によるオペレータへの負担及び目視
点検による不確実さを解消でき、目視点検時間を短縮化
できるプログラム破壊検出回路を提供することを目的と
する。
たもので、目視点検によるオペレータへの負担及び目視
点検による不確実さを解消でき、目視点検時間を短縮化
できるプログラム破壊検出回路を提供することを目的と
する。
この発明に係るプログラム破壊検出回路は算出したチェ
ックサム値と、記憶しているチェックサム値とを排他的
論理和方式で比較照合し、プログラム破壊の有／無およ
び破壊ピッ１へ位置をオペレータへ知らせるようにした
ものである。
ックサム値と、記憶しているチェックサム値とを排他的
論理和方式で比較照合し、プログラム破壊の有／無およ
び破壊ピッ１へ位置をオペレータへ知らせるようにした
ものである。
この発明においては、算出したチェックサム値と、記憶
しているチェックサム値とを排他的論理和方式で比較照
合する構成としたから、照合結果が零の時はプログラム
正常を、照合結果が零でない時はプログラム破壊とその
破壊ビット位置とを知ることができる。
しているチェックサム値とを排他的論理和方式で比較照
合する構成としたから、照合結果が零の時はプログラム
正常を、照合結果が零でない時はプログラム破壊とその
破壊ビット位置とを知ることができる。
以下この発明の一実施例を図について説明する。
第１図は本発明の一実施例によるプログラム破壊検出回
路を示すブロック図であり、図において、■はプログラ
ム部のチェックサム値を求めるチェックサム算出器、２
はプログラムチェックサム値を記憶しておくチェックサ
ム記憶回路、３はチェックサム算出器１で求めたチェッ
クサム値とチェックサム記憶回路２に記憶していたチェ
ックサム値とを排他的論理和方式により比較するチェッ
クサム比較回路、４はチェックサム比較回路３の比較結
果によるチェックサム値を表示するチェックサム表示器
である。
路を示すブロック図であり、図において、■はプログラ
ム部のチェックサム値を求めるチェックサム算出器、２
はプログラムチェックサム値を記憶しておくチェックサ
ム記憶回路、３はチェックサム算出器１で求めたチェッ
クサム値とチェックサム記憶回路２に記憶していたチェ
ックサム値とを排他的論理和方式により比較するチェッ
クサム比較回路、４はチェックサム比較回路３の比較結
果によるチェックサム値を表示するチェックサム表示器
である。
次に動作について説明する。第１図のチェックサム算出
器１で求めたプログラム部のチェックサム値と、チェッ
クサム記憶回路２から読み出したチェックサム値とをチ
ェックサム比較回路３へ入力する。チェックサム比較回
路３は排他的論理和による比較照合方式を採用している
。この排他的論理和の２人力と出力の関係を下表に示す
。
器１で求めたプログラム部のチェックサム値と、チェッ
クサム記憶回路２から読み出したチェックサム値とをチ
ェックサム比較回路３へ入力する。チェックサム比較回
路３は排他的論理和による比較照合方式を採用している
。この排他的論理和の２人力と出力の関係を下表に示す
。
表
表において人力１はチェックサム算出器１のチェックサ
ム値、入力２はチェックサム記憶回路２のチェックサム
値に対応する。このようにチェックサム算出器１のチェ
ックサム値とチェックサム記憶回路２のチェックサム値
とが同値であれば、チェックサム比較回路３の出力は“
０”になり、算出器１のチェックサム値と記憶回路２の
チェックサム値とが同値でなければ比較回路３の出力は
“０パ以外となる。
ム値、入力２はチェックサム記憶回路２のチェックサム
値に対応する。このようにチェックサム算出器１のチェ
ックサム値とチェックサム記憶回路２のチェックサム値
とが同値であれば、チェックサム比較回路３の出力は“
０”になり、算出器１のチェックサム値と記憶回路２の
チェックサム値とが同値でなければ比較回路３の出力は
“０パ以外となる。
そしてこのチェックサム比較回路３の出力がチェックサ
ム表示器４で表示される。この表示内容はプログラム破
壊の有無（零以外の表示があるかないか）及び異常ビッ
トの位置（零以外の表示位置）が直接表示されるもので
あり、オペレーターは目視点検で容易にプログラム破壊
の有／無および異常ビット位置を検知できる。
ム表示器４で表示される。この表示内容はプログラム破
壊の有無（零以外の表示があるかないか）及び異常ビッ
トの位置（零以外の表示位置）が直接表示されるもので
あり、オペレーターは目視点検で容易にプログラム破壊
の有／無および異常ビット位置を検知できる。
このように本実施例では、チェックサム算出器の出力と
チェックサム記憶回路の出力とをチェックサム比較回路
で排他的論理和方式で比較照合した結果をチェックサム
表示器に表示する構成とし、オペレーターがプログラム
破壊の有無とプログラム破壊のビット位置を容易に目視
点検できるようにしたから、オペレータの負担及び目視
点検による検出の不確実さを解消でき、目視点検時間を
大幅に短縮化できる効果がある。
チェックサム記憶回路の出力とをチェックサム比較回路
で排他的論理和方式で比較照合した結果をチェックサム
表示器に表示する構成とし、オペレーターがプログラム
破壊の有無とプログラム破壊のビット位置を容易に目視
点検できるようにしたから、オペレータの負担及び目視
点検による検出の不確実さを解消でき、目視点検時間を
大幅に短縮化できる効果がある。
以上のように、この発明によれば、算出したチェックサ
ム値と記憶しているチェックサム値とを排他的論理和方
式で比較照合するようにしたので、プログラム破壊の早
期発見、検出の確実性の向上。
ム値と記憶しているチェックサム値とを排他的論理和方
式で比較照合するようにしたので、プログラム破壊の早
期発見、検出の確実性の向上。
破壊ビット位置の検出を可能にし、プログラムの整備性
向上のうえで大きな効果がある。
向上のうえで大きな効果がある。
第１図はこの発明の一実施例によるプログラム破壊検出
回路を示すフロック図、第２図は従来のプログラム破壊
検出回路を示すブロック図、第３図はチェックサムを説
明するための図である。 １はチェックサム算出器、２はチェックサム記憶回路、
３はチェックサム比較回路、４はチェックサム表示器、
３１はメモリアドレス、３２はメモリデータ、３３はチ
ェックサム値。 なお図中同一符号は同−又は相当部分を示す。
回路を示すフロック図、第２図は従来のプログラム破壊
検出回路を示すブロック図、第３図はチェックサムを説
明するための図である。 １はチェックサム算出器、２はチェックサム記憶回路、
３はチェックサム比較回路、４はチェックサム表示器、
３１はメモリアドレス、３２はメモリデータ、３３はチ
ェックサム値。 なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）プログラムのチェックサム値を算出するチェック
サム算出回路と、 プログラムのチェックサム値を記憶するチェックサム記
憶回路と、 上記両チェックサムを排他的論理和方式で照合するチェ
ックサム比較回路とを備えたことを特徴とするプログラ
ム破壊検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63033178A JPH01207862A (ja) | 1988-02-16 | 1988-02-16 | プログラム破壊検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63033178A JPH01207862A (ja) | 1988-02-16 | 1988-02-16 | プログラム破壊検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01207862A true JPH01207862A (ja) | 1989-08-21 |
Family
ID=12379261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63033178A Pending JPH01207862A (ja) | 1988-02-16 | 1988-02-16 | プログラム破壊検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01207862A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006242569A (ja) * | 2005-02-28 | 2006-09-14 | Advantest Corp | 試験装置、及び試験方法 |
-
1988
- 1988-02-16 JP JP63033178A patent/JPH01207862A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006242569A (ja) * | 2005-02-28 | 2006-09-14 | Advantest Corp | 試験装置、及び試験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4698785A (en) | Method and apparatus for detecting control system data processing errors | |
| US4550278A (en) | Control device | |
| JPH0314033A (ja) | マイクロプロセッサ比較チェック機能の検査方式 | |
| JP2606862B2 (ja) | 単−エラー検出・訂正方式 | |
| JPH01207862A (ja) | プログラム破壊検出回路 | |
| JP3124278B2 (ja) | プログラムメモリのメモリセル内容の検査方法 | |
| JP3342039B2 (ja) | ファイルを管理する処理装置 | |
| CN114061535B (zh) | 一种基于mems的地铁隧道自动化变形监测方法和装置 | |
| KR890000354B1 (ko) | 제어장치의 고장정보 기록장치 | |
| JPH01171031A (ja) | 故障検出回路 | |
| JPH10269093A (ja) | データ伝送エラーの検出のための方法及び装置 | |
| JPS6131902B2 (ja) | ||
| JP3735782B2 (ja) | 座標入力装置の検査方法 | |
| JPS63170739A (ja) | 分岐予測試験方式 | |
| JPS60262249A (ja) | マイクロプロセツサ応用装置 | |
| JPH03113542A (ja) | エラー検出方式 | |
| JPH01189735A (ja) | マイクロプログラムの診断方式 | |
| JPS58161565A (ja) | プログラムチエツク機能を持つたフアクシミリ装置 | |
| JPH04307632A (ja) | データラインモニタ | |
| JPS62274355A (ja) | メモリエラ−処理方式 | |
| JPS63193235A (ja) | 条件コ−ド検査方法 | |
| JPH01162094A (ja) | ボタン電話装置 | |
| JPS62241034A (ja) | マイクロプログラム制御装置 | |
| JPH02196376A (ja) | Ｅｗｓ回路図エディタ | |
| JPS61155871A (ja) | 自己診断装置 |