JPH01209791A - 複合回路基板の製造方法 - Google Patents

複合回路基板の製造方法

Info

Publication number
JPH01209791A
JPH01209791A JP63035545A JP3554588A JPH01209791A JP H01209791 A JPH01209791 A JP H01209791A JP 63035545 A JP63035545 A JP 63035545A JP 3554588 A JP3554588 A JP 3554588A JP H01209791 A JPH01209791 A JP H01209791A
Authority
JP
Japan
Prior art keywords
pattern
resin
plate
electronic components
resin package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63035545A
Other languages
English (en)
Other versions
JP2640957B2 (ja
Inventor
Yoshiaki Takatsuji
高辻 吉明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niles Parts Co Ltd
Original Assignee
Niles Parts Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niles Parts Co Ltd filed Critical Niles Parts Co Ltd
Priority to JP63035545A priority Critical patent/JP2640957B2/ja
Publication of JPH01209791A publication Critical patent/JPH01209791A/ja
Application granted granted Critical
Publication of JP2640957B2 publication Critical patent/JP2640957B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電子部品を埋設した樹脂パッケージの表面
に摺動抵抗等の摺動パターンを平滑形成した複合回路基
板及びその製造方法に関する。
〔従来の技術〕
近年、装置の小型化及び高密度化に伴ない、異種の各種
部品を組合わせたいわゆる複合回路基板が各種開発され
ている。
例えば、第16図には各種電子部品aを載置した回路基
板blこカプラnを介してハーネスCを用いてポテンシ
ョメータdを接続した装置が図示されているが、この種
の装置では回路基板すとポテンショメータdとを一体化
する場合、例えば、実公昭62−44555号公報に開
示されたような技術を使用することが考えられる。
第17図〜第19図は、前記従来の技術に開示された一
部を抜粋した図面であり、θは収納体、fは回路素子、
gは接続端子、hは回路配線板、1は回路素子fを収納
するキャビティ、jは回路配線板りを収納体lに加締め
及び位、置決め丈る位置決め爪である。そしてポテンシ
ョメータdを一体化する場合、収納体θの平担な下面に
若しくは回路配線板りの平担な上面tに摺動パターンを
形成し得る。
〔発明が解決しようとする問題点〕
しかしながら、前記した従来の技術を用いて回路基板す
とポテンショメータdとを一体化しようとした場合次に
列挙する多くの問題点を生じる可能性を有していた。
(1)摺動パターンを収納体e若しくは回路配線板りに
印刷形成する場合、摺動パターンが印刷の厚さ分だけ突
出してしまうため摺動パターン面を刷子が摺動する際に
円滑な摺動作用が行えない。又、摺動耐久性能も低く、
摺動パターンが剥離する危険が有る。
(2)  収納体θにキャビティ1を設けて回路素子f
を収納するためには、キャビティ1の形状及び寸法管理
を行なう必要がある。又、回路が設計変更される毎にキ
ャビティ1形状を変更する必要があり、そのため各種回
路専用の収納体θを設定幅ツ1!?3(あろ・ (な旬
5ス昂−11を肩tだい。
(3)回路配線板りを収納体eに加締めるための余計な
工程を要する。
(4)回路配線板りと収納体θとの合わせ部mから内部
に湿気が浸入し易く、機密性が充分でない。
〔問題点を解決するための手段〕
この発明は、前記した多くの問題点に鑑みたものであり
、樹脂パッケージ内に電子部品を埋設し、その表面に摺
動パターンを一体化した汎用性のある複合回路基板を得
ることを第1の目的とし、樹脂パッケージの表面に凹凸
なく摺動パターンを平滑形成された複合回路基板を得る
ことを第2の目的とし、樹脂パッケージ内に於いて電子
部品と摺動パターンとが電気接続された複合回路基板を
得ることを第3の目的とし、更に前記した複合回路基板
を製造する製造方法を得ることを第4の目的としたもの
である。
そして、この発明は前記した目的を達成するための手段
として、樹脂パッケージの表面に摺動パターンを凹凸な
く平滑形成し、その内部に電子部品を埋設すると共に該
電子部品と前記摺動パターンとを電気接続した複合回路
基板を提供し、又、鏡面板上に摺動パターンを印刷形成
し電子部品を接続する第1工程と、前記鏡面板の電子部
品の接続側を樹脂封止する第2工程と前記封止された電
子部品及び摺動パターンと共に封止樹脂を鏡面板から剥
離する第3工程とからなる複合回路基板の製造方法を提
供する。
〔作  用〕
前記した手段からなる複合回路基板は、例えば摺動パタ
ーンに対して刷子が摺接され、該刷子が操作子を介して
手動若しくは自動車のスロットルバルブ等の機械体によ
って摺動される時、前記摺動パターンに対する刷子の摺
動位置に応じて電子部品が作用し、外部装置に所定の電
気信号を出力する。
〔第1実施例〕 第1図ないし第6図は、この発明の第1実施例を示す図
面であり、先ず第1図及び第2図に基づき当該第1実施
例の構成を説明する。
図面に於いて、1は樹脂パッケージであり、例えばエポ
キシ樹脂から成る。該樹脂パッケージ1の表面1aには
、摺動パターン2及び回路パターン3が前記表面1aと
同一平面上に平滑形成されており、前記回路パターン乙
の下部の樹脂パッケージ1内には電子部品4が埋設され
回路パターン3を介して前記摺動パターン2に電気接続
されている。又、樹脂パッケージ1の側面1bから端子
5が突出されており、該端子5は樹脂パッケージ1の内
部で前記回路パターン乙に電気接続されている。
次に、第3図ないし第6図に基づき当該第1実施例の製
造方法を説明する。
m  第1工程二当該第1工程では第3図に示すごとく
鏡浦板6上に摺動パターン2及び回路パターン6を印刷
し焼成した後第4図に示すごとく電子部品4及び端子5
を所定の位置に配置し半田付けを行なう。
(2)第2工程二当該第2工程では第5図に示すごとく
鏡面板6の電子部品4の接続側をトランスファモールド
金型(図示せず)等によって端子5を残して樹脂封止し
樹脂パッケージ1を形成する。
(3)第3工程:当該第3工程では第6図に示すととく
摺動パターン2及び電子部品4等を封止した樹脂パッケ
ージ1を鏡面板6から剥離する。この鏡面板乙の剥離方
法は次に示すごとき方法のいづれか1つ、若しくは組合
わせが使用される。
先ず第1の方法は、離形剤を用いた剥離方法であり、前
記第1工程に於いて摺動パターン2及び回路パターン3
の印刷に先んじて鏡面板乙に雛形剤を塗布しておく方法
である。
この離形剤の作用によって僅かな力で樹脂パッケージ1
を鏡面板6から剥離し得る。又、第2の方法は、樹脂パ
ッケージ1と鏡面板6との熱膨張率の相違を利用した剥
離方法であり、前記第2工程に於いて樹脂成形を終了直
後のまだ熱い状態の樹脂パッケージ1及び鏡面板6を低
温液槽に浸漬し、急冷する方法である。この急冷によっ
て樹脂パッケージ1と鏡面板6のと接合面に応力が発生
し、両者は剥離される。
〔第2実施例〕 第7図ないし第12図は、この発明の第2実施例を示す
図面であり、先ず第7図及び第8図に基づき当該第2実
施例の構成を説明する。当該第2実施例と前記した第1
実施例との相違点は主として電子部品4の接続構造にあ
る。
すなわち、第2実施例では第7図に示すごとく電子部品
4は基板7に載置されており、前記第1実施例では該基
板7に相尚した構成は有していない。
該基板7には、回路パターン71が形成され前記電子部
品4が半田付けされると共に、外部装置に接続する端子
5−1、摺動パターン2−1に接続するリード8及び基
板7を前記リード8との共働によって所定の位置に支持
するダミーリード9とが半田付けされている。そして、
該基板7は樹脂パッケージ1−1内に埋設されると共に
:その表面1a−1には摺動パターン2−1が平滑形成
されている。第7図及び第8図では、樹脂パッケージ1
−1に対して更に刷子10、押圧部材11、操作子12
、軸受13、止め輪14及びカバー15が組み付けられ
、−体化ポテンショメータ16として完成されたものを
図示している。
尚、カバー15は加締片15aによって樹脂パッケージ
1−1に結合されている。そして、操作子12の回動に
よって刷子10が摺動パターン2−1上を摺動し、操作
子12の回転角度に応じた信号が電子部品4に与えられ
る。更に電子部品4は摺動パターン2−1からの入力信
号を電気的処理し、端子5−1を介して外部装置にパル
ス信号等の電気信号として出力し得る。
次に、第9図ないし第12図に基づき当該第2実施例の
製造方法を説明する。
it)  第1工程:当該第1工程では第9図に示すご
とく鏡面板6−1上に摺動パターン2−1を印刷し焼成
した後第1a図に示すごとく電子部品4、端子5−1、
IJ−ド8及びダミーリード9を固着した基板7を所定
の位置に配置し半田付けを行なう。
尚、当該工程では端子5−1はリードフレーム状に形成
されており、後段の第3工程終了後に於いて切断される
(2)第2工程、第3工程二当該第2.3工程は第11
図及び第12図によって示されるが、前記した第1実施
例と同様の工程であり、説明を省略する。
〔他の実施例〕
第13図ないし第15図は、この発明の他の実施例を示
した図面であり、第1′5図に示す実施例では回路パタ
ーン3−2間を橋絡する絶縁層17で支持されたクロス
オーバ18を有しており、第14図に示す実施例では樹
脂パッケージ1−6の表裏面に回路パターン3−3及び
電子部品4を装着しており、第15図に示す実施例では
回路パターン6−4の表裏面に電子部品4を装着した例
を示している。当該能の実施例を前記した第1実施例及
び第2実施例と適宜組合わせることによって高密度実装
が可能と成る。
尚、この発明は前述した実施例に限定されるものではな
く、例えば摺動パターンを低抗体で形成しても良く、又
低抵抗体をモザイク状に形成してロータリー接点を構成
してもよい。
〔発明の効果〕
この発明は、前述のとおり構成されているので恣に列挙
する効果を奏する。
先ず、請求項1の複合回路基板においては、摺動パター
ンが電子部品を埋設した樹脂パッケージの表面に平滑形
成されているので、摺動パターンと電子部品とが一体化
でき、電子部品を湿気から保護することができ、回路の
設計変更等に対して樹脂パッケージの変更をする必要は
なく汎用性を有する。又、摺動パターン面を刷子等が円
滑に摺動でき、耐久性に優れると共に摺動パターンの剥
離の危険性もない。
更に、電子部品と摺動パターンとは樹脂パッケージ内に
於いて電気接続されるので従来のような接続ハーネスは
必要なく、部品数の削減と共に接続ハーネスによる誘導
ノイズが減少する等の効果が有る。
又、請求項2の複合回路基板の製造方法においては、表
面に摺動パターンを平滑形成し内部に電子部品を埋設し
た樹脂パッケージを簡単な工程によって効率良く形成で
きるという効果がある。
【図面の簡単な説明】
第1図はこの発明の第1実施例の平面図、第2図は第1
図に示すものの矢視A−A断面図である。第5図ないし
第6図は前記第1実施例の製造工程を示す図面であり、
第3図及び第4図は第1工程を示す斜視図、第5図は第
2工程を示す斜視図、第6図は第3工程を示す斜視図で
ある。第7図はこの発明の第2笑施例の断面図第8図は
第2実施例の斜視図である。 第9図ないし第12図は前記第1実施例の製造工程を示
す図面であり、第9図及び第10図は第1工程を示す斜
視図、第11図は第2工程を示す斜視図、第12図は第
3工程を示す斜視図である。第13図ないし第15図は
、この発明の他の実施例を示す図面であり、第13図は
クロスオーバを有した実施例の断面図、第14図は樹脂
パッケージの表裏面に電子部品を装着した実施例の断面
図、第15図は回路パターンの表裏面に電子部品を装着
した実施例の断面図である。 第16図は、従来の技術を示した分解斜視図である。 第17図ないし第19図は、従来の技術の組立工程を示
す断面図である。 1 、 1−1.1−2.1−3.1−4・曲・樹脂パ
ッケージ、2.2−1・・・・・・摺動パターン、3.
3−1.3−2.3−3.3−4・・・−・・回路パタ
ーン、4・・曲電子部品y5,5−1・・・・・端子、
6..6−1・四・鏡面板。 7・・・・・・基板、8・・・・・・リード、9・凹・
ダミーリード。 10・・・・・・刷子、11・・曲伸圧部材、12・・
・・・・操作子。 16・・・・・・軸受、14・・四止め輪、15・・・
・・・カバー。 掌12 $z2 求72 茗g2 ≠38 芸外2 萎4Z 萎〆2 萎デΣ 、@ 77 fE 芥101EI 茗t、?EI −〇 、メl61B 、に788 g1’?EI

Claims (1)

  1. 【特許請求の範囲】 1)樹脂パッケージと、該樹脂パッケージの表面に平滑
    形成された摺動パターンと、前記樹脂パッケージ内に埋
    設されると共に摺動パターンに電気接続された電子部品
    とで構成されたことを特徴とする複合回路基板。 2)鏡面板上に摺動パターンを印刷形成し電子部品を接
    続する第1工程と、前記鏡面板の電子部品の接続側を樹
    脂封止する第2工程と、前記封止された電子部品及び摺
    動パターンと共に封止樹脂を鏡面板から剥離する第3工
    程とからなることを特徴とする複合回路基板の製造方法
JP63035545A 1988-02-18 1988-02-18 複合回路基板の製造方法 Expired - Lifetime JP2640957B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63035545A JP2640957B2 (ja) 1988-02-18 1988-02-18 複合回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63035545A JP2640957B2 (ja) 1988-02-18 1988-02-18 複合回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH01209791A true JPH01209791A (ja) 1989-08-23
JP2640957B2 JP2640957B2 (ja) 1997-08-13

Family

ID=12444699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63035545A Expired - Lifetime JP2640957B2 (ja) 1988-02-18 1988-02-18 複合回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2640957B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013045899A (ja) * 2011-08-24 2013-03-04 Dainippon Printing Co Ltd 素子内蔵配線基板、及びその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622592A (ja) * 1985-06-28 1987-01-08 株式会社東芝 平滑型回路モジユ−ルの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622592A (ja) * 1985-06-28 1987-01-08 株式会社東芝 平滑型回路モジユ−ルの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013045899A (ja) * 2011-08-24 2013-03-04 Dainippon Printing Co Ltd 素子内蔵配線基板、及びその製造方法

Also Published As

Publication number Publication date
JP2640957B2 (ja) 1997-08-13

Similar Documents

Publication Publication Date Title
US4331831A (en) Package for semiconductor integrated circuits
JPH0447977B2 (ja)
KR19990006293A (ko) 플립칩과 볼 그리드 어레이 (bga)를 상호 접속시키는 방법
US4811482A (en) Method for producing molded circuit boards
JPH01209791A (ja) 複合回路基板の製造方法
JP2829567B2 (ja) チップマウント型led
JPS62118555A (ja) 集積回路パツケ−ジ
JPH01143389A (ja) ハイブリッド集積回路装置
JPH0526741Y2 (ja)
JP2684446B2 (ja) プリント回路基板の射出成形方法および装置
JPH03160751A (ja) 半導体装置
JPH05211280A (ja) 混成集積回路装置
JP3587329B2 (ja) プリント配線板、回路基板及び実装方法
JPS63258048A (ja) 半導体装置
JP2605157B2 (ja) モールドパッケージ型厚膜ハイブリッドic
JP3936060B2 (ja) グリッドアレイの製造方法
JPS6240749A (ja) ピングリツドアレイ
JPH0528917B2 (ja)
JP2917556B2 (ja) 絶縁物封止型電子部品の製造方法
JP2555566Y2 (ja) 複合半導体装置
JPS58182435U (ja) 半導体素子の外付け端子構造
JPS5924542B2 (ja) 半導体装置用基板の製造方法
JPH04124843A (ja) 半導体回路装置
JPH0573958U (ja) 電子部品装置
JPH04124865A (ja) 半導体パッケージ