JPH01217907A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01217907A JPH01217907A JP4346788A JP4346788A JPH01217907A JP H01217907 A JPH01217907 A JP H01217907A JP 4346788 A JP4346788 A JP 4346788A JP 4346788 A JP4346788 A JP 4346788A JP H01217907 A JPH01217907 A JP H01217907A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- layer
- conductive material
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的コ
（産業上の利用分野）
本発明は、コンタクト形成技術を改善した半導体装置の
製造方法に関するもので、特に多結晶シリコンと半導体
基板の配線コンタクトを取る場合に使用されるものであ
る。
製造方法に関するもので、特に多結晶シリコンと半導体
基板の配線コンタクトを取る場合に使用されるものであ
る。
（従来の技術）
従来の多結晶シリコンと半導体基板との配線コンタクト
を形成する方法は、第２図に示す様な方法が一般的であ
った。ここでは半導体基体上に形成されたＮ型半導体領
域とＮ型多結晶シリコンを接続する場合について次に説
明づる。
を形成する方法は、第２図に示す様な方法が一般的であ
った。ここでは半導体基体上に形成されたＮ型半導体領
域とＮ型多結晶シリコンを接続する場合について次に説
明づる。
第２図（ａ ）の様に、Ｐ型半導体基体１上にＮ型半導
体領１ｍ２をイオン注入法で選択的に形成する。次に、
ＣＶＤ法でＳｆ０２ｍ３を全面に堆積する。次に写真蝕
刻法でｃｖｏ−ｓｉ○２膜に開口パターン４を形成する
。次に同図（ｂ）に示す様に多結晶シリコン５を約４０
００入金面に堆積し、次に１０００℃、ＰＯＣｌ２−３
雰囲気中で、３０分程度熱処理する。その結果Ｎ型多結
晶シリコン５とＮ型半導体領域２が接続できる。その後
同図（Ｃ）に示す様に多結晶シリコンをバターニングし
て配線パターン５′を形成する。
体領１ｍ２をイオン注入法で選択的に形成する。次に、
ＣＶＤ法でＳｆ０２ｍ３を全面に堆積する。次に写真蝕
刻法でｃｖｏ−ｓｉ○２膜に開口パターン４を形成する
。次に同図（ｂ）に示す様に多結晶シリコン５を約４０
００入金面に堆積し、次に１０００℃、ＰＯＣｌ２−３
雰囲気中で、３０分程度熱処理する。その結果Ｎ型多結
晶シリコン５とＮ型半導体領域２が接続できる。その後
同図（Ｃ）に示す様に多結晶シリコンをバターニングし
て配線パターン５′を形成する。
（発明が解決しようとする課題）
従来法では、第２図（ｂ ）の如くリン拡散法で厚い多
結晶シリコン５とＮ型半導体領域２間のオーミックコン
タクトをとるため、ＰＯＣｆ３雰囲気中、高温で長時間
の熱処理がどうしても必要となる。一定時間の拡散後の
コンタクト抵抗の熱処理温度依存性（条件： ＰＯＣＪ
１３雰囲気、３０分拡散）を第３図に示す。しかして長
時間、高温での熱処理後には、ＰＯＣｆ：＋により形成
された半導体基体中のリン原子によるＮ型の不純物領域
の拡散深さが深くなり（これを符号２′で示す）、ごく
近傍に他の素子があった場合には、悪い影響を与える。
結晶シリコン５とＮ型半導体領域２間のオーミックコン
タクトをとるため、ＰＯＣｆ３雰囲気中、高温で長時間
の熱処理がどうしても必要となる。一定時間の拡散後の
コンタクト抵抗の熱処理温度依存性（条件： ＰＯＣＪ
１３雰囲気、３０分拡散）を第３図に示す。しかして長
時間、高温での熱処理後には、ＰＯＣｆ：＋により形成
された半導体基体中のリン原子によるＮ型の不純物領域
の拡散深さが深くなり（これを符号２′で示す）、ごく
近傍に他の素子があった場合には、悪い影響を与える。
つまり、多結晶シリコン配線５′が、ＭＯＳトランジス
タの拡散層２の配線とり出し部とした場合には、第４図
に示す様に、ＰＯ（、Ｊｌｉ拡散時の不純物の横方向距
離がチャネル長を小さくする様に作用し、ＭＯＳ トラ
ンジスタの閾値のショートチャネル効果などの悪影響を
引きおこすため、ドレインコンタクト部とゲート電極間
隔を充分離す必要があった。第４図において２″はＮ型
ソースまたはドレイン領域、６はゲートである。
タの拡散層２の配線とり出し部とした場合には、第４図
に示す様に、ＰＯ（、Ｊｌｉ拡散時の不純物の横方向距
離がチャネル長を小さくする様に作用し、ＭＯＳ トラ
ンジスタの閾値のショートチャネル効果などの悪影響を
引きおこすため、ドレインコンタクト部とゲート電極間
隔を充分離す必要があった。第４図において２″はＮ型
ソースまたはドレイン領域、６はゲートである。
また多結晶シリコン使用のキャパシタの如く、表面積大
の多結晶シリコンと半導体基体を接続したい場合がある
。この場合多結晶シリコン５−の表面積大とするには、
多結晶シリコン５−の平面占有面積を大とすればよいが
、すると高集積化に難がある。そのため多結晶シリコン
５′の厚さを大とすれば、平面が小面積で表面積が大の
多結晶シリコンが得られるが、すると多結晶シリコン５
とＮ型層２との界面の自然酸化Ｉ！（これは低抵抗コン
タクトに障害となる）を破壊するのに高温長時間熱処理
又は、大きなイオン加速電圧による自然酸化膜破壊技術
が必要となる。
の多結晶シリコンと半導体基体を接続したい場合がある
。この場合多結晶シリコン５−の表面積大とするには、
多結晶シリコン５−の平面占有面積を大とすればよいが
、すると高集積化に難がある。そのため多結晶シリコン
５′の厚さを大とすれば、平面が小面積で表面積が大の
多結晶シリコンが得られるが、すると多結晶シリコン５
とＮ型層２との界面の自然酸化Ｉ！（これは低抵抗コン
タクトに障害となる）を破壊するのに高温長時間熱処理
又は、大きなイオン加速電圧による自然酸化膜破壊技術
が必要となる。
本発明は上記問題に鑑みなされたもので、不純物の拡散
深さを深くすることなしに多結晶シリコン等の被膜と半
導体基体等との間に良好なコンタクトをとる方法を提供
するものである。
深さを深くすることなしに多結晶シリコン等の被膜と半
導体基体等との間に良好なコンタクトをとる方法を提供
するものである。
［発明の構成］
（課題を解決するための手段と作用〉
本発明は、第１導電物質上に絶縁膜を形成する工程と、
前記第１導電物質上の絶縁膜に開口パターンを形成する
工程と、前記開口パターン及び該開口パターン以外の部
分に第１の被膜を堆積する工程と、前記第１の被膜と第
１導電物質の界面付近にイオン注入法で第１導電型のイ
オンを注入する工程と、前記第１の被膜上に第２の被膜
を堆積する工程と、第１導電型不純物を含む雰囲気中で
熱処理することにより前記第１の被膜、第２の被膜及び
第１導電物質に第１導電型不純物を導入する工程とを具
備したことを特徴とする半導体装置の製造方法である。
前記第１導電物質上の絶縁膜に開口パターンを形成する
工程と、前記開口パターン及び該開口パターン以外の部
分に第１の被膜を堆積する工程と、前記第１の被膜と第
１導電物質の界面付近にイオン注入法で第１導電型のイ
オンを注入する工程と、前記第１の被膜上に第２の被膜
を堆積する工程と、第１導電型不純物を含む雰囲気中で
熱処理することにより前記第１の被膜、第２の被膜及び
第１導電物質に第１導電型不純物を導入する工程とを具
備したことを特徴とする半導体装置の製造方法である。
即ち本発明は、コンタクト用配線被膜を２層化して、界
面自然酸化膜の破壊の容易化と、膜厚の厚い良導電配線
を低温、短時間の熱処理で得られるようにして、拡散層
の接合深さを浅く保持できるようにする。また上記２層
化により、１層目被膜でイオン注入することにより、イ
オン加速電圧を小で済むようにしている。
面自然酸化膜の破壊の容易化と、膜厚の厚い良導電配線
を低温、短時間の熱処理で得られるようにして、拡散層
の接合深さを浅く保持できるようにする。また上記２層
化により、１層目被膜でイオン注入することにより、イ
オン加速電圧を小で済むようにしている。
（実施例）
以下図面を参照して本発明の詳細な説明する。第１図（
ａ ）に示す様にＰ型半導体基体１１上に、イオン注入
法によりＮ型拡散層１２を選択的に形成する。その後全
面にＣＶＤ法により５１０２膜１３を約３０００人堆積
する。その後写真蝕刻法によりＮ型拡散層１２上にＳｉ
Ｏ２膜１３膜間３バターン１４を形成する。次に第１図
（ｂ ）のように、全面に第１の多結晶シリコン１５を
約１０００人堆積する。その後これにリンイオンを加速
電圧７０ＫｅＶ、ドーズ１２Ｘ１０１６（：ＩＩ−”程
度でイオン注入する。この結果、リンイオンが界面の自
然酸化を破壊しかつ多結晶シリコン１５の導電性を高め
良好な第１の多結晶シリコン１５と基板のコンタクトを
とることができる。次に第１図（Ｃ）のように写真蝕刻
法による選択的エツングで少なくてもコンタクト穴の一
部を含む様な、第１の多結晶シリコンのパターン１５を
形成する。
ａ ）に示す様にＰ型半導体基体１１上に、イオン注入
法によりＮ型拡散層１２を選択的に形成する。その後全
面にＣＶＤ法により５１０２膜１３を約３０００人堆積
する。その後写真蝕刻法によりＮ型拡散層１２上にＳｉ
Ｏ２膜１３膜間３バターン１４を形成する。次に第１図
（ｂ ）のように、全面に第１の多結晶シリコン１５を
約１０００人堆積する。その後これにリンイオンを加速
電圧７０ＫｅＶ、ドーズ１２Ｘ１０１６（：ＩＩ−”程
度でイオン注入する。この結果、リンイオンが界面の自
然酸化を破壊しかつ多結晶シリコン１５の導電性を高め
良好な第１の多結晶シリコン１５と基板のコンタクトを
とることができる。次に第１図（Ｃ）のように写真蝕刻
法による選択的エツングで少なくてもコンタクト穴の一
部を含む様な、第１の多結晶シリコンのパターン１５を
形成する。
次に第１図（ｄ ）のように全面に第２の多結晶シリコ
ン１４を３０００人堆積する。その後リン（ＰＯ（、Ｊ
Ｌ３）雰囲気中で３０分熱処理し、第１゜第２の多結晶
シリコンの導電性を上げる。この結果第２の多結晶シリ
コン１６を通してリンが第１の多結晶シリコン１５へ拡
散され、さらにその−部は、半導体基体中にまで拡散さ
れる（これを符号１２′で示す）。このリン拡散の闇に
多結晶シリコン１５．１６間の自然酸化膜による障壁は
容易に破壊され、第１図（ｅ）の如き良好な配線のコン
タクトが形成できる。
ン１４を３０００人堆積する。その後リン（ＰＯ（、Ｊ
Ｌ３）雰囲気中で３０分熱処理し、第１゜第２の多結晶
シリコンの導電性を上げる。この結果第２の多結晶シリ
コン１６を通してリンが第１の多結晶シリコン１５へ拡
散され、さらにその−部は、半導体基体中にまで拡散さ
れる（これを符号１２′で示す）。このリン拡散の闇に
多結晶シリコン１５．１６間の自然酸化膜による障壁は
容易に破壊され、第１図（ｅ）の如き良好な配線のコン
タクトが形成できる。
本実施例においては、第１図（ｄ ）に示された様に第
１多結晶シリコンの端面１５＝、１５”もコンタクト面
積の増大につながる（第１の多結晶シリコン１５の膜厚
弁だけ配線高さがプラスされるから）。第３図から同じ
条件でリン拡散してもコンタクト面積（１５，１６間）
が大きければ大きいほどコンタクト抵抗を下げられるこ
とがわかる。本実施例の場合を考える。ＣＶＤ−８ｔ
０２膜１３の開口パターンの大きさが１．０μ履角、そ
して第１の多結晶シリコン１５が１．０μｍ角のコンタ
クトより０．５μｍ大きい正方形パターンの場合を考え
る。当然のことながら第１多結晶シリコンの半導体基体
と接触する面は、１．０μｌｚであるが、第２多結晶シ
リコンと第１多結晶シリコンの平面で接触する部分の面
積は、４．１９μｌ１１２、側面積は、０．８μＩＢ２
の計５．０μｆｌ！２となり、大幅に接触面積を増やす
ことができる。つまり第１の多結晶シリコンと第２の多
結晶シリコン間のコンタクト面積の増大によりフンタク
ト抵抗を大幅に減少することができる。
１多結晶シリコンの端面１５＝、１５”もコンタクト面
積の増大につながる（第１の多結晶シリコン１５の膜厚
弁だけ配線高さがプラスされるから）。第３図から同じ
条件でリン拡散してもコンタクト面積（１５，１６間）
が大きければ大きいほどコンタクト抵抗を下げられるこ
とがわかる。本実施例の場合を考える。ＣＶＤ−８ｔ
０２膜１３の開口パターンの大きさが１．０μ履角、そ
して第１の多結晶シリコン１５が１．０μｍ角のコンタ
クトより０．５μｍ大きい正方形パターンの場合を考え
る。当然のことながら第１多結晶シリコンの半導体基体
と接触する面は、１．０μｌｚであるが、第２多結晶シ
リコンと第１多結晶シリコンの平面で接触する部分の面
積は、４．１９μｌ１１２、側面積は、０．８μＩＢ２
の計５．０μｆｌ！２となり、大幅に接触面積を増やす
ことができる。つまり第１の多結晶シリコンと第２の多
結晶シリコン間のコンタクト面積の増大によりフンタク
ト抵抗を大幅に減少することができる。
また大きなコンタクトの場合には平面積が充分大きいの
で第１の多結晶シリコン１５をバターニングしなくても
小さなコンタクト抵抗を得ることができるので、無理に
第１の多結晶シリコン１５をバターニングする必要はな
い。つまり第１の多結晶シリコンをバターニングしない
で、第２の多結晶シリコン１６を堆積し、リン拡散して
も小さなコンタクト抵抗で拡散深さｘｊも浅くできる。
で第１の多結晶シリコン１５をバターニングしなくても
小さなコンタクト抵抗を得ることができるので、無理に
第１の多結晶シリコン１５をバターニングする必要はな
い。つまり第１の多結晶シリコンをバターニングしない
で、第２の多結晶シリコン１６を堆積し、リン拡散して
も小さなコンタクト抵抗で拡散深さｘｊも浅くできる。
本実施例においては、第１の多結晶シリコンの膜厚を１
０００人としているが、これはイオン注入法で良好なコ
ンタクト特性を得るために、膜厚程度の飛程を持つ加速
電圧でイオンを注入する必要があることからきている。
０００人としているが、これはイオン注入法で良好なコ
ンタクト特性を得るために、膜厚程度の飛程を持つ加速
電圧でイオンを注入する必要があることからきている。
第１の多結晶シリコンの膜厚をさらに増加させるとさら
に高加速でイオンを注入する必要があり、量産のための
機械は非常に高価なものとなってしまう。従って１００
０人程度０多桔晶シリコンがＬＳＩを量産するために望
ましい。
に高加速でイオンを注入する必要があり、量産のための
機械は非常に高価なものとなってしまう。従って１００
０人程度０多桔晶シリコンがＬＳＩを量産するために望
ましい。
さらに将来コンタクトサイズが小さくなった場合には、
第１の多結晶シリコンの膜厚は最小コンタクト径の１／
２より小さくすることが望ましい。
第１の多結晶シリコンの膜厚は最小コンタクト径の１／
２より小さくすることが望ましい。
１０００人の膜厚は０．５μｍ径以下のデバイスにも適
用でき望ましい。もし上記１／２より厚くすると、コン
タクト穴が多結晶シリコンでうまつてしまい、より高加
速で第１の多結晶シリコンと半導体基体との間にイオン
注入する必要があり、量産の点で望ましくない。
用でき望ましい。もし上記１／２より厚くすると、コン
タクト穴が多結晶シリコンでうまつてしまい、より高加
速で第１の多結晶シリコンと半導体基体との間にイオン
注入する必要があり、量産の点で望ましくない。
上記実施例によれば次のような利点が得られる。
即ち従来法では、厚い多結晶シリコンと半導体基体を良
好なコンタクト特性を持って接続するためには、高温の
長時間のＰＯＣｌ２．ａ雰囲気中で熱処理が必要であっ
た。しかし従来法では、リンによる拡散深さが非常に深
くなり、コンタクト穴近傍に、他の素子例えばＭ ＯＳ
）−ランジスタなどを配置する際に、制限があった。
好なコンタクト特性を持って接続するためには、高温の
長時間のＰＯＣｌ２．ａ雰囲気中で熱処理が必要であっ
た。しかし従来法では、リンによる拡散深さが非常に深
くなり、コンタクト穴近傍に、他の素子例えばＭ ＯＳ
）−ランジスタなどを配置する際に、制限があった。
しかし・本実施例によれば多結晶シリコン配線を２層化
したことにより、イオン注入法とＰＯＣ，、ｉ３雰囲気
中での低温、短時間の熱処理で良好なコンタクトを得る
ことが可能であり、拡散層の接合深さを浅くすることが
できるメリットがある。また通常コンタクト穴が小さく
なるに従ってコンタクトがとれにくくなるのを高濃度イ
オン注入法により解決しており、コンタクトの微細化の
点でも望ましい。このことはサブミクロンコンタクト形
成技術としてきわめて有望な技術である。さらに本実施
例では、第１の多結晶シリコンの表面は、不純物濃度が
非常に低く、自然酸化膜の成長もすくなく、熱拡散でコ
ンタクトをどる上では本発明による方法はきわめて望ま
しい。また第１．第２（特に第１）の多結晶シリコン層
で層厚がかせげるから、部層の平面積を広くとることな
く多結晶シリコン層の表面積が人となり、この表面積を
多くとりたいキャパシタをつくる場合等に有利となる。
したことにより、イオン注入法とＰＯＣ，、ｉ３雰囲気
中での低温、短時間の熱処理で良好なコンタクトを得る
ことが可能であり、拡散層の接合深さを浅くすることが
できるメリットがある。また通常コンタクト穴が小さく
なるに従ってコンタクトがとれにくくなるのを高濃度イ
オン注入法により解決しており、コンタクトの微細化の
点でも望ましい。このことはサブミクロンコンタクト形
成技術としてきわめて有望な技術である。さらに本実施
例では、第１の多結晶シリコンの表面は、不純物濃度が
非常に低く、自然酸化膜の成長もすくなく、熱拡散でコ
ンタクトをどる上では本発明による方法はきわめて望ま
しい。また第１．第２（特に第１）の多結晶シリコン層
で層厚がかせげるから、部層の平面積を広くとることな
く多結晶シリコン層の表面積が人となり、この表面積を
多くとりたいキャパシタをつくる場合等に有利となる。
また第１の多結晶シリコン１５とＮ型１ｉ１１２間の自
然酸化膜は、多結晶シリコン１５を薄くできることで、
小さなイオン加速電圧で除去できる。また１１１５．１
６間の接触面積は絶縁！！１３の開口パターンの面積よ
り大きいことで、膜１５．１６を含めた配線のコツタク
ト抵抗が小となる。
然酸化膜は、多結晶シリコン１５を薄くできることで、
小さなイオン加速電圧で除去できる。また１１１５．１
６間の接触面積は絶縁！！１３の開口パターンの面積よ
り大きいことで、膜１５．１６を含めた配線のコツタク
ト抵抗が小となる。
なお本発明は上記実施例に限られず種々の応用が可能で
ある。例えば実施例では単結晶半導体基体へ多結晶シリ
コンを接続する場合の例を示したが、多結晶シリコンど
うし間の接続に本発明を使ってもきわめて有効である。
ある。例えば実施例では単結晶半導体基体へ多結晶シリ
コンを接続する場合の例を示したが、多結晶シリコンど
うし間の接続に本発明を使ってもきわめて有効である。
また実施例では第１゜第２の多結晶シリコン間に自然酸
化膜が設けられる場合を説明したが、その代りに通常の
酸化膜が介在されるものであっても、第１．第２の被膜
く多結晶シリコン等）間の接触面積（例えばスルーホー
ルを介した）が半導体基体（第１導電物質）上の絶縁膜
の開口バータンの面積より大であればよい。
化膜が設けられる場合を説明したが、その代りに通常の
酸化膜が介在されるものであっても、第１．第２の被膜
く多結晶シリコン等）間の接触面積（例えばスルーホー
ルを介した）が半導体基体（第１導電物質）上の絶縁膜
の開口バータンの面積より大であればよい。
［発明の効果コ
以上説明した如く本発明によれば、配線被膜を２層化し
、第１１目でイオン注入、第２Ｍ目で不純物の熱拡散を
行なうようにしたことにより。
、第１１目でイオン注入、第２Ｍ目で不純物の熱拡散を
行なうようにしたことにより。
半導体基体内の拡散層の接合深さを浅くでき、また小さ
なイオン加速１！圧で界面の自然酸化、暎を除去でき、
また配線被膜層の大表面積が小平面積で得られ、またコ
ンタクト配線の抵抗が小となる等の利点を有した半導体
装置の製造方法が提供できるものである。
なイオン加速１！圧で界面の自然酸化、暎を除去でき、
また配線被膜層の大表面積が小平面積で得られ、またコ
ンタクト配線の抵抗が小となる等の利点を有した半導体
装置の製造方法が提供できるものである。
第１図は本発明の一実施例の工程図、第２図は従来法の
工程図、第３図はリン拡散法に係わる特性図、第４図は
従来法により形成されるトランジスタの不具合説明図で
ある。 １１・・・Ｐ型基体、１２・・・Ｎ型層、１３・・・絶
縁膜、１４・・・コンタクト孔、１５・・・第１の多結
晶シリコン層、１６・・・第２の多結晶シリコン層。 出願人代理人 弁理士 鈴 江 武 彦第１図 ＰＯＣΩ３ 第２図
工程図、第３図はリン拡散法に係わる特性図、第４図は
従来法により形成されるトランジスタの不具合説明図で
ある。 １１・・・Ｐ型基体、１２・・・Ｎ型層、１３・・・絶
縁膜、１４・・・コンタクト孔、１５・・・第１の多結
晶シリコン層、１６・・・第２の多結晶シリコン層。 出願人代理人 弁理士 鈴 江 武 彦第１図 ＰＯＣΩ３ 第２図
Claims (10)
- （１）第１導電物質上に絶縁膜を形成する工程と、前記
第１導電物質上の絶縁膜に開口パターンを形成する工程
と、前記開口パターン及び該開口パターン以外の部分に
第１の被膜を堆積する工程と、前記第１の被膜と第１導
電物質の界面付近にイオン注入法で第１導電型のイオン
を注入する工程と、前記第１の被膜上に第２の被膜を堆
積する工程と、前記第１の被膜、第２の被膜及び第１導
電物質に第１導電型不純物を導入する工程とを具備した
ことを特徴とする半導体装置の製造方法。 - （２）前記第１の被膜と第２の被膜の接触面積は、前記
絶縁膜の開口パターンの面積より大きいことを特徴とす
る請求項１に記載の半導体装置の製造方法。 - （３）前記第１及び第２の被膜が多結晶シリコンからな
ることを特徴とする請求項１または２に記載の半導体装
置の製造方法。 - （４）前記第１導電物質が単結晶半導体であることを特
徴とする請求項１または２または３に記載の半導体装置
の製造方法。 - （５）前記第１導電物質が、多結晶シリコンよりなる膜
であるこを特徴とする請求項１または２または３に記載
の半導体装置の製造方法。 - （６）第１導電物質上に絶縁膜を形成する工程と、前記
第１導電物質上の絶縁膜に開口パターンを形成する工程
と、前記開口パターン及び該開口パターン以外の部分に
第１の被膜を堆積する工程と、前記第１の被膜と第１導
電物質の界面付近にイオン注入法で第１導電型のイオン
を注入する工程と、前記開口パターンの一部を含む前記
第１の被覆パターンを形成する工程と、前記第１の被膜
パターン上に第２の被膜を堆積する工程と、前記第１の
被膜、第２の被膜及び第１導電物質に第１導電型不純物
を導入する工程とを具備したことを特徴とする半導体装
置の製造方法。 - （７）前記第１の被膜と第２の被膜の接触面積は、前記
絶縁膜の開口パターンの面積より大きいことを特徴とす
る請求項６に記載の半導体装置の製造方法。 - （８）前記第１及び第２の被膜が多結晶シリコンからな
ることを特徴とする請求項６または７に記載の半導体装
置の製造方法。 - （９）前記第１導電物質が単結晶半導体であることを特
徴とする請求項６または７または８に記載の半導体装置
の製造方法。 - （１０）前記第１導電物質が、多結晶シリコンよりなる
膜であるこを特徴とする請求項６または７または８に記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63043467A JP2654056B2 (ja) | 1988-02-26 | 1988-02-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63043467A JP2654056B2 (ja) | 1988-02-26 | 1988-02-26 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6140123A Division JP3070392B2 (ja) | 1994-06-22 | 1994-06-22 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01217907A true JPH01217907A (ja) | 1989-08-31 |
| JP2654056B2 JP2654056B2 (ja) | 1997-09-17 |
Family
ID=12664520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63043467A Expired - Fee Related JP2654056B2 (ja) | 1988-02-26 | 1988-02-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654056B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801087A (en) * | 1994-03-24 | 1998-09-01 | Micron Technology, Inc. | Method of forming improved contacts from polysilicon to siliconor other polysilicon layers |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010718A (ja) * | 1983-06-30 | 1985-01-19 | Nec Corp | 半導体装置の製造方法 |
| JPS61141128A (ja) * | 1984-12-14 | 1986-06-28 | Sony Corp | 半導体装置の製造方法 |
-
1988
- 1988-02-26 JP JP63043467A patent/JP2654056B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010718A (ja) * | 1983-06-30 | 1985-01-19 | Nec Corp | 半導体装置の製造方法 |
| JPS61141128A (ja) * | 1984-12-14 | 1986-06-28 | Sony Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801087A (en) * | 1994-03-24 | 1998-09-01 | Micron Technology, Inc. | Method of forming improved contacts from polysilicon to siliconor other polysilicon layers |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2654056B2 (ja) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6016456A (ja) | 半導体装置の製造方法 | |
| US4445270A (en) | Low resistance contact for high density integrated circuit | |
| JP2654056B2 (ja) | 半導体装置の製造方法 | |
| JPH06302826A (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JP2715479B2 (ja) | 半導体装置の製造方法 | |
| JP3070392B2 (ja) | 半導体装置 | |
| JPS625657A (ja) | 半導体集積回路装置 | |
| JPS6180862A (ja) | 半導体装置の製造方法 | |
| JPS6154661A (ja) | 半導体装置の製造方法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JP2633411B2 (ja) | 半導体装置の製造方法 | |
| JPS5827340A (ja) | 半導体集積回路装置の製造法 | |
| JPH01235364A (ja) | コンデンサの製造方法 | |
| JPS62298132A (ja) | 半導体装置の製造方法 | |
| JPS62224973A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS6310574A (ja) | 高耐圧半導体素子の製造方法 | |
| JPS6072228A (ja) | 半導体基板への不純物ド−ピング方法 | |
| JPH04152531A (ja) | 半導体装置の製造方法 | |
| JPS62281351A (ja) | 半導体装置の製造方法 | |
| JPS6161548B2 (ja) | ||
| JPH03204968A (ja) | 半導体装置の製造方法 | |
| JPH0527243B2 (ja) | ||
| JPH03165026A (ja) | 半導体装置の製造方法 | |
| JPS61224437A (ja) | 半導体装置およびその製造方法 | |
| JPH0697276A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |