JPH01218073A - 電界効果型トランジスタ - Google Patents
電界効果型トランジスタInfo
- Publication number
- JPH01218073A JPH01218073A JP63043772A JP4377288A JPH01218073A JP H01218073 A JPH01218073 A JP H01218073A JP 63043772 A JP63043772 A JP 63043772A JP 4377288 A JP4377288 A JP 4377288A JP H01218073 A JPH01218073 A JP H01218073A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- source
- gate
- barrier layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/602—Heterojunction gate electrodes for FETs
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は高速で集積回路に適した電界効果型トランジス
タの製造方法に関するものである。
タの製造方法に関するものである。
従来より、アンドープのＡｌ、Ｇａ、□ＸＡｓ（Ｑ＜ｘ
≦１）をゲート絶縁膜として用いたＧａＡＳ 金属／絶
縁体／半導体 電界効果型トランジスタ（ＭＩＳＦＥＴ
）が知られている。このトランジスタの特長の一つは閾
値電圧がゲートに用いた材料によって決り、Ａｌｘ Ｇ
ａ１−Ｘ Ａｓ１ｌへのドーピングやその膜厚によらな
いため、閾値電圧の再現性、均一性の面で優れているこ
とである。
≦１）をゲート絶縁膜として用いたＧａＡＳ 金属／絶
縁体／半導体 電界効果型トランジスタ（ＭＩＳＦＥＴ
）が知られている。このトランジスタの特長の一つは閾
値電圧がゲートに用いた材料によって決り、Ａｌｘ Ｇ
ａ１−Ｘ Ａｓ１ｌへのドーピングやその膜厚によらな
いため、閾値電圧の再現性、均一性の面で優れているこ
とである。
特にゲート材料にＧｅを用いることにより回路構成上有
用な正の小さな闇値が得られることが報告されている（
文献１．に、Ａｒａｉ ｅｔ ａｌ。
用な正の小さな闇値が得られることが報告されている（
文献１．に、Ａｒａｉ ｅｔ ａｌ。
ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌ
ｅｔｔ、ＥＤＬ−７（１９８６）１５Ｂ）、このトラン
ジスタの構造を文献１にしたがって説明する。第３図は
その断面図で半絶縁性ＧａＡｓ基板１上にアンドープＧ
ａＡｓチャネル層２、アンドープＡｌＧａＡｓバリア層
３、アンドープＧａＡｓキャップ層４が成長された積層
体上に堆積されたストライブ状に加工されたｎ ” −
Ｇ ｅ ／ Ｗ Ｓ ｉ ｘをゲート層５／ゲート電極
６とし、その両側にチャネル層２に達する深さまで形成
された高濃度にｎ型のソース、ドレイン領域７とソース
、ドレイン電極８を持ち、ゲートに印加する電圧により
チャネル層２のバリア層３との界面付近に２次元電子ガ
スを誘起する構造のｎ” −ＧｅゲートＭＩＳＦＥＴで
ある。
ｅｔｔ、ＥＤＬ−７（１９８６）１５Ｂ）、このトラン
ジスタの構造を文献１にしたがって説明する。第３図は
その断面図で半絶縁性ＧａＡｓ基板１上にアンドープＧ
ａＡｓチャネル層２、アンドープＡｌＧａＡｓバリア層
３、アンドープＧａＡｓキャップ層４が成長された積層
体上に堆積されたストライブ状に加工されたｎ ” −
Ｇ ｅ ／ Ｗ Ｓ ｉ ｘをゲート層５／ゲート電極
６とし、その両側にチャネル層２に達する深さまで形成
された高濃度にｎ型のソース、ドレイン領域７とソース
、ドレイン電極８を持ち、ゲートに印加する電圧により
チャネル層２のバリア層３との界面付近に２次元電子ガ
スを誘起する構造のｎ” −ＧｅゲートＭＩＳＦＥＴで
ある。
その製作工程を第４図ａ、ｂ、ｃにしたがって説明する
。半絶縁性ＧａＡｓ基板１上にアンドープＧａＡｓチャ
ネル層２、アンドープＡｊ！ＧａＡＳバリア層３、アン
ドープＧａＡｓキャップ層４、ｎ” −Ｇｅゲート層５
を順にＭＢＥ法により成長する（第４図ａ）。さらにゲ
ート抵抗低減を目的としたＷＳＩ層６をスパッタ法によ
り堆積し、このＷＳｉＳｎ“−Ｇｅゲート層をエツチン
グにより加工し、ゲートを形成する（第４図ｂ）。次に
、このゲートをマスクとしてＳｔのイオン注入、活性化
アニールを行ない、ソース、ドレインのｎ。
。半絶縁性ＧａＡｓ基板１上にアンドープＧａＡｓチャ
ネル層２、アンドープＡｊ！ＧａＡＳバリア層３、アン
ドープＧａＡｓキャップ層４、ｎ” −Ｇｅゲート層５
を順にＭＢＥ法により成長する（第４図ａ）。さらにゲ
ート抵抗低減を目的としたＷＳＩ層６をスパッタ法によ
り堆積し、このＷＳｉＳｎ“−Ｇｅゲート層をエツチン
グにより加工し、ゲートを形成する（第４図ｂ）。次に
、このゲートをマスクとしてＳｔのイオン注入、活性化
アニールを行ない、ソース、ドレインのｎ。
領域７を形成する（第４図Ｃ）。最後にＡｕＧｅ／Ｎｉ
の蒸着、合金化により、ソース、ドレイン電極８を形成
し、トランジスタは完成する（第３図）。
の蒸着、合金化により、ソース、ドレイン電極８を形成
し、トランジスタは完成する（第３図）。
ここに示したようにソース、ドレイン領域を形成するた
めのイオン注入とアニールはこのＦＥＴに不可欠である
。その際、Ｇｅの融点が９３７℃と低いため、高温のア
ニール（〜８００℃以上）を施すとＧｅとＧａＡｓキャ
ップ、Ｇａ、−ｘＡｓとの反応が生じ、闇値が変化して
しまい、先に述べた正の小さな閾値という特徴が失われ
てしまう（文献２．荒井他、昭和６１年秋季応物講演予
稿集２９Ｐ−Ｂ−７）。しかしながら、トランジスタの
寄生抵抗を減じ、高性能化を図るためにはより高温のア
ニールが望ましく、ここに従来のＭＩＳＦＥＴの問題点
があった。
めのイオン注入とアニールはこのＦＥＴに不可欠である
。その際、Ｇｅの融点が９３７℃と低いため、高温のア
ニール（〜８００℃以上）を施すとＧｅとＧａＡｓキャ
ップ、Ｇａ、−ｘＡｓとの反応が生じ、闇値が変化して
しまい、先に述べた正の小さな閾値という特徴が失われ
てしまう（文献２．荒井他、昭和６１年秋季応物講演予
稿集２９Ｐ−Ｂ−７）。しかしながら、トランジスタの
寄生抵抗を減じ、高性能化を図るためにはより高温のア
ニールが望ましく、ここに従来のＭＩＳＦＥＴの問題点
があった。
本発明の目的は従来のＧｅゲートＭＩＳＦＥＴにおいて
問題となっていた高温アニールによる閾値の変動を解決
したＧｅゲートＭＩＳＦＥＴを提供することにある。
問題となっていた高温アニールによる閾値の変動を解決
したＧｅゲートＭＩＳＦＥＴを提供することにある。
本発明による電界効果型トランジスタはバリア層とｎ”
−Ｇｅゲート層の間にＡ１組成の充分大きな（０，５
＜ｘ≦１）Ａｌｚ Ｇａ＋−ｇ Ａｓキャップ層を設け
、Ｇｅとキャップ層、バリア層との反応を抑制し高温の
アニールを可能にしたものである。そのためソース、ド
レインの寄生抵抗を低減でき、高い性能が得られる。従
来技術はＧａＡＳキャップ層を用いていた点が異なる。
−Ｇｅゲート層の間にＡ１組成の充分大きな（０，５
＜ｘ≦１）Ａｌｚ Ｇａ＋−ｇ Ａｓキャップ層を設け
、Ｇｅとキャップ層、バリア層との反応を抑制し高温の
アニールを可能にしたものである。そのためソース、ド
レインの寄生抵抗を低減でき、高い性能が得られる。従
来技術はＧａＡＳキャップ層を用いていた点が異なる。
第１図は本発明の実施例を示す。この実施例はキャップ
Ｎ４′にＡｊ！Ａｓ （前記組成比におけるｘ−１の場
合）を用いていることを除き従来技術と構造は同じであ
る。そこで同一部分に同一符号を付して説明を省略する
。製作工程も同様である。
Ｎ４′にＡｊ！Ａｓ （前記組成比におけるｘ−１の場
合）を用いていることを除き従来技術と構造は同じであ
る。そこで同一部分に同一符号を付して説明を省略する
。製作工程も同様である。
さて、ここで問題となる活性化アニールの温度と閾値電
圧の関係を第２図に示す。ここで実線は本発明によるも
の、点線は従来技術によるものである。この図から分か
るように本発明に従えば大きな闇値電圧の変化を伴わず
に従来技術より高い温度でアニールすることができる。
圧の関係を第２図に示す。ここで実線は本発明によるも
の、点線は従来技術によるものである。この図から分か
るように本発明に従えば大きな闇値電圧の変化を伴わず
に従来技術より高い温度でアニールすることができる。
これはキャップ層にＧａＡｓより耐熱性に冨んだＡｌＡ
ｓを用いたことによる。したがって閾値電圧を回路構成
上有利な０．１〜０．２ｖに保ったままソース、ドレイ
ンの抵抗を低減でき、高性能な集積回路が実現できる。
ｓを用いたことによる。したがって閾値電圧を回路構成
上有利な０．１〜０．２ｖに保ったままソース、ドレイ
ンの抵抗を低減でき、高性能な集積回路が実現できる。
ここではキャップ層としてＡｌＡｓを用いたが、Ａ１組
成の大きなＡｇＧａＡｓを用いてもこれに近い効果が得
られる。
成の大きなＡｇＧａＡｓを用いてもこれに近い効果が得
られる。
以上説明したように本発明では従来もちいられてきたＧ
ａＡｓキャップに変えて、より耐熱性のあるＡｌＡｓあ
るいはＡｉ？！ｉ度の高いＡＩＧａＡＳを用いる。従っ
て、従来、適用できなかった高温の活性化アニールを用
いることができ、大きな閾値電圧の変化を伴わずにソー
ス、ドレインの寄生抵抗を低減できる。
ａＡｓキャップに変えて、より耐熱性のあるＡｌＡｓあ
るいはＡｉ？！ｉ度の高いＡＩＧａＡＳを用いる。従っ
て、従来、適用できなかった高温の活性化アニールを用
いることができ、大きな閾値電圧の変化を伴わずにソー
ス、ドレインの寄生抵抗を低減できる。
第１図は本発明の実施例を、第２図は本発明と従来技術
による閾値電圧とアニール温度の関係を示す。また、第
３図、第４図ａ、ｂ、ｃはそれぞれ従来技術によるＧｅ
アゲ−ＭＩＳＦＥＴの断面構造、および製造工程を示す
図である。 ■・・・半絶縁性ＧａＡｓ基板、２・・・アンドープＧ
ａＡｓチャネル層、３・・・アンドープＡ！。、４５Ｇ
ａｏ、５ｓＡｓバリア層、４・・・アンドープＧａＡｓ
キャップ層、４′・・・アンドープＡｊ？Ａｓキャップ
層、５・・・Ｇｅゲート層、６・・・ＷＳｉゲート電極
、７・・・ソース、ドレインのｎ”？ｉＩ域、８・・・
ソース、ドレインのオーミック電極 ６、ＷＳｉゲート電極 本発明の実施例 第１図 アニール塩度（＃Ｃ） 本発明と従来技術による閾値電圧とアニール３度の関係
第 ２ 図
による閾値電圧とアニール温度の関係を示す。また、第
３図、第４図ａ、ｂ、ｃはそれぞれ従来技術によるＧｅ
アゲ−ＭＩＳＦＥＴの断面構造、および製造工程を示す
図である。 ■・・・半絶縁性ＧａＡｓ基板、２・・・アンドープＧ
ａＡｓチャネル層、３・・・アンドープＡ！。、４５Ｇ
ａｏ、５ｓＡｓバリア層、４・・・アンドープＧａＡｓ
キャップ層、４′・・・アンドープＡｊ？Ａｓキャップ
層、５・・・Ｇｅゲート層、６・・・ＷＳｉゲート電極
、７・・・ソース、ドレインのｎ”？ｉＩ域、８・・・
ソース、ドレインのオーミック電極 ６、ＷＳｉゲート電極 本発明の実施例 第１図 アニール塩度（＃Ｃ） 本発明と従来技術による閾値電圧とアニール３度の関係
第 ２ 図
Claims (1)
- アンドープか或はｐ型にドープされたＧａＡｓよりな
るチャネル層上に不純物濃度が充分低いＡｌ＿ｘＧａ＿
１＿−＿ｘＡｓ（０＜ｘ≦１）よりなるバリア層が形成
され、さらにその上に不純物濃度が充分低いＡｌ＿ｘＧ
ａ＿１＿−＿ｘＡｓ（０．５＜ｘ≦１）よりなるキャッ
プ層を持つ積層体上に、充分高濃度にｎ型にドープされ
たＧｅよりなるゲートが形成され、その両側にチャネル
層に達する深さにまでイオン注入と活性化アニールによ
つて形成された高濃度にｎ型の領域をソース、ドレイン
のｎ＾＋領域とし、該ｎ＾＋領域上にソース、ドレイン
電極を設けた構造の電界効果型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63043772A JPH01218073A (ja) | 1988-02-26 | 1988-02-26 | 電界効果型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63043772A JPH01218073A (ja) | 1988-02-26 | 1988-02-26 | 電界効果型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01218073A true JPH01218073A (ja) | 1989-08-31 |
Family
ID=12673044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63043772A Pending JPH01218073A (ja) | 1988-02-26 | 1988-02-26 | 電界効果型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01218073A (ja) |
-
1988
- 1988-02-26 JP JP63043772A patent/JPH01218073A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60189268A (ja) | 半導体装置 | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPH01218073A (ja) | 電界効果型トランジスタ | |
| JP4050128B2 (ja) | ヘテロ接合電界効果型トランジスタ及びその製造方法 | |
| JPH03145139A (ja) | 電界効果トランジスタとその製造方法 | |
| JPS63244779A (ja) | 電界効果トランジスタ | |
| JPH0523497B2 (ja) | ||
| JPS6115375A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS5851573A (ja) | 半導体装置 | |
| JPS59222966A (ja) | 半導体装置 | |
| JPS629676A (ja) | 半導体装置の製造方法 | |
| JPS6390865A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0349242A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH01257372A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JP3014437B2 (ja) | 半導体素子の製造方法 | |
| JPH04246836A (ja) | 電界効果トランジスタの製造方法および結晶成長用保護膜の形成方法 | |
| JPS62293679A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JP2616032B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS62217672A (ja) | 電界効果型半導体装置 | |
| JPH01286308A (ja) | ＧａＡｓ電界効果トランジスタの製造方法 | |
| JPS62230063A (ja) | ヘテロ構造電界効果トランジスタの製造方法 | |
| JPS63228762A (ja) | 半導体装置の製造方法 | |
| JPH0323641A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03156974A (ja) | 化合物半導体絶縁ゲート型電界効果トランジスタ | |
| JPH04206736A (ja) | 電界効果型半導体装置 |