JPH01219931A - メモリ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 ２種類のメモリと２種類のメモリモードを有する処理装
置におけるメモリモード切換時のメモリ制御方式に関し
、 ワークメモリを設けることなく１種類のメモリにより一
方から他方のモードに移行できるようにメモリを制御す
ることを目的とし、 ２種類のメモリと２種類のメモリモードを有し、実メモ
リ空間がアドレス空間より小さい処理装置におけるメモ
リモード切換え時のメモリ制御方式であって、少くとも
第１モードでアクセスされるＲＯＭエリアを有する第１
のメモリと、アドレス空間より少ない実メモリ空間を有
し、第１モードから第２モードへ移行時のワークメモリ
と第２モ−ド時のＲＡＭとして共用される第２のメモリ
と、アドレスをデコードし、そのアクセス先に対応して
第１のメモリと第２のメモリを排他的に選択するメモリ
選択手段を設けるように構成する。

〔産業上の利用分野〕

本発明は、２種類のメモリと２種類のメモリモードを有
する処理装置におけるメモリモード切換え時のメモリ制
御方式に関する。

〔従来の技術〕

大きいアドレス空間を有する処理装置には、従来の下位
処理装置との互換を可能にするため、リアルモード（又
は互換モード）と処理装置の大きいアドレス空間を使用
するプロデクトモード（又は拡張モード）の２モードを
備えるものがある。

このような処理装置（例えば８０２８６系の処理装置）
においては、電源投入時又はリセットは通常リアルモー
ドであるので互換動作を行う場合でない限り、大きいア
ドレス空間を使用可能にするためプロテクトモードへの
移行処理が行われる。

次に、第３図を参照して、リアルモードとプロテクトモ
ードを有する処理装置２０におけるリアルモードからプ
ロテクトモードへの移行処理について説明する。

第３図において、２１はＲＯＭで、リアルモードにおい
てアクセスされる。２１１は、初期プログラムロード（
ＩＰＬ）用のプログラムが格納されるＲＯＭエリアであ
る。

２２は実メモリのアドレス空間で、ＲＡＭエリア２２１
ａ、２２１ｂ等とＲＯＭエリア２２２を備え、各ＲＡＭ
エリアにプロテクトモード時の使用領域が割り付けられ
る。ＲＯＭエリア２２２にはプロテクトモード時の制御
用のプログラムが格納される。実メモリのメモリ空間は
、アドレス空間よりも小さい。

２３はワークメモリで、ＲＡＭで構成され、リアルモー
ドからプロテクトモードに移行する際に必要な初期化情
報が格納される。

２４はプロセッサ（ＭＰＵ）であり、２５は共通バスで
ある。

この構成で、リアルモードからプロテクトモードに移行
するときは、ＭＰＵ２４の制御の下でワークメモリ２３
にモード移行に必要な初期設定情報（例えばメモリ構成
）が格納され、次いで、ＲＯＭ２１のＲＯＭエリア２１
１の内容が読み出され、その指令に従ってプロテクトモ
ードへの移行が行われる。

ところで、アドレス空間２２上の領域割当ては、所定単
位（例えば２　Ｍ　Ｂや４　Ｍ　Ｂ　）で連続して割当
てられる構成になっており、これよりも少ない空間（例
えばＩＭＢ以下の空間）にＲＡＭエリアが存在しないよ
うなシステム構成は許されない。

一方、ワークメモリ２３は、通常の所定単位よりはるか
に少ない容量であるので、ＲＡＭエリア（２２１，２２
２等）に割り付けることはできず、図示のように別個の
ワークメモリ２３が設けられる。

〔発明が解決しようとする課題〕

従来の処理装置は、下位処理装置と互換をとるためにリ
アルモードからプロテクトモードに移行する処理を行う
ために、ＲＯＭ及びＲＡＭ（実メモリ）の他に、ＲＡＭ
で構成されるワークメモリ２３を設けてリアルモードか
らのプロテクトモードに移行する処理を行っていた。

しかしながら、このワークメモリ２３は、リアルモード
からプロテクトモードに移行する際の処理に利用される
が、プロテクトモードに移行後は使用されない性質のも
のである。このため、このようなワークメモリ２３を設
けることは、余分のメモリ領域を必要とするのでメモリ
領域が有効に利用されず、メモリ全体の使用効率を低下
させるという問題があった。

本発明は、別個のワークメモリを設けることなくワーク
メモリとＲＡＭを共通化し、ＲＯＭとＲＡＭの２種のメ
モリでリアルモードからプロテクトモードへの移行処理
を行って、メモリ領域の無駄をなくし、メモリの使用効
率を向上させることを目的とする。

〔課題を解決するための手段〕

処理装置２０　（第３図参照）がリアルモードからプロ
テクトモードに移行する場合、各メモリの使用状況は、
次のようになっている。

■　ワークメモリ２３は、リアルモードからプロテクト
モードに移行する際のＩＰＬ時にのみ使用されるが、プ
ロテクトモード移行後はワークメモリ２３は使用されず
、またＩＰＬ時に格納された初期設定情報も使用されな
い。

■　ＲＯＭ２１とアドレス空間２２上の各ＲＡＭエリア
及びＲＯＭエリアにおいて、ＲＯＭエリアがアクセスさ
れているときは、ＲＡＭエリアがアクセスされることは
ない。

本発明は、このようにＲＯＭ２１のＲＯＭエリア２１１
をアクセスしているときアドレス空間２２上の各ＲＡＭ
エリアはアクセスされないことから、アドレス空間２２
上の各ＲＡＭエリアをワークメモリ領域としても、プロ
テクトモードにおける処理や動作に何隻問題はないこと
に着目してなされたものである。

以下、前述の課題を解決するために本発明が採用した解
決手段を、第１図を参照して説明する。

第１図は、本発明の基本構成をブロック図で示したもの
である。

第１図において、１１は第１のメモリで、少なくとも第
１のモードでアクセスされるＲＯＭエリアを有している
。１１１は、第１モードでアクセスされるＲＯＭエリア
であり、１１２は第２モードでアクセスされるＲＯＭエ
リアである。

１２は第２のメモリで、アドレス空間より少ない実メモ
リ空間を有し、第１モードから第２モードへ移行時のワ
ークメモリと第２モード時のＲＡＭとして共用される。

１３はメモリ選択手段で、アドレスをデコードし、その
アクセス先に対応して第１のメモリ１１と第２のメモリ
１２を排他的に選択する。

〔作　用〕

本発明の作用を、第１モードから第２モードへ移行する
場合を例にとって説明する。

第１モードから第２モードに移行する場合、モード移行
のためのＩＰＬが行われる。すなわち、モード移行に必
要な初期設定情報（例えばメモリ構成）を格納するため
に、ワークメモリとしてのＲＡＮｉがアクセスされる。

メモリ選択手段１３は、アドレスをデコードし、ＩＰＬ
時にワークメモリをアクセスするアドレスであるときは
第２のメモリ１２を選択する。これにより第２のメモリ
１２がワークメモリとして用いられ、そのアドレス領域
に初期設定情報が格納される。

次いでモード移行処理を行うために、第１のメモリ１１
のＲＯＭエリア１１１がアクセスされる。

メモリ選択手段１３はアドレスをデコードし、ＲＯＭエ
リア１１１をアクセスするアドレスであるときは第１の
メモリ°１１を選択する。これにより、第１のメモリ１
１のＲＯＭエリア１１１の内容が読み出されて、第２モ
ードへ移行する処理が行われる。

第２モードに移行すると、第２のメモリ１２を使用して
所望処理が行われる。

すなわち、メモリ選択手段１３は、アドレスをデコード
し、第２メモリ１２をアクセスするアドレスであるとき
は、第２のメモリ１２を選択する。

これにより第２のメモリ１２がアクセスされ、必要な処
理が行われる。この場合、モード移行時ワークメモリ領
域とした領域がアクセスされる場合があるが、第２モー
ドに移行した後はワークメモリ領域に格納された初期設
定情報は必要ないので、その情報が失われても第２モー
ドにおける処理に何隻問題は生じない。

第２モード時に第１のメモリ１１のＲＯＭエリア１１２
がアクセスされると、メモリ選択手段１３により、前述
と同様にして第１のメモリ１１が選択され、ＲＯＭエリ
ア１１２の内容の読出しが行われる。

以上のようにして、ワークメモリを第２のメモリと共通
化することが可能となり、別個のワークメモリを設ける
ことなく、第１のメモリと第２のメモリの２種類のメモ
リにより第１モードから第２モードへの移行処理を行う
ことができる。

これにより、メモリ領域の無駄をなくし、メモリの使用
効率を向上させることができる。

二実施例〕 本発明の実施例を、第２図を参照して説明する。

第２図は、本発明の一実施例の構成をブロック図で示し
たものである。

この実施例においては、第１のメモリ１１のＲＯＭエリ
ア１１１は５１ＫＢ〜ＩＭＢであり、ＲＯＭエリア１　
’１２は１２〜１６ＭＢであり、第２のメモリ１２は４
ＭＢのメモリ空間を有し、アドレス空間は１６ＭＢで４
ＭＢ単位で０〜１２ＭＢ間にＲＡＭエリアが、１２〜１
６ＭＢにＲＯＭエリアが割り当てられるとする。この１
２〜１６ＭＢバイトのＲＯＭエリアは、第１のメモリの
ＲＯＭエリア１１２である。この場合のアドレス信号に
は２４ビツト　（Ａ　Ｄｏ　−Ａ　Ｄ２３）が用いられ
る。

（Ａ）実施例の構成 第２図において、第１のメモリ１１．第２のメモＩＪ　
ｌ　２及びメモリ選択手段１３については、第１図で説
明したとおりである。

第１のメモリ１１は、ＲＯＭで構成される。そこで、以
下ＲＯＭＩＩという。Ｃ３はメモリセレクト端子（Ｃ５
＃ｊ子）である。前述のように、ＲＯＭエリア１１１は
０〜５１２ＫＢであり、ＲＯＭエリア１１２は１２〜１
６ＭＢである。

第２のメモリ１２において、１２１１〜１２１、は、Ｒ
ＡＭである。この実施例ではｎ＝３である。１２２ｆｔ
−ＲＡＭコントローラで、入力されたアドレスをデコー
ドして所定のＲＡＭを選択してアクセスする処理を行う
。Ｃ８は、ＲＡＭコントローラセレクト端子（Ｃ８端子
）である。

メモリ選択手段１３において、１３１はインバータで、
１９ビツト目のアドレス信号Ａ　Ｄ　ｒ　ｓを反転する
（反転されたＡ　Ｄ　＋　ｓを＊ＡＤ＋９で示す）。　
　　　′１３２はＮＡＮＤゲートで、２２及び２３ビツ
ト目のアドレス信号ＡＤ２゜及びＡ　Ｄ　２３のＮＡＮ
Ｄ出力を発生する。１３３はＯＲゲートで、＊　Ａ　Ｄ
　ＩｓとＡＤ２２とＡ　Ｄ　２　、とのＯＲ出力を発生
する。１３４はＮ　Ａ　Ｎ　Ｄゲートで、ＮＡＮＤゲー
ト１３２とＯＲゲート１３３の少くとも一方から’ＯＪ
人力人力カムときに「１」を出力する。１３５はインバ
ータで、ＮＡＮＤゲート１３４の出力を反転する。ＮＡ
ＮＤ’７’　　）１３４の出力は、ＲＯＭＩＩを選択す
るＲＯＭ選択信号として、ＲＯＭＩＩのＣ５端子に加え
られる。インバータ１３５の出力は、各ＲＡＭ１２１＋
　〜１２１、を選択するＲＡＭ選択信号として、ＲＡＭ
コントローラ１２２のＣＳ端子に加えられる。

このメモリ選択手段１３により、表１に示すように、ア
ドレス信号Ａ　Ｄ　＋　ｓが「工」でＡ　Ｄ　２２及び
Ａ　Ｄ２３が「０」であるとき（５１２ＫＢ〜ＩＭＢ）
、又ハアドレス信号ＡＤ、９に関係なくＡＤ、□及１Ｊ
ＡＤ２３が「１」のときく１２〜１６ＭＢ）のとき、Ｒ
ＯＭ選択信号がオン「ｌ」となってＲＯＭＩＩが選択さ
れ、その他のときは、ＲＡ　Ｍ選択信号がオン「１」と
なってＲＡ　Ｍが選択される。

表Ｉ　　Ｘ　：　ｄｏｎ’　ｔ　ｃａｒｅ１４はアドレ
スラッチで、人力されたアドレス信号ＡＤ、　−ＡＤ２
□がラッチされる。

１５はデータラッチで、各ＲＡＭ１２１＋〜１２１３に
対する読出し／書込みデータ及びＲＯＭ１１からの読出
しデータがラッチされる。

１６はデータバス、１７０〜１７□３はアドレスバスで
ある。アドレスバス１７．〜１７２３は、データバスと
しても用いられる。

１８はプロセッサ（ＭＰＵ）で、第１モード（リアルモ
ード）及び第２モード（プロテクトモード）における処
理並びにモード移行処理を行う。

（Ｂ）実施例の動作 リアルモードからプロテクトモードに移行する処理を中
心に説明する。

リアルモードかるプロテクトモードに移行する場合、Ｍ
ＰＵ１８は、モード移行に必要な初期設定情報をワーク
メモリとしてのＲＡＭに格納するため、０〜５１２ＫＢ
のＲＡ　Ｍエリアをアクセスするアドレス信号ＡＤ、−
ＡＤ、ｇを出力する。この場合、アドレス信号ＡＤ１９
．　ＡＤ２゜及びＡ　Ｄ　２３は常に「０」である。

アドレス信号Ａ　Ｄｏ　”””　Ａ　Ｄ　Ｉｓは、アド
レスラッチ１４でラッチされた後、ＲＯＭＩＩ、ＲＡＭ
コントローラ１２２及びメモリ選択手段１３に送られる
。

一方、初期設定情報は、データバス１６を通ってデータ
ラッチ４１５に送られ、ラッチされる。

アドレス信号ＡＤ＋ｓ、ＡＤ２□及びＡＤ２３が常に「
０」であるので、前掲の表１よりＲＡＭ選択信号がオン
「１」となって、ＲＡＭが選択される。

すなわち、ＲＡＭコントローラ１２２は、そのＯ８端子
にオンのＲＡＭ選択信号を受けるとイネーブルになり、
所定のＲＡＭ（１２１＋　とする）をアクセスし、デー
タラッチ１５にある初期設定情報を格納する。

次いで、モード移行処理を行うためにＭＰＬ’１８は、
ＲＯＭＩＩのＲＯＭエリア１１１（５１２ＫＢ〜ＩＭＢ
）をアクセスするアドレス信号ＡＤ。〜Ａ　Ｄ　Ｉｓを
出力する。この場合、アドレス信号Ａ　Ｄ　＋　ｓは常
に「１」で、Ａ　Ｄ　２２及びＡＤ２３は常に「０」で
ある。

アドレス信号Ａ　Ｄｏ　”Ａ　Ｄｏｓは、前述と同様に
アドレスラッチ１４でラッチされた後、ＲＯＭＩＩ１、
ＲＡＭコントローラ１２２及びメモリ選択手段１３に送
られる。

アドレス信号Ａ　Ｄ　＋　ｓが「１」でＡＤ２２及びＡ
Ｄ２３が「０」であるので、前掲の表１よりＲＯＭ選択
信号がオン「１」となって、ＲＯＭＩＩが選択される。

ＲＯＭＩＩは、そのＣ３端子にオンのＲＯＭ選択信号を
受けるイネーブルになり、ＲＯＭエリア１１１（５１２
ＫＢ〜ＩＭＢ）の内容が読み出され、データラッチ１５
にラッチされた後、ＭＰＵ１８に送られる。ＭＰＵ１８
は、読み出された指令に従って所定のモード移行処理を
行う。

プロテクトモードへの移行が終了すると、割当てられた
所定のＲＡＭ　（１２１２：　４〜８ＭＢとする）を使
用して所望の処理が行われる。

この場合のアドレス信号はＡ　Ｄｏ　””　Ｄ２３であ
るが、ＡＤ２□は常に「０」である。したがって、前述
と同様にして前掲の表１よりＲＡＭ選択信号がオン「１
」となり、ＲＡＭ（１２１□）が選択されてアクセスさ
れる。

なお、プロテクトモードにおいては、ＲＡＭＩ２１１が
アクセスされる場合があるが、先に述べたように、モー
ド移行時に格納された初期設定情報は必要でないので、
その情報が失われてもプロテクトモードにおける処理に
回答問題は生じない。

プロテクトモード時に、ＲＯＭ１１のＲＯＭエリア１１
２（１２〜１６ＭＢ）がアクセスされると、その場合の
アドレス信号はＡ　Ｄｏ　＝　Ｄ２３で、ＡＤ２□及び
Ａ　Ｄ　２３は常に「ＩＪである。したがって、前述と
同様にして、前掲の表１よりＲＯ？ｖ１選択信号がオン
「１」となり、ＲＯ！ｖｉｌｌのＲＯＭエリア１１２が
選択される。

以上本発明の一実施例について説明したが、本発明の実
施例は、この実施例に限定されるものではない。

〔発明の効果〕

以上説明したように、本発明によれば次の諸効果が得ら
れる。

（１）　　ワークメモリを第２のメモリと共通化するこ
とが可能となり、独立のワークメモリを設けることなく
、第１のメモリと第２のメモリの２種類のメモリにより
第１モードから第２モードへの移行処理を行うことがで
きる。

（２）　　メモリ領域の無駄をなくし、メモリの使用効
率を向上させることができる。

【図面の簡単な説明】

第１図は、本発明の基本構成の説明図、第２図は、本発
明の一実施例の構成の説明図、第３図は、従来のメモリ
制御方式の説明図である。 第１図及び第２図において、 １１・・・第１のメモリ又はＲＯＭメモＩＪ、１１１゜
１１２・・・ＲＯＭエリア、１２・・・第２のメモリ、
１２１、〜ｌ　２１．−ＲＡ）ｖｉ、１２２−ＲＡＭコ
ントローラ、１３・・・メモリ選択手段、１４・・・ア
ドレスラッチ、１５・・・データラッチ、１６・・・デ
ータバス、１７０〜１７２３・・・アドレスバス、１８
・・・プロセッサ（ＭＰＵ）。 １１第１のメモリ　　　　　１２第２のメモリ本発明の
基本構成 第１図

Claims (1)

1. 【特許請求の範囲】 １、２種類のメモリと２種類のメモリモードを有し、メ
   モリの実メモリ空間がアドレス空間より小さい処理装置
   におけるメモリモード切換え時のメモリ制御方式であっ
   て、 （Ａ）少なくとも第１モードでアクセスされるＲＯＭエ
   リアを有する第１のメモリ（１１）と、（Ｂ）アドレス
   空間より少ない実メモリ空間を有し、第１モードから第
   ２モードへ移行時のワークメモリと第２モード時のＲＡ
   Ｍとして共用される第２のメモリ（１２）と、 （Ｃ）アドレスをデコードして、そのアクセス先に対応
   して第１のメモリ（１１）と第２のメモリ（１２）を排
   他的に選択するメモリ選択手段（１３） を備えたことを特徴とするメモリ制御方式。 ２、第１モードがリアルモード（互換モード）であり、
   第２のモードがプロテクトモード（拡張モード）である
   ことを特徴とする請求項１記載のメモリ制御方式。