JPH0122655B2 - - Google Patents
Info
- Publication number
- JPH0122655B2 JPH0122655B2 JP22468983A JP22468983A JPH0122655B2 JP H0122655 B2 JPH0122655 B2 JP H0122655B2 JP 22468983 A JP22468983 A JP 22468983A JP 22468983 A JP22468983 A JP 22468983A JP H0122655 B2 JPH0122655 B2 JP H0122655B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- storage device
- data
- register
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、固定ブロツク長のデータ転送を行う
外部記憶装置と主記憶装置とのデータ転送におい
て、バツフアの使用を切り換えてブロツク内デー
タの任意の位置のデータを主記憶装置との間で転
送し得るようにしたデータ転送方式に関するもの
である。
外部記憶装置と主記憶装置とのデータ転送におい
て、バツフアの使用を切り換えてブロツク内デー
タの任意の位置のデータを主記憶装置との間で転
送し得るようにしたデータ転送方式に関するもの
である。
情報処理システムにおいて、磁気デイスク装置
のような固定長のブロツク単位（例えば512バイ
ト単位）によるデータ転送を行う外部記憶装置か
ら主記憶装置にデータの転送を行う場合、外部記
憶装置の読み／書きがブロツク単位で行われるた
め、転送データ量はその外部記憶装置で指定され
たブロツクの整数倍に限定されていた。そのた
め、外部記憶装置内のデータ・ブロツクの中の任
意の部分、例えば512バイトのデータ・ブロツク
の中の100バイトの部分のデータだけを取り出し
て転送することができなかつた。従つて、主記憶
装置の領域をデータ転送のために必要以上に使用
することになつてしまうという問題があつた。
のような固定長のブロツク単位（例えば512バイ
ト単位）によるデータ転送を行う外部記憶装置か
ら主記憶装置にデータの転送を行う場合、外部記
憶装置の読み／書きがブロツク単位で行われるた
め、転送データ量はその外部記憶装置で指定され
たブロツクの整数倍に限定されていた。そのた
め、外部記憶装置内のデータ・ブロツクの中の任
意の部分、例えば512バイトのデータ・ブロツク
の中の100バイトの部分のデータだけを取り出し
て転送することができなかつた。従つて、主記憶
装置の領域をデータ転送のために必要以上に使用
することになつてしまうという問題があつた。
本発明は、上記の考察に基づくものであつて、
外部記憶装置内のデータ・ブロツク内の任意の部
分だけのデータを主記憶装置に転送し得るように
し、データ転送のために必要な主記憶装置の領域
を最少限にとどめることができるデータ転送方式
を提供することを目的とするものである。
外部記憶装置内のデータ・ブロツク内の任意の部
分だけのデータを主記憶装置に転送し得るように
し、データ転送のために必要な主記憶装置の領域
を最少限にとどめることができるデータ転送方式
を提供することを目的とするものである。
そしてそのため本発明のデータ転送方式は、
ブロツク単位で読み／書きする外部記憶装置４
と、 主記憶装置９と、 一時的記憶手段８と、 一時的記憶手段８のアドレスもしくは主記憶装
置９のアドレスが記入されたアドレス部および転
送バイト量が記入されたバイト・カウント部を持
つエントリの複数個を有するテーブル２と、 テーブル２の読出し対象のエントリを指定する
ポインタ１と、 テーブル２から読出されたエントリのアドレス
部の値がセツトされるアドレス・レジスタ
（ADR）及び読出されたエントリのバイト・カウ
ント部の値がセツトされるバイトカウント・レジ
スタ（BC）とを有し、単位長のデータが外部記
憶装置４から一時的記憶手段８または主記憶装置
９に送られる毎にアドレス・レジスタ（ADR）
及びバイトカウント・レジスタ（BC）の更新を
行い、バイトカウント・レジスタ（BC）の値が
０になつた時にポインタ１の更新を行つてテーブ
ル２から次のエントリを読出す転送制御用回路３
と、 アドレス・レジスタ（ADR）に接続されるア
ドレス・バス６と、 データ・バス７と を具備し、 アドレス・レジスタ（ADR）のアドレスが一
時的記憶手段８を指定している場合には、外部記
憶装置４から読出されたデータがデータ・バス７
を介して一時的記憶手段８に格納され、アドレ
ス・レジスタ（ADR）のアドレスが主記憶装置
９を指定している場合には、外部記憶装置４から
読出されたデータがデータ・バス７を介して主記
憶装置９に格納されるよう構成されたことを特徴
とするものである。
と、 主記憶装置９と、 一時的記憶手段８と、 一時的記憶手段８のアドレスもしくは主記憶装
置９のアドレスが記入されたアドレス部および転
送バイト量が記入されたバイト・カウント部を持
つエントリの複数個を有するテーブル２と、 テーブル２の読出し対象のエントリを指定する
ポインタ１と、 テーブル２から読出されたエントリのアドレス
部の値がセツトされるアドレス・レジスタ
（ADR）及び読出されたエントリのバイト・カウ
ント部の値がセツトされるバイトカウント・レジ
スタ（BC）とを有し、単位長のデータが外部記
憶装置４から一時的記憶手段８または主記憶装置
９に送られる毎にアドレス・レジスタ（ADR）
及びバイトカウント・レジスタ（BC）の更新を
行い、バイトカウント・レジスタ（BC）の値が
０になつた時にポインタ１の更新を行つてテーブ
ル２から次のエントリを読出す転送制御用回路３
と、 アドレス・レジスタ（ADR）に接続されるア
ドレス・バス６と、 データ・バス７と を具備し、 アドレス・レジスタ（ADR）のアドレスが一
時的記憶手段８を指定している場合には、外部記
憶装置４から読出されたデータがデータ・バス７
を介して一時的記憶手段８に格納され、アドレ
ス・レジスタ（ADR）のアドレスが主記憶装置
９を指定している場合には、外部記憶装置４から
読出されたデータがデータ・バス７を介して主記
憶装置９に格納されるよう構成されたことを特徴
とするものである。
以下、本発明の実施例を図面を参照しつつ説明
する。
する。
図は本発明の１実施例のシステム構成を示す図
である。図において、１はポインタ、２はテーブ
ル、３は転送制御用回路、４は磁気デイスク装
置、５はデイスク・コントローラ、６はアドレ
ス・バス、７はデータ・バス、８はバツフア、９
は主記憶装置、５１は転送バツフアを示す。
である。図において、１はポインタ、２はテーブ
ル、３は転送制御用回路、４は磁気デイスク装
置、５はデイスク・コントローラ、６はアドレ
ス・バス、７はデータ・バス、８はバツフア、９
は主記憶装置、５１は転送バツフアを示す。
本発明は、主記憶装置とは別にバツフアのよう
な一時的記憶手段を設け、外部記憶装置からのデ
ータ転送が開始される以前にあらかじめ転送先
Ａ、転送バイト数A′、転送先Ｂ、転送バイト数
B′、転送先Ｃ、転送バイト数C′、……のように転
送先と転送バイト数を指示しておく。そしてデー
タ転送は、これらのあらかじめ指示された転送先
と転送バイト数により制御され、指定された転送
バイト数の転送が終了するときに転送先が主記憶
装置とバツフアとの間で切り換えるようにする。
な一時的記憶手段を設け、外部記憶装置からのデ
ータ転送が開始される以前にあらかじめ転送先
Ａ、転送バイト数A′、転送先Ｂ、転送バイト数
B′、転送先Ｃ、転送バイト数C′、……のように転
送先と転送バイト数を指示しておく。そしてデー
タ転送は、これらのあらかじめ指示された転送先
と転送バイト数により制御され、指定された転送
バイト数の転送が終了するときに転送先が主記憶
装置とバツフアとの間で切り換えるようにする。
例えば、１ブロツクが512バイトでフオーマツ
テイングされている磁気デイスク装置からブロツ
クの後半の256バイトを読出したい場合には、あ
らかじめ 転送先Ａ＝バツフア・アドレス 転送バイト数A′＝256 転送先Ｂ＝主記憶のアドレス 転送バイト数B′＝256 のように設定する。この設定によりブロツクの前
半はバツフアに読込まれ、ブロツクの後半の256
バイトだけを主記憶装置に転送することができ
る。このような本発明の１実施例システム構成を
示したのが図である。
テイングされている磁気デイスク装置からブロツ
クの後半の256バイトを読出したい場合には、あ
らかじめ 転送先Ａ＝バツフア・アドレス 転送バイト数A′＝256 転送先Ｂ＝主記憶のアドレス 転送バイト数B′＝256 のように設定する。この設定によりブロツクの前
半はバツフアに読込まれ、ブロツクの後半の256
バイトだけを主記憶装置に転送することができ
る。このような本発明の１実施例システム構成を
示したのが図である。
図において、テーブル２は、先に述べたデータ
の転送先（NADR）と転送バイト数（NBC）を
データ転送の開始前の指示に従つてあらかじめ格
納するメモリであり、ポインタ１は、テーブル２
から必要なデータを読出す時のアドレスを示すレ
ジスタである。転送制御用回路３は、データ転送
を制御すものであり、その中のADRとBCはテー
ブル２から読出された情報をセツトするレジスタ
である。レジスタADRにはテーブル２から読出
された転送先（NADR）、レジスタBCにはテー
ブル２から読出された転送バイト数（NBC）が
それぞれセツトされる。
の転送先（NADR）と転送バイト数（NBC）を
データ転送の開始前の指示に従つてあらかじめ格
納するメモリであり、ポインタ１は、テーブル２
から必要なデータを読出す時のアドレスを示すレ
ジスタである。転送制御用回路３は、データ転送
を制御すものであり、その中のADRとBCはテー
ブル２から読出された情報をセツトするレジスタ
である。レジスタADRにはテーブル２から読出
された転送先（NADR）、レジスタBCにはテー
ブル２から読出された転送バイト数（NBC）が
それぞれセツトされる。
次に全体の動作を説明する。データ転送が開始
される前にテーブル２から読出された情報が転送
制御用回路３のレジスタADRとBCにセツトされ
る。次に転送制御用回路３はデイスク・コントロ
ーラ５からの転送要求信号を受けとると、レジス
タADRの値をアドレス・バス６にセツトすると
ともにレジスタBCの値を「１」だけ減少させる。
その後に１バイトのデータ転送が、デイスク・コ
ントローラ５からデータ・バス７を介して、アド
レス・バス６上のアドレス情報に従つてアドレス
に対して行われる。以上のようにして１バイトの
データ転送が終了するごとにレジスタBCの値を
１ずつ減少させ、レジスタADRの値を１ずつ増
大する。レジスタBCの値が０になると、この状
態を転送制御用回路３が検出し、ポインタ１の値
を更新させる。更新されたポインタ１の値によつ
てテーブル２の情報がフエツチされ、あらたにそ
の情報がレジスタADRとBCにセツトされる。こ
のようにして、レジスタADRによつて示される
アドレスを先頭にしたアドレスに対して、レジス
タBCによつて示されるバイト数のデータ転送が
行われ、最終的にはテーブル２が空になるまで続
けられる。テーブル２が空になるという状態は、
次にレジスタADRとBCにセツトすべきテーブル
２の情報（NADRとNBCの値）が存在しないと
いう意味である。これを示すには、最後にフエツ
チされるべきNADRとNBCの次の内容として、
例えばオール「０」を格納しておけばよい。
される前にテーブル２から読出された情報が転送
制御用回路３のレジスタADRとBCにセツトされ
る。次に転送制御用回路３はデイスク・コントロ
ーラ５からの転送要求信号を受けとると、レジス
タADRの値をアドレス・バス６にセツトすると
ともにレジスタBCの値を「１」だけ減少させる。
その後に１バイトのデータ転送が、デイスク・コ
ントローラ５からデータ・バス７を介して、アド
レス・バス６上のアドレス情報に従つてアドレス
に対して行われる。以上のようにして１バイトの
データ転送が終了するごとにレジスタBCの値を
１ずつ減少させ、レジスタADRの値を１ずつ増
大する。レジスタBCの値が０になると、この状
態を転送制御用回路３が検出し、ポインタ１の値
を更新させる。更新されたポインタ１の値によつ
てテーブル２の情報がフエツチされ、あらたにそ
の情報がレジスタADRとBCにセツトされる。こ
のようにして、レジスタADRによつて示される
アドレスを先頭にしたアドレスに対して、レジス
タBCによつて示されるバイト数のデータ転送が
行われ、最終的にはテーブル２が空になるまで続
けられる。テーブル２が空になるという状態は、
次にレジスタADRとBCにセツトすべきテーブル
２の情報（NADRとNBCの値）が存在しないと
いう意味である。これを示すには、最後にフエツ
チされるべきNADRとNBCの次の内容として、
例えばオール「０」を格納しておけばよい。
列えば、テーブル２の第１番目（最上段）のエ
ントリの転送先NADRがバツフアのアドレスを
示し、第１番目のエントリの転送バイト数NBC
が10バイトを示し、テーブル２の第２番目のエン
トリの転送先NADRが主記憶装置のアドレスを
示し、第２番目のエントリの転送バイト数NBC
が240バイトを示し、テーブル２の第３番目のエ
ントリの転送先NADRがバツフアのアドレスを
示し、第３番目のエントリの転送バイト数NBC
が６バイトを示していると仮定する。磁気デイス
ク装置４からのデータの読出しはブロツク単位で
行われるが、ブロツクの第１番目（先頭のバイ
ト）ないし第10番目のバイトはデータ・バス７を
介してバツフア８に格納され、第11番目ないし第
240番目のバイトはデータ・バス７を介して主記
憶装置９に格納され、第241番目ないし第246番目
のバイトはデータ・バス７を介してバツフア８に
格納される。
ントリの転送先NADRがバツフアのアドレスを
示し、第１番目のエントリの転送バイト数NBC
が10バイトを示し、テーブル２の第２番目のエン
トリの転送先NADRが主記憶装置のアドレスを
示し、第２番目のエントリの転送バイト数NBC
が240バイトを示し、テーブル２の第３番目のエ
ントリの転送先NADRがバツフアのアドレスを
示し、第３番目のエントリの転送バイト数NBC
が６バイトを示していると仮定する。磁気デイス
ク装置４からのデータの読出しはブロツク単位で
行われるが、ブロツクの第１番目（先頭のバイ
ト）ないし第10番目のバイトはデータ・バス７を
介してバツフア８に格納され、第11番目ないし第
240番目のバイトはデータ・バス７を介して主記
憶装置９に格納され、第241番目ないし第246番目
のバイトはデータ・バス７を介してバツフア８に
格納される。
以上の説明から明らかなように、本発明によれ
ば、バツフアを設けると共に、データの転送先と
転送量を任意に設定できるテーブルを設け、この
テーブルの設定に従つて転送先をバツフアと主記
憶装置との間で切り換えてデータ転送を行うこと
ができるようにしたので、外部記憶装置が固定長
のブロツク単位による読み／書きを行う磁気デイ
スク装置であつても、ブロツク内データの所望の
位置のデータだけを主記憶装置との間で転送する
ことができる。
ば、バツフアを設けると共に、データの転送先と
転送量を任意に設定できるテーブルを設け、この
テーブルの設定に従つて転送先をバツフアと主記
憶装置との間で切り換えてデータ転送を行うこと
ができるようにしたので、外部記憶装置が固定長
のブロツク単位による読み／書きを行う磁気デイ
スク装置であつても、ブロツク内データの所望の
位置のデータだけを主記憶装置との間で転送する
ことができる。
図は本発明の１実施例システム構成を示す図で
ある。 １……ポインタ、２……テーブル、３……転送
制御用回路、４……磁気デイスク装置、５……デ
イスク・コントローラ、６……アドレス・バス、
７……データ・バス、８……バツフア、９……主
記憶装置、５１……転送バツフア。
ある。 １……ポインタ、２……テーブル、３……転送
制御用回路、４……磁気デイスク装置、５……デ
イスク・コントローラ、６……アドレス・バス、
７……データ・バス、８……バツフア、９……主
記憶装置、５１……転送バツフア。
Claims (1)
- 【特許請求の範囲】 １ ブロツク単位で読み／書きする外部記憶装置
４と、 主記憶装置９と、 一時的記憶手段８と、 一時的記憶手段８のアドレスもしくは主記憶装
置９のアドレスが記入されたアドレス部および転
送バイト量が記入されたバイト・カウント部を持
つエントリの複数個を有するテーブル２と、 テーブル２の読出し対象のエントリを指定する
ポインタ１と、 テーブル２から読出されたエントリのアドレス
部の値がセツトされるアドレス・レジスタ
（ADR）及び読出されたエントリのバイト・カウ
ント部の値がセツトされるバイトカウント・レジ
スタ（BC）とを有し、単位長のデータが外部記
憶装置４から一時的記憶手段８または主記憶装置
９に送られる毎にアドレス・レジスタ（ADR）
及びバイトカウント・レジスタ（BC）の更新を
行い、バイトカウント・レジスタ（BC）の値が
０になつた時にポインタ１の更新を行つてテーブ
ル２から次のエントリを読出す転送制御用回路３
と、 アドレス・レジスタ（ADR）に接続されるア
ドレス・バス６と、 データ・バス７と、 を具備し、 アドレス・レジスタ（ADR）のアドレスが一
時的記憶手段８を指定している場合には、外部記
憶装置４から読出されたデータがデータ・バス７
を介して一時的記憶手段８に格納され、アドレ
ス・レジスタ（ADR）のアドレスが主記憶装置
９を指定している場合には、外部記憶装置４から
読出されたデータがデータ・バス７を介して主記
憶装置９に格納されるよう構成されたことを特徴
とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22468983A JPS60116056A (ja) | 1983-11-29 | 1983-11-29 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22468983A JPS60116056A (ja) | 1983-11-29 | 1983-11-29 | デ−タ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60116056A JPS60116056A (ja) | 1985-06-22 |
| JPH0122655B2 true JPH0122655B2 (ja) | 1989-04-27 |
Family
ID=16817687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22468983A Granted JPS60116056A (ja) | 1983-11-29 | 1983-11-29 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60116056A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3242100B2 (ja) * | 1989-08-04 | 2001-12-25 | 富士通株式会社 | 転送データ群中の最終データ判定装置 |
-
1983
- 1983-11-29 JP JP22468983A patent/JPS60116056A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60116056A (ja) | 1985-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6728797B2 (en) | DMA controller | |
| JPH0122655B2 (ja) | ||
| JPH01125644A (ja) | データ転送装置 | |
| JPS6040064B2 (ja) | デ−タ転送制御方式 | |
| JP2689523B2 (ja) | Ｄｍａ転送装置 | |
| JPS60201453A (ja) | 記憶装置アクセス制御方式 | |
| JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JPS62276655A (ja) | Ｄｍａ転送方式 | |
| JPH04333950A (ja) | 情報処理システム | |
| JPS61214047A (ja) | メモリデ−タ転送回路 | |
| JPH0380470A (ja) | 記憶制御装置 | |
| JPH05134970A (ja) | データ転送制御装置 | |
| JPS61107593A (ja) | 磁気バブルメモリ装置 | |
| JPH0411899B2 (ja) | ||
| JPS61193230A (ja) | 磁気デイスク制御装置 | |
| JPH04323756A (ja) | 並び替え機能付きデータ転送装置 | |
| JPS61125667A (ja) | チヤネル装置 | |
| JPH04205452A (ja) | Ｄｍａコントローラ | |
| JPS58115677A (ja) | 同一メモリ内でのｄｍａデ−タ転送方式 | |
| JPH0565895B2 (ja) | ||
| JPH06103217A (ja) | データ転送装置 | |
| JPH04160661A (ja) | データ処理システム | |
| JPH0471226B2 (ja) | ||
| JPH01282940A (ja) | メモリクリア方式 |