JPH01231348A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01231348A JPH01231348A JP5611888A JP5611888A JPH01231348A JP H01231348 A JPH01231348 A JP H01231348A JP 5611888 A JP5611888 A JP 5611888A JP 5611888 A JP5611888 A JP 5611888A JP H01231348 A JPH01231348 A JP H01231348A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- contact hole
- sputtering
- molybdenum
- peeled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要〕
タングステンまたはモリブデンをコンタクトホール内に
穴埋めする半導体装置の製造方法に関し、できるだけ結
晶粒が小さい穴埋め材料によって、コンタクトホールの
穴埋めを表面が平坦になるよう行うことが可能な半導体
装置の製造方法を提供することを目的とし、 コンタクトホールをタングステンで穴埋めする半導体装
置の製造方法において、タングステンをスパッタリング
でコンタクトホール内を埋め込み可能な厚さに全面に形
成する工程、コンタクトホール以外に形成され下地から
部分的にはがれたタングステンを溶液エツチングで除去
する工程を含むことを特徴とする半導体装置の製造方法
、およびコンタクトホールをモリブデンで穴埋めする半
導体装置の製造方法において、モリブデンをスパッタリ
ングでコンタクトホール内を埋め込み可能な厚さに全面
に形成する工程、コンタクトホール以外に形成され下地
から部分的にはがれたモリブデンを溶液エツチングで除
去する工程を含むことを特徴とする半導体装置の製造方
法を含み構成する。
穴埋めする半導体装置の製造方法に関し、できるだけ結
晶粒が小さい穴埋め材料によって、コンタクトホールの
穴埋めを表面が平坦になるよう行うことが可能な半導体
装置の製造方法を提供することを目的とし、 コンタクトホールをタングステンで穴埋めする半導体装
置の製造方法において、タングステンをスパッタリング
でコンタクトホール内を埋め込み可能な厚さに全面に形
成する工程、コンタクトホール以外に形成され下地から
部分的にはがれたタングステンを溶液エツチングで除去
する工程を含むことを特徴とする半導体装置の製造方法
、およびコンタクトホールをモリブデンで穴埋めする半
導体装置の製造方法において、モリブデンをスパッタリ
ングでコンタクトホール内を埋め込み可能な厚さに全面
に形成する工程、コンタクトホール以外に形成され下地
から部分的にはがれたモリブデンを溶液エツチングで除
去する工程を含むことを特徴とする半導体装置の製造方
法を含み構成する。
［産業上の利用分野］
本発明はタングステンまたはモリブデンをコンタクトホ
ール内に穴埋めする半導体装置の製造方法に関する。
ール内に穴埋めする半導体装置の製造方法に関する。
〔従来の技術］
第２図各図はＣＶＤ法でタングステンを形成した表面斜
視図で、その（ａ）は堆積した状態図、（ｂ）は１１０
０°Ｃのアニール後の状態図、第３図各図はスパッタリ
ング法でタングステンを形成した表面斜視図で、その（
ａ）は堆積した状態図、ら）は１１００°Ｃのアニール
後の状態図である。なお第２図および第３図は写真に基
づいた図面である。
視図で、その（ａ）は堆積した状態図、（ｂ）は１１０
０°Ｃのアニール後の状態図、第３図各図はスパッタリ
ング法でタングステンを形成した表面斜視図で、その（
ａ）は堆積した状態図、ら）は１１００°Ｃのアニール
後の状態図である。なお第２図および第３図は写真に基
づいた図面である。
従来、例えばコンタクトホールをタングステンで穴埋め
する場合、選択化学気相成長（選択Ｃ■Ｄ）法やスパッ
タリング法（ＰＶＤ）を用いることが試みられている。
する場合、選択化学気相成長（選択Ｃ■Ｄ）法やスパッ
タリング法（ＰＶＤ）を用いることが試みられている。
しかし実際にタングステンを使って選択ＣＶＤ法で穴埋
めする場合、埋め込みは可能であるが結晶粒の実測平均
が５００人程度あって、スパッタリング法の場合の２６
０人程度と比べると大きく、ＩＣの集積化にともなって
コンタクトホールが微細化する場合に結晶粒が大きいと
埋め込み方法としては適当でない。埋め込み材料の結晶
粒はできるだけ小さい方が望ましいのである。
めする場合、埋め込みは可能であるが結晶粒の実測平均
が５００人程度あって、スパッタリング法の場合の２６
０人程度と比べると大きく、ＩＣの集積化にともなって
コンタクトホールが微細化する場合に結晶粒が大きいと
埋め込み方法としては適当でない。埋め込み材料の結晶
粒はできるだけ小さい方が望ましいのである。
また第２図および第３図に示す写真に基づいた図面を参
照すると、第３図に示すスパッタリング法の場合、表面
の凹凸状態を示すピークからピークまでの値が１００〜
２００人程度と比較的平坦で上層配線の形成にも支障は
ないが、第２図に示す選択ＣＶＤ法の場合、１０００〜
２０００人程度とスパッタリング法の１０倍の凹凸があ
って、微細な構造の素子を形成する場合に支障が出るお
それがある。
照すると、第３図に示すスパッタリング法の場合、表面
の凹凸状態を示すピークからピークまでの値が１００〜
２００人程度と比較的平坦で上層配線の形成にも支障は
ないが、第２図に示す選択ＣＶＤ法の場合、１０００〜
２０００人程度とスパッタリング法の１０倍の凹凸があ
って、微細な構造の素子を形成する場合に支障が出るお
それがある。
さらに選択ＣＶＤ法の場合、コンタクトホールの底部の
基板表面をタングステンが浸食して食い込みが生じ易い
という問題がある。
基板表面をタングステンが浸食して食い込みが生じ易い
という問題がある。
そこで結晶粒が小さく表面が平坦なスパッタリング法を
用いてコンタクトホールを穴埋めしようとすると、コン
タクトホールの埋め込みが難しく、完全に埋め込むには
膜厚を厚く形成しなければならない。ところがタングス
テンを厚く形成すると下地との密着性が悪いため、スパ
ッタリング後にウェハの反りが戻るとタングステン層に
圧縮応力がはたらいて下地からはがれ、後に説明する第
１図（ａ）に示す如く凸凹に波を打った状態となり、こ
の上に配線等を形成することは不可能であった。
用いてコンタクトホールを穴埋めしようとすると、コン
タクトホールの埋め込みが難しく、完全に埋め込むには
膜厚を厚く形成しなければならない。ところがタングス
テンを厚く形成すると下地との密着性が悪いため、スパ
ッタリング後にウェハの反りが戻るとタングステン層に
圧縮応力がはたらいて下地からはがれ、後に説明する第
１図（ａ）に示す如く凸凹に波を打った状態となり、こ
の上に配線等を形成することは不可能であった。
このように従来の半導体装置の製造方法は、コンタクト
ホールを選択ＣＶＤ法やスパッタリング法を使って穴埋
めしようとしても結晶粒や表面の凸凹が大きくて好まし
くなかったり、層のはがれなどが生じるなど種々の問題
があって実用的でなかった。
ホールを選択ＣＶＤ法やスパッタリング法を使って穴埋
めしようとしても結晶粒や表面の凸凹が大きくて好まし
くなかったり、層のはがれなどが生じるなど種々の問題
があって実用的でなかった。
そこで本発明は、できるだけ結晶粒が小さい穴埋め材料
によって、コンタクトホールの穴埋めを表面が平坦にな
るよう行うことが可能な半導体装置の製造方法を提供す
ることを目的とする。
によって、コンタクトホールの穴埋めを表面が平坦にな
るよう行うことが可能な半導体装置の製造方法を提供す
ることを目的とする。
〔課題を解決するための手段］
上記課題は、コンタクトホールをタングステンで穴埋め
する半導体装置の製造方法において、タングステンをス
パッタリングでコンタクトホール内を埋め込み可能な厚
さに全面に形成する工程、コンタクトホール以外に形成
され下地からはがれたタングステンを溶液エツチングで
除去する工程を含むことを特徴とする半導体装置の製造
方法、およびコンタクトホールをモリブデンで穴埋めす
る半導体装置の製造方法において、モリブデンをスパッ
タリングでコンタクトホール内を埋め込み可能な厚さに
全面に形成する工程、コンタクトホ−ル以外に形成され
下地からはがれたモリブデンを溶液エツチングで除去す
る工程を含むことを特徴とする半導体装置の製造方法に
よって解決される。
する半導体装置の製造方法において、タングステンをス
パッタリングでコンタクトホール内を埋め込み可能な厚
さに全面に形成する工程、コンタクトホール以外に形成
され下地からはがれたタングステンを溶液エツチングで
除去する工程を含むことを特徴とする半導体装置の製造
方法、およびコンタクトホールをモリブデンで穴埋めす
る半導体装置の製造方法において、モリブデンをスパッ
タリングでコンタクトホール内を埋め込み可能な厚さに
全面に形成する工程、コンタクトホ−ル以外に形成され
下地からはがれたモリブデンを溶液エツチングで除去す
る工程を含むことを特徴とする半導体装置の製造方法に
よって解決される。
本発明では、タングステンまたはモリブデンをスパッタ
リングでコンタクトホール内を埋め込み可能な厚さに全
面に成長し、コンタクトホール以外に形成され下地から
部分的にはがれたタングステンまたはモリブデンを溶液
エツチングで除去する方法を用いることにより、スパッ
タリングで埋め込む場合の利点である小さな結晶粒と表
面の平坦性が得られると共に、スパッタリングの場合に
問題があった厚いタングステンやモリブデンの層の下地
からはがれ部分を溶液エツチングで除去すればきれいに
除去できることがわかった。これは下地からはがれてで
きた空間にエツチング溶液が入り込んではがれている部
分のエツチング速度・が速くなり、反対にエツチング溶
液が最も進入しにくいコンタクトホール部分のタングス
テンやモリブデンが残るからである。その結果、第１図
（ｂ）に示す如く、コンタクトホールにタングステンま
たはモリブデンが穴埋めされ、表面が平坦な穴埋め状態
が得られた。
リングでコンタクトホール内を埋め込み可能な厚さに全
面に成長し、コンタクトホール以外に形成され下地から
部分的にはがれたタングステンまたはモリブデンを溶液
エツチングで除去する方法を用いることにより、スパッ
タリングで埋め込む場合の利点である小さな結晶粒と表
面の平坦性が得られると共に、スパッタリングの場合に
問題があった厚いタングステンやモリブデンの層の下地
からはがれ部分を溶液エツチングで除去すればきれいに
除去できることがわかった。これは下地からはがれてで
きた空間にエツチング溶液が入り込んではがれている部
分のエツチング速度・が速くなり、反対にエツチング溶
液が最も進入しにくいコンタクトホール部分のタングス
テンやモリブデンが残るからである。その結果、第１図
（ｂ）に示す如く、コンタクトホールにタングステンま
たはモリブデンが穴埋めされ、表面が平坦な穴埋め状態
が得られた。
以下、本発明を図示の実施例により具体的に説明する。
第１図（ａ）〜（Ｃ）は本実施例の工程断面図で、図に
おいて、１１はコンタクトホール、１２はタングステン
、１３はリン・ケイ酸ガラス層、１４はシリコン基板、
１５は空間、１６はＡｆｆｉ配線、２２はモリブデンで
ある。
おいて、１１はコンタクトホール、１２はタングステン
、１３はリン・ケイ酸ガラス層、１４はシリコン基板、
１５は空間、１６はＡｆｆｉ配線、２２はモリブデンで
ある。
本実施例の半導体装置の製造方法は、第１図（ａ）に示
す如く、シリコン基板１４上にリン・ケイ酸ガラス層１
３を１μｍの厚さで形成し、縦横１μｍのコンタクトホ
ール１１を図示省略したエンチングマスクを介してＣＦ
３５１ｓｅｃＭとＣＦ４４８５ｅｃｓの雰囲気中で出力
１に讐、圧力０．３Ｔｏｒｒの条件下でリアクティブイ
オンエツチング（ＲＩＥ ）を行い形成する。
す如く、シリコン基板１４上にリン・ケイ酸ガラス層１
３を１μｍの厚さで形成し、縦横１μｍのコンタクトホ
ール１１を図示省略したエンチングマスクを介してＣＦ
３５１ｓｅｃＭとＣＦ４４８５ｅｃｓの雰囲気中で出力
１に讐、圧力０．３Ｔｏｒｒの条件下でリアクティブイ
オンエツチング（ＲＩＥ ）を行い形成する。
次に埋め込み材料であるタングステン（讐）を０．８
μｍの厚さでスパッタリング法を使い表面に堆積させる
。この厚さでタングステンを堆積させれば完全にコンタ
クトホール内を埋め込むことができる。スパッタリング
装置はターゲット・ウェハ対同型の枚葉式のものを使用
し、出力４ ＫＷ、圧力５ｍＴｏｒｒ、アルゴン（Ａｒ
）４０ｓｅｃＭ を使い１２０秒間熱処理せずにスパ
ッタリングを行った。このように形成したタングステン
層は、ウェハの反りの戻りなどで圧縮応力を受けると、
第１図（ａ）に示す如（下地のリン・ケイ酸ガラス層１
３からはがれて空間１５が形成される。
μｍの厚さでスパッタリング法を使い表面に堆積させる
。この厚さでタングステンを堆積させれば完全にコンタ
クトホール内を埋め込むことができる。スパッタリング
装置はターゲット・ウェハ対同型の枚葉式のものを使用
し、出力４ ＫＷ、圧力５ｍＴｏｒｒ、アルゴン（Ａｒ
）４０ｓｅｃＭ を使い１２０秒間熱処理せずにスパ
ッタリングを行った。このように形成したタングステン
層は、ウェハの反りの戻りなどで圧縮応力を受けると、
第１図（ａ）に示す如（下地のリン・ケイ酸ガラス層１
３からはがれて空間１５が形成される。
はがれたタングステン１２の層は、溶液エツチングによ
って除去する。エツチング溶液は）１．０． ：ＩＩＮ
（ｈ： Ｈ２Ｏ＝１： ５： ５の割合で混合したもの
を使い、７０°Ｃでボイルして行う。この時のコンタク
トホール以外のエツチング速度は４９７０人／分で、コ
ンタクトホール内のエツチング速度は１０３０人／分で
ある。このように部分的にはがれが生じている部分はコ
ンタクトホールの約５倍の早さで除去されるため、第１
図（ｂ）の如く、コンタクトホール内のタングステンは
残ってリン・ケイ酸ガラス１３上のタングステンだけを
除去して表面を平坦化することが可能である。
って除去する。エツチング溶液は）１．０． ：ＩＩＮ
（ｈ： Ｈ２Ｏ＝１： ５： ５の割合で混合したもの
を使い、７０°Ｃでボイルして行う。この時のコンタク
トホール以外のエツチング速度は４９７０人／分で、コ
ンタクトホール内のエツチング速度は１０３０人／分で
ある。このように部分的にはがれが生じている部分はコ
ンタクトホールの約５倍の早さで除去されるため、第１
図（ｂ）の如く、コンタクトホール内のタングステンは
残ってリン・ケイ酸ガラス１３上のタングステンだけを
除去して表面を平坦化することが可能である。
、最後に第１図（Ｃ）の如く、へ〇配線１６をその上に
形成しても下地の表面が平坦であって、コンタクトホー
ル内は結晶粒が小さく凹凸の少ないタングステンで埋め
込まれているため、コンタクトを確実にとることができ
る。
形成しても下地の表面が平坦であって、コンタクトホー
ル内は結晶粒が小さく凹凸の少ないタングステンで埋め
込まれているため、コンタクトを確実にとることができ
る。
本実施例では埋め込み材料にタングステンを用いて行っ
たが、タングステン以外にモリブデンも上記と同様の工
程を経ることによってコンタクトホールを好適に埋め込
むことができる。
たが、タングステン以外にモリブデンも上記と同様の工
程を経ることによってコンタクトホールを好適に埋め込
むことができる。
以上のように本発明によれば、コンタクトホールをスパ
ッタリングを使ってタングステンまたはモリブデンを埋
め込むため、結晶粒の小さい表面の平坦な穴埋めを行う
ことが可能であり、コンタクトホール以外の下地からは
がれた余分なタングステンまたはモリブデンは溶液エツ
チングによって表面を平坦化できるため好適な上層配線
の形成を可能にした。
ッタリングを使ってタングステンまたはモリブデンを埋
め込むため、結晶粒の小さい表面の平坦な穴埋めを行う
ことが可能であり、コンタクトホール以外の下地からは
がれた余分なタングステンまたはモリブデンは溶液エツ
チングによって表面を平坦化できるため好適な上層配線
の形成を可能にした。
第１図（ａ）〜（Ｃ）は本発明実施例の工程断面図、第
２図はＣＶＤ法でタングステンを形成した表面斜視図で
、その（ａ）は堆積した状態図、（ｂ）は１１００°Ｃ
のアニール後の状態図、 第３図はスパッタリング法でタングステンを形成した表
面斜視図で、その（ａ）は堆積した状態図、■）は１１
００°Ｃのアニール後の状態図である。 図において、 １１はコンタクトホール、 １２はタングステン、 １３はリン・ケイ酸ガラス層、 １４はシリコン基板、 １５は空間、 １６は／ｌ配線、 ２２はモリブデン を示す。
２図はＣＶＤ法でタングステンを形成した表面斜視図で
、その（ａ）は堆積した状態図、（ｂ）は１１００°Ｃ
のアニール後の状態図、 第３図はスパッタリング法でタングステンを形成した表
面斜視図で、その（ａ）は堆積した状態図、■）は１１
００°Ｃのアニール後の状態図である。 図において、 １１はコンタクトホール、 １２はタングステン、 １３はリン・ケイ酸ガラス層、 １４はシリコン基板、 １５は空間、 １６は／ｌ配線、 ２２はモリブデン を示す。
Claims (2)
- （１）コンタクトホール（１１）をタングステン（１２
）で穴埋めする半導体装置の製造方法において、 タングステン（１２）をスパッタリングでコンタクトホ
ール（１１）内を埋め込み可能な厚さに全面に形成する
工程、 コンタクトホール（１１）以外に形成され下地から部分
的にはがれたタングステン（１２）を溶液エッチングで
除去する工程を含むことを特徴とする半導体装置の製造
方法。 - （２）コンタクトホール（１１）をモリブデン（２２）
で穴埋めする半導体装置の製造方法において、 モリブデン（２２）をスパッタリングでコンタクトホー
ル（１１）内を埋め込み可能な厚さに全面に形成する工
程、 コンタクトホール（１１）以外に形成され下地から部分
的にはがれたモリブデン（２２）を溶液エッチングで除
去する工程を含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5611888A JP2592281B2 (ja) | 1988-03-11 | 1988-03-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5611888A JP2592281B2 (ja) | 1988-03-11 | 1988-03-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01231348A true JPH01231348A (ja) | 1989-09-14 |
| JP2592281B2 JP2592281B2 (ja) | 1997-03-19 |
Family
ID=13018155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5611888A Expired - Lifetime JP2592281B2 (ja) | 1988-03-11 | 1988-03-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2592281B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04233224A (ja) * | 1990-07-24 | 1992-08-21 | Micron Technol Inc | 半導体ウエハ上のタングステン層をエッチングバックする方法 |
-
1988
- 1988-03-11 JP JP5611888A patent/JP2592281B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04233224A (ja) * | 1990-07-24 | 1992-08-21 | Micron Technol Inc | 半導体ウエハ上のタングステン層をエッチングバックする方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2592281B2 (ja) | 1997-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5071792A (en) | Process for forming extremely thin integrated circuit dice | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH01231348A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH0579165B2 (ja) | ||
| JPH02205339A (ja) | 半導体装置の製造方法 | |
| JPS63133550A (ja) | 半導体装置の製造方法 | |
| JPS5951549A (ja) | 集積回路装置の製造方法 | |
| KR100480913B1 (ko) | 적층된 티아이/티아이엔을 이용한 콘택 매립방법 | |
| JPS6058636A (ja) | 絶縁分離領域の形成方法 | |
| JPS6379347A (ja) | 半導体装置の製造方法 | |
| JP2946555B2 (ja) | Ｃｖｄ装置とｃｖｄ方法 | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| JPH0334675B2 (ja) | ||
| JPH01200649A (ja) | 半導体装置の製造方法 | |
| JPH04307735A (ja) | 半導体装置の製造方法 | |
| JPS59215746A (ja) | 半導体装置の製造方法 | |
| JPH0476208B2 (ja) | ||
| JPS61216344A (ja) | 半導体装置の製造方法 | |
| JPH04236450A (ja) | 半導体装置の製造方法 | |
| JPS60124846A (ja) | 半導体装置の製造方法 | |
| JPH0220043A (ja) | 半導体装置の製造方法 | |
| JPH03198364A (ja) | 半導体装置の製造方法 | |
| JPH0529482A (ja) | 半導体装置の製造方法 |