JPH01236333A - パッケージ二重化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 装置の信頼性を向上させるために同一パッケージを現用
と予備の２枚を実装し必要に応じて切り替えてどちらか
一方を使用するパッケージ二重化方式の切替方法に関し
、 切替時の処理時間の短縮を目的とし、 装置内にマイクロプロセッサを内蔵しバスインタフェー
スにおいて制御信号Ｃを発生する制御信号発生部が、制
御バスにより、夫々が複数のレジスタを有しバスインタ
フェースを有する二重化されたパッケージを監視し、制
御信号Ｃで監視制御対象を切替えてパッケージ別の複数
のレジスタのデータをデータバスから読み書き可能にさ
せるパッケージ二重化方式において、二重化されたパッ
ケージの複数のレジスタのデータにパッケージ側の使用
と未使用を表す１ビットの制御信号を追加し、該制御信
号を制御信号発生部が発生する制御信号Ｃにより書き替
えてパッケージ側の複数のレジスタのデータをデータバ
スから読み書き可能にさせるように構成する。

〔産業上の利用分野〕

本発明は装置の信頼性を向上させるために同一パッケー
ジを現用と予備の２枚を実装する二重化構成に関し、必
要に応じて切り替えてどちらか一方を使用するパッケー
ジ二重化方式の切替方法に関する。

〔従来の技術〕

従来のパッケージ二重化方式は、第３図に示す如＜、装
置内にマイクロプロセッサ４とバスインタフェース５を
有する制御信号発生部２を内蔵し、該マイクロプロセッ
サ４によりインタフェース５から制御信号Ｃを制御バス
８へ送出させ、該制御バス８に接続されたバスインタフ
ェース７−１．７−２により現用パッケージ３−１と予
備パッケージ３−２の複数のレジスタ６−１〜６−ｎを
パッケージ側に監視・制御して、必要に応じて２つのパ
ッケージ３−１、パッケージ３−２を切り替えてどちら
か一方のパッケージのレジスタ６−１〜６−ｎのデータ
をデータバス９から読み書き可能とする構成になってい
る。

〔発明が解決しようとする課題〕

従来のパッケージ二重化方式は、上述の如く、２つのパ
ッケージ３−１．３−２の複数のレジスタ６−１〜６−
ｎのデータをパッケージ側に切替えるが、現用パッケー
ジ３−１と予備パッケージ３−２の切替時に、切替元の
現用パッケージ３−１の各レジスタ６−１〜６−ｎの設
定解除と切替え先の予備のパッケージ３−２の各レジス
タ６−１〜６−ｎの再設定を必要とし、その設定解除と
再設定のためのマイクロプロセッサ４による処理時間が
長くなり、二重化装置の切替時の切替に要する時間が長
くなるという問題がある。

本発明はこの問題を解決することを課題とする。

（課題を解決するための手段〕 この課題は、現用パッケージ３−１　と予備パッケージ
３−２の各レジスタ６−１〜６−ｎの記憶するデータ内
に、そのレジスタの属するパッケージの「使用／未使用
」に応じてその符号をｒｌｌｏ　Ｊとする１ビットの制
御信号１０−１　、１０−２を追加し、初期設定時には
、二重化パッケージ３〜１．３−２の各レジスタ６−１
〜６−ｎは、該制御信号１０−１．１０−２以外のデー
タは、全く同じ内容に設定して置き、制御信号１０−１
．１０−２は、制御信号発生部２のプロセッサ４により
バスインタフェース５の発する制御信号Ｃにより、使用
するパッケージ側のレジスタには、「使用／未使用」の
「使用」の符号ｌを設定し、未使用のパッケージ側のレ
ジスタには「未使用」の符号０を設定して、制御信号１
０−１．１０〜２の符号ｒ１１０　Ｊに応じてバスイン
タフェース？−Ｌ７−２を「使用／未使用」の状態に切
り替えるようにする。

そして、使用するパッケージを切替える場合は、制御信
号発生部２の発生する制御信号Ｃで制御信号１０−１．
１０−２の符号ｌと符号Ｏを設定しなおすだけで切替が
終了し、切替えられた側のパッケージの各レジスタ６−
１〜６−ｎのデータが直ちにデータバス９から読み書き
可能になるようにする本発明の構成によって解決される
。

本発明のパッケージ二重化方式の構成を示す第１図の原
理図において、 １は、現用と予備の２つのパッケージ３−１．３−２の
各複数のレジスタ６−１〜６−ｎを制御信号Ｃにより切
替えられる二重化された装置、 ２は装置１の現用のパッケージ３−１　と予備のパッケ
ージ３−２を切替える制御信号Ｃを発生する制御信号発
生部、 ３−１は、制御信号発生部２の発生する制御信号Ｃによ
り切替えられる二重化パッケージのうちの現用のパッケ
ージ、 ３−２は、制御信号発生部２の発生する制御信号Ｃによ
り切替えられる二重化パッケージのうちの予備のパッケ
ージ、 ４は、制御信号発生部２の内部で制御データを処理しバ
スインタフェース５から制御信号Ｃを送出せしめるマイ
クロプロセ、７す、 ５は、マイクロプロセッサ４により制御信号Ｃを発止し
て制御バス８へ送出する、又は制御バス８から制御信号
Ｃを受けてマイクロブロセッＩ！−４へ送出する制御信
号発生部２のバスインタフェースである。

６４−１〜６−ｎ−１は、現用のパッケージ３−１に属
して各種のデータを記憶する複数のレジスタ、６−１−
２〜６−ｎ−２は、予備のパッケージ３−２に属して各
種のデータを記憶する複数のレジスタ、７−１は、制ｊ
１バス８から制御信号Ｃを受は現用のパッケージ３−１
の制御信号１０−１のレジスタへ送出し、又制御信号１
０−１のレジスタから制御信号Ｃを受けて制御バス８へ
送出する、又複数のレジスタ６−１−１〜６−ｎ−１へ
記憶すべきデータを書込む、またはレジスタ６−１−１
〜Ｇ−ｎ−１の記憶データを読出してデータバス９へ送
出する現用のパッケージ３−１のバスインタフェース、 ７−２は、制御バス８から制御信号Ｃを受は予備のパッ
ケージ３−２の制御信号１０−２のレジスタへ送出し、
また制御信号１０−２のレジスタから制御信号Ｃを受け
て制御バス８へ送出する、又該レジスタ６−１−２〜６
−ｎ−２へ記憶すべきデータを書込む、またはレジスタ
６−１〜２〜６−ｎ−２の記憶データを続出してデータ
バス９へ送出する予備のパッケージ３−２のバスインタ
フェース、 １０−１　は、現用のパッケージ３−１の各レジスタ６
−１〜１．〜６−ｎ−１の記憶データを使用する時と、
未使用の時とを区別する１ビットの制御信号であって前
記現用のパッケージの各レジスタ６−１−１〜６−ｎ−
１の記憶データに追加して設けられる。

１０−２は、予備のパフケージ３−２の各レジスタ６−
１−２〜６−ｎ−２の記憶データを使用する時と、未使
用の時とを区別する１ビットの制御信号であって前記予
備のパッケージの各レジスタ６−１−２〜６−ｎ−２の
記憶データに追加して設けられ、通常は現用のパッケー
ジ３−１の制御信号１０−１の符号と反対の符号を設定
する。

〔作用〕

現用のパッケージ３−１の制御信号１０−１は、現用パ
ッケージ３−１の各レジスタ６−１−１〜６−ｎ−１の
記憶データ内に、予備のパッケージ３−２の制御信号１
０−２は、予備パッケージ３−２の各レジスタ６−１−
２〜６−ｎ−２の記憶データ内に夫々のレジスタの属す
るパッケージの１使用／未使用」に応じて互に反対の符
号ｒ１１０　Ｊに設定される１ビットの制御信号として
追加され、二重化パッケージ３−Ｌ３−２の各レジスタ
６−１〜６−ｎは、初期設定時には、該制御信号１０−
１，１０−２の符号以外のデータは、全く同じ内容に設
定される。

そして、制御信号１０−１．１０−２の符号のｒｌｌｏ
　Ｊは、現用と予備のパッケージの切替時に、使用する
パッケージの制御信号１０−１のレジスタに対しては、
「使用／未使用」の「使用」の符号１を設定し、未使用
のパッケージの制御信号１０−２のレジスタには、「未
使用」の符号０を設定する。そしてその符号の設定は、
制御信号発生部２のマイクロプロセッサ４によりバスイ
ンタフェース５で発生する符号ｒ１１０　Ｊに応じて、
現用パッケージ３−１と予備パッケージ３−２のバスイ
ンタフェース７−１゜７−２経由で行われ、設定内容は
逆の経路でマイクロプロセッサ４で読出すことが出来る
。各パッケージでは制御信号１０−１または１０−２の
レジスタの符号「１１０」に応じてそのパッケージのレ
ジスタへ記憶すべきデータを書込む、または各レジスタ
の記憶データを読出して、データバス９へ出力する動作
ができる様に、または前記動作ができない様にする。

本発明のパッケージ二重化方式は、使用するパッケージ
を切替える時は、このパッケージの「使用／未使用」切
替用の制御信号１０−１．１０〜２の符号ｒ１１０　Ｊ
を、制御信号発生部２の発生する制御信号Ｃの符号１と
符号０により設定しなおせば切替が終了し、切替えられ
た側のパッケージのレジスタ６−１〜６−ｎのデータが
直ちにデータバス９から読み書きが可能になるので、切
替時の処理時間は短くて済み問題が解決される。

〔実施例〕

第２図は本発明の実施例のパッケージ二重化方式の構成
を示すブロック図である。

第２図のブロック図の二重化された装置１は、同一構成
の複数のレジスタ６−１〜Ｇ−ｎを持つ現用と予備のパ
ッケージ３−１．３−２で二重化された装置であって、
制御信号発生部２は、マイクロプロセッサ４とバスイン
タフェース５で構成され、バスインタフェース５が、マ
イクロプロセッサ４により駆動され、二重化装置ｌの現
用のパッケージ３−１と予備のパッケージ３−２の切替
を制御する制御信号Ｃを発生し制御バス８を介して現用
のパッケージ３−１　と予備のパッケージ３−２へ送出
する。

現用のパッケージ３−１　は、ｎ個のレジスタ６−１−
１〜６−ｎ−１とバスインタフェース７−１で構成され
、ｎ個のレジスタ６−１１〜６−ｎ−１は夫々データＤ
Ｉｌ〜Ｄｎｌを記憶すると同時に、レジスタ６−１−１
に１ビットの制御信号ｌ０−１が記憶できるようになっ
ており、該１ビットの制御信号１０−１は、制御信号発
生部２のバスインタフェース５が制御バス８へ送出し現
用パッケージ３−１のバスインタフェース７−１を通っ
て来た制御信号Ｃにより書替えられ、該制御信号Ｃが「
使用」を表す符号ｌの時は、現用パッケージ３〜１の制
御信号１０−１のレジスタは符号１に設定され、夫々の
データ０１１〜Ｄｎｌをバスインタフェース７−１を通
してデータバス９から読み書き可能になる。

予備のパッケージ３−２は、ｎ個のレジスタ６−１−２
〜６−ｎ−２とバスインタフェース７−２で構成され、
ｎ個のレジスタ６−１−２〜６−ｎ−２は夫々データ０
１２〜Ｄｎ２を記憶すると同時に、レジスタ６４−２に
１ビットの制御信号１０−２が記憶できるようになって
おり、該１ビットの制御信号１０−２は、制御信号発生
部２のバスインタフェース５が制御ハス８へ送出し予備
パッケージ３−２の外部インタフェース７−２を通って
来た制御信号Ｃにより書替えられ、該制御信号Ｃが「使
用」を表す符号１の時は、制御信号１０−２のレジスタ
は符号１に設定され、夫々のデータ０１２〜Ｄｎ２をバ
スインタフェース７−２を通してデータバス９から読み
書き可能になるが、現用のパッケージ３−１のバスイン
タフェース７−１が受は取る制御信号Ｃが「使用」を表
す符号１の時は、予備のパッケージ３−２のハスインタ
フェース７−２が受は取る制御信号Ｃは反対の符号０と
なるので、予備のパッケージ３−２の制御信号１０−２
のレジスタは符号Ｏに設定され、その夫々のデータＤ１
２〜Ｄｎ２はデータバス９から読み書き不能になる。

第２図の本発明の実施例のパッケージ二重化方式は、使
用している現用のパッケージ３−１を予備（７）パッケ
ージ３−２へ切替える時は、マイクロプロセッサ４を内
蔵する制御信号発生部２のバスインタフェース５におい
て、現用と予備の２つのバ。

ケージ３−１　、３−２の「使用／未使用」を切り替え
る制御ｌ信号Ｃの符号ｌと符号Ｏを逆に設定しなおせば
、２つのパッケージの切替が終了し、切替えられた側の
予備パッケージ３−２の各レジスタ６−１−２゜〜Ｇ−
ｎ−２のデータ０１２〜Ｄｎ２が直ちにデータバス９か
ら読み書き可能になるので、切替時の処理時間は短くて
済み問題が無い。

〔発明の効果〕

以上説明した如く、本発明によれば、二重化した２つの
パッケージを切替える時は、マイクロプロセッサを内蔵
する制御ｎ信号発生部のバスインタフェースにおいて、
２つのパフケージの１使用／未使用」を切り替える１ビ
ットの制御信号の符号１と符号Ｏを逆に設定しなおせば
２つのパッケージの切替が直ちに完了し、切替えられた
パッケージが正常動作を開始するので、切替に伴うマイ
クロプロセッサの処理時間を最小限度に止めることが出
来るので、二重化装置の機能と信頼度を一段と向上する
効果が得られる。

【図面の簡単な説明】

第１図は本発明のパッケージ二重化方式の構成を示す原
理図、 第２図は本発明の実施例のパッケージ二重化方式の構成
を示すブロック図、 第３図は従来のバノケージ二重化方式のブロック図であ
る。 図において、 ２は、制御信号発生部、 ３−１は、現用のパッケージ、 ３〜２は、予備のパッケージ、 ４は、マイクロプロセッサ、 ５は、バスインタフェース、 ６−１−１〜６−ｎ−Ｌ６−１−２〜６−ｎ−２は、レ
ジスタ、７−１．７−２は、バスインタフェース、））
は、制御バス、 ９は、データバス、 １０−１．１０−２は１ビットの制御信号である。

Claims (1)

1. 【特許請求の範囲】 装置（１）内にマイクロプロセッサ（４）を内蔵しバス
   インタフェース（５）で制御信号Ｃを発生する制御信号
   発生部（２）が、制御バス（８）により、夫々のパッケ
   ージが複数のレジスタ（６−１〜６−ｎ）を有しバスイ
   ンタフェース（７−１、７−２）を有する二重化された
   パッケージ（３−１、３−２）を監視制御し、制御信号
   Ｃで監視制御対象を切替えて前記パッケージ別の複数の
   レジスタ（６−１〜６−ｎ）のデータをデータバス（９
   ）から読み書き可能にさせるパッケージ二重化方式にお
   いて、 前記二重化されたパッケージ（３−１、３−２）の複数
   のレジスタ（６−１〜６−ｎ）のデータにパッケージ別
   の使用と未使用を表す１ビットの制御信号（１０−１、
   １０−２）を追加し、該制御信号発生部（２）が発生す
   る制御信号Ｃにより前記複数のレジスタ（６−１〜６−
   ｎ）のデータに追加した制御信号（１０−１、１０−２
   ）を書き替えて、前記パッケージ別の複数のレジスタ（
   ６−１〜６−ｎ）のデータをデータバス（９）から読み
   書き可能にすることを特徴としたパッケージ二重化方式
   。