JPH012366A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH012366A JPH012366A JP62-158231A JP15823187A JPH012366A JP H012366 A JPH012366 A JP H012366A JP 15823187 A JP15823187 A JP 15823187A JP H012366 A JPH012366 A JP H012366A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- sidewall
- gate electrode
- gate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は従来の方法よりも簡単な工程により、従来より
も高性能の半導体装置を製造する方法に関する。
も高性能の半導体装置を製造する方法に関する。
従来の技術
半導体装置の微細化に伴い、様々な問題が顕在化してい
る。その一つとしてＭＯＳトランジスタのホットキャリ
アによる特性劣化があげられる。
る。その一つとしてＭＯＳトランジスタのホットキャリ
アによる特性劣化があげられる。
これは、トランジスタのゲート寸法が小さくなっている
にもかかわらず、電源電圧を下げないためにドレイン近
傍で電界が強（なり、ホットキャリアを発生するために
生じるものである。この問題を解決するためには、ドレ
イン近傍での電界強度を低減する必要がある。この方法
の一つとしてＬｉｇｈｔｌｙ ロｏｐｅｄ Ｄｒａｉ
ｎ （ＬＤＤ）構造が注目されている。この方法及び効
果については、例えばＩＥＥＥＴＲＡＮＳＡＣＴＩＯＮ
ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ
Ｃｒイイイイ トラｙヅクハンズ オン エレク
トロン ダバイシズ） 、Ｖｏｌ、ＥＩｌ−２９，
Ｎｏ、４．１９８２、”Ｆａｂｌｉｃａｔｉｏｎ ｏ
ｆ Ｈｉｇｈ−Ｐｅｒｆｏｒｎ＋ａｎｃｅ Ｌ口叶
ＥＴ’Ｓ ｗｉｔｈ ０ｘｉｄｅ Ｓｉｄｅｗａｌｌ−
Ｓｐａｃｅｒ Ｔｅｃｈｎｏｌｏｇｙ”に記述されてい
る。
にもかかわらず、電源電圧を下げないためにドレイン近
傍で電界が強（なり、ホットキャリアを発生するために
生じるものである。この問題を解決するためには、ドレ
イン近傍での電界強度を低減する必要がある。この方法
の一つとしてＬｉｇｈｔｌｙ ロｏｐｅｄ Ｄｒａｉ
ｎ （ＬＤＤ）構造が注目されている。この方法及び効
果については、例えばＩＥＥＥＴＲＡＮＳＡＣＴＩＯＮ
ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ
Ｃｒイイイイ トラｙヅクハンズ オン エレク
トロン ダバイシズ） 、Ｖｏｌ、ＥＩｌ−２９，
Ｎｏ、４．１９８２、”Ｆａｂｌｉｃａｔｉｏｎ ｏ
ｆ Ｈｉｇｈ−Ｐｅｒｆｏｒｎ＋ａｎｃｅ Ｌ口叶
ＥＴ’Ｓ ｗｉｔｈ ０ｘｉｄｅ Ｓｉｄｅｗａｌｌ−
Ｓｐａｃｅｒ Ｔｅｃｈｎｏｌｏｇｙ”に記述されてい
る。
従来ＬＤＤ構造ＭＯ８トランジスタのサイドウオールに
はＣＶ ＤＳｉ０２等の絶縁膜が用いられていた。高温
下で５ｉＨａとＮ２０を反応させて形成するＳｉＬ膜や
Ｓｉ（ＯＣｇＨｓ）＋の熱分解で形成するＳｉ０ｇ膜は
ゲート電極上の段差被覆性が優れており、サイドウオー
ル材料としてさかんに用いられる。ノンド−ブのポリシ
リコンをサイドウオール材料として用いた例もある。Ｌ
ＤＤ構造ＭＯ８）ランジスタの一例として、第６図に絶
縁膜をサイドウオールとして用いたｎチャネルＭＯＳト
ランジスタの部分拡大断面図を示す。ポリシリコンゲー
ト２４のゲート長が短（なるとドレイン近傍でホットキ
ャリアを生じ、トランジスタ特性が劣化する。このため
、ポリシリコンゲート２４と濃いｎ型拡散層２７の間に
薄いｎ型拡散層２５を形成してホットキャリアに対する
耐性を高めている。絶縁膜サイドウオール２６は、薄い
ｎ型拡散層２５を形成後濃いｎ型拡散層２７を形成する
時の、薄いｎ型拡散層２５を保護するイオン注入マスク
として働いている。
はＣＶ ＤＳｉ０２等の絶縁膜が用いられていた。高温
下で５ｉＨａとＮ２０を反応させて形成するＳｉＬ膜や
Ｓｉ（ＯＣｇＨｓ）＋の熱分解で形成するＳｉ０ｇ膜は
ゲート電極上の段差被覆性が優れており、サイドウオー
ル材料としてさかんに用いられる。ノンド−ブのポリシ
リコンをサイドウオール材料として用いた例もある。Ｌ
ＤＤ構造ＭＯ８）ランジスタの一例として、第６図に絶
縁膜をサイドウオールとして用いたｎチャネルＭＯＳト
ランジスタの部分拡大断面図を示す。ポリシリコンゲー
ト２４のゲート長が短（なるとドレイン近傍でホットキ
ャリアを生じ、トランジスタ特性が劣化する。このため
、ポリシリコンゲート２４と濃いｎ型拡散層２７の間に
薄いｎ型拡散層２５を形成してホットキャリアに対する
耐性を高めている。絶縁膜サイドウオール２６は、薄い
ｎ型拡散層２５を形成後濃いｎ型拡散層２７を形成する
時の、薄いｎ型拡散層２５を保護するイオン注入マスク
として働いている。
発明が解決しようとする問題点
しかしながら、サイドウオールに絶縁膜を用いる上記の
ような構造では、サイドウオール２６直下の薄いｎ型拡
散層２５にゲート電圧がかからない。よって、この部分
が抵抗となってＭＯＳトランジスタの特性が低下してし
まう。また、サイドウオール形成用の絶縁膜は半導体基
板２１上に一様に堆積するため、ポリシリコンゲート２
４の側面のみに絶縁膜サイドウオール２６をりｉして不
要な部分を取り去るためのエツチング工程も必要になる
。このようなエツチング工程が増えると生産効率が減少
するだけでな（、エツチングの不均一性のためサイドウ
オール幅もばらついてしまい、ひいてはトランジスタ特
性もばらついてしまう。
ような構造では、サイドウオール２６直下の薄いｎ型拡
散層２５にゲート電圧がかからない。よって、この部分
が抵抗となってＭＯＳトランジスタの特性が低下してし
まう。また、サイドウオール形成用の絶縁膜は半導体基
板２１上に一様に堆積するため、ポリシリコンゲート２
４の側面のみに絶縁膜サイドウオール２６をりｉして不
要な部分を取り去るためのエツチング工程も必要になる
。このようなエツチング工程が増えると生産効率が減少
するだけでな（、エツチングの不均一性のためサイドウ
オール幅もばらついてしまい、ひいてはトランジスタ特
性もばらついてしまう。
サイドウオール直下に電圧をかけることができればＬＤ
Ｄ構造のＭＯＳトランジスタはさらに高性能になる。エ
ツチング工程が不要になれば工程数が減少し生産効率が
向上する。本発明者はこれらの問題を同時に解決するた
めに、従来の方法の諸欠点を鑑みて種々考案研究した結
果、本発明を完成するに至ったものである。
Ｄ構造のＭＯＳトランジスタはさらに高性能になる。エ
ツチング工程が不要になれば工程数が減少し生産効率が
向上する。本発明者はこれらの問題を同時に解決するた
めに、従来の方法の諸欠点を鑑みて種々考案研究した結
果、本発明を完成するに至ったものである。
問題点を解決するための手段
一導電型半導体基板の絶縁膜上にゲート電極を形成し、
前記ゲート電極をマスクにイオン注入を行い前記基板と
反対の導電型の拡散層を形成する。次に前記ゲート電極
上のみに選択的に金属を堆積し、堆積した金属をマスク
にしてイオン注入を行い先に形成した拡散層より濃度の
高い基板と反対の導電型の拡散層を形成する。
前記ゲート電極をマスクにイオン注入を行い前記基板と
反対の導電型の拡散層を形成する。次に前記ゲート電極
上のみに選択的に金属を堆積し、堆積した金属をマスク
にしてイオン注入を行い先に形成した拡散層より濃度の
高い基板と反対の導電型の拡散層を形成する。
作用 ′
本発明は前記したように、サイドウオールに金属を用い
ているためサイドウオール直下の拡散層にゲート電圧を
かけることができる。よって、サイドウオール直下の拡
散層は抵抗にならず、ＭＯＳトランジスタの特性低下は
生じない。このためＭＯＳトランジスタは高性能なもの
となる。また金属はゲート電極上だけに選択的に堆積さ
れるのでエツチング工程を必要としない。このため生産
効率が向上し、エツチングによるサイドウオール幅のば
らつきもなくなる。よって、トランジスタ特性のばらつ
きも減少する。さらに、ゲート電極上には必ず金属が存
在するので、ゲート電極が金属によって裏打ちされてい
るのと同じ効果がある。このためゲート電極の配線抵抗
が下がりＬＳＩの動作速度が上昇する。
ているためサイドウオール直下の拡散層にゲート電圧を
かけることができる。よって、サイドウオール直下の拡
散層は抵抗にならず、ＭＯＳトランジスタの特性低下は
生じない。このためＭＯＳトランジスタは高性能なもの
となる。また金属はゲート電極上だけに選択的に堆積さ
れるのでエツチング工程を必要としない。このため生産
効率が向上し、エツチングによるサイドウオール幅のば
らつきもなくなる。よって、トランジスタ特性のばらつ
きも減少する。さらに、ゲート電極上には必ず金属が存
在するので、ゲート電極が金属によって裏打ちされてい
るのと同じ効果がある。このためゲート電極の配線抵抗
が下がりＬＳＩの動作速度が上昇する。
実施例
以下、図面に基づいて本発明について更に詳しく説明す
る。
る。
第１図は本発明にかかる半導体装置の製造方法を用いた
一実施例における、ｎチャネルＭＯＳ トランジスタの
部分拡大断面図である。サイドウオール６に金属（タン
グステン）を用いているためサイドウオール６直下の薄
いｎ型拡散層５にゲート電圧をかけることができる。こ
のためＭＯＳ トランジスタは高性能なものとなる。ま
たタングステンはポリシリコンゲート４上だけに選択的
に堆積されるのでエツチング工程は必要としない。この
ため生産効率が向上し、エツチングによるサイドウオー
ル幅のばらつきもなくなり、トランジスタ特性のばらつ
きも減少する。また、ゲート電極上には必ずタングステ
ンが存在するので、ゲート電極がタングステンによって
裏打ちされているのと同じ効果がある。このためゲート
電極の配線抵抗が下がりＬＳＩの動作速度が上昇する。
一実施例における、ｎチャネルＭＯＳ トランジスタの
部分拡大断面図である。サイドウオール６に金属（タン
グステン）を用いているためサイドウオール６直下の薄
いｎ型拡散層５にゲート電圧をかけることができる。こ
のためＭＯＳ トランジスタは高性能なものとなる。ま
たタングステンはポリシリコンゲート４上だけに選択的
に堆積されるのでエツチング工程は必要としない。この
ため生産効率が向上し、エツチングによるサイドウオー
ル幅のばらつきもなくなり、トランジスタ特性のばらつ
きも減少する。また、ゲート電極上には必ずタングステ
ンが存在するので、ゲート電極がタングステンによって
裏打ちされているのと同じ効果がある。このためゲート
電極の配線抵抗が下がりＬＳＩの動作速度が上昇する。
第２図から第５図は、本発明にかかる半導体装置の製造
方法の一実施例の工程を示す部分拡大断面図である。
方法の一実施例の工程を示す部分拡大断面図である。
第２図においてｐ型半導体基板１上に選択酸化法により
６００ｎｍのフィールド酸化膜２．２０ｎｍゲート酸化
膜３を形成する。ポリシリコン３００ｎｍを堆積しリン
拡散を行った後ポリシリコンゲート４を形成する。次に
ポリシリコンゲート４をマスクにしてソース、ドレイン
部にリンを２．５×１０１”ドーズ注入し薄いｎ型拡散
層５を形成する（第３図）。
６００ｎｍのフィールド酸化膜２．２０ｎｍゲート酸化
膜３を形成する。ポリシリコン３００ｎｍを堆積しリン
拡散を行った後ポリシリコンゲート４を形成する。次に
ポリシリコンゲート４をマスクにしてソース、ドレイン
部にリンを２．５×１０１”ドーズ注入し薄いｎ型拡散
層５を形成する（第３図）。
次にタングステンの選択堆積を２５０ｎｍ行う。２５０
ｎｍ厚のタングステンの選択堆積はＷＦａとＨ２の混合
ガスを用いたＣＶＤ法により、３５０℃で約１時間行う
。ポリシリコンゲート以外の部分は５ｉｎ２膜なので、
ポリシリコンゲート上だけにタングステン６が堆積する
。タングステンは第４図のようにポリシリコンゲートの
周囲全体に等方的に堆積する。
ｎｍ厚のタングステンの選択堆積はＷＦａとＨ２の混合
ガスを用いたＣＶＤ法により、３５０℃で約１時間行う
。ポリシリコンゲート以外の部分は５ｉｎ２膜なので、
ポリシリコンゲート上だけにタングステン６が堆積する
。タングステンは第４図のようにポリシリコンゲートの
周囲全体に等方的に堆積する。
よってポリシリコンゲート側面のタングステンの膜厚も
２５０ｎｍとなる。第５図において、堆積したタングス
テンをマスクにしてソース、ドレイン部にＡｓを４．０
×１０１６ドーズ注入し、濃いｎ型拡散層７を形成する
。この後層間絶縁膜８を形成し、コンタクトホール９を
開口した後アルミ配線層１０を形成する（第１図）。
２５０ｎｍとなる。第５図において、堆積したタングス
テンをマスクにしてソース、ドレイン部にＡｓを４．０
×１０１６ドーズ注入し、濃いｎ型拡散層７を形成する
。この後層間絶縁膜８を形成し、コンタクトホール９を
開口した後アルミ配線層１０を形成する（第１図）。
なお、本実施例ではゲート電極としてはポリシリコンを
用いたが、選択堆積をさせる金属としてタングステンを
用いる場合には、ゲート電極材料としてタングステン、
モリブデン等の高融点金属やそれらのシリサイドを用い
てもよい。また、選択堆積をさせる金属としては、５ｉ
０２膜上に成長しにくい性質を持ち、かつイオン注入に
対してマスクになる材料であればよい。
用いたが、選択堆積をさせる金属としてタングステンを
用いる場合には、ゲート電極材料としてタングステン、
モリブデン等の高融点金属やそれらのシリサイドを用い
てもよい。また、選択堆積をさせる金属としては、５ｉ
０２膜上に成長しにくい性質を持ち、かつイオン注入に
対してマスクになる材料であればよい。
本実施例においては、ｎチャネルトランジスタの製造方
法について述べたが、基板の導電型と形成する拡散層の
導電型をそれぞれ変更するだけでｐチャネルトランジス
タも本実施例と同様にして製造できる。
法について述べたが、基板の導電型と形成する拡散層の
導電型をそれぞれ変更するだけでｐチャネルトランジス
タも本実施例と同様にして製造できる。
発明の効果
本発明はサイドウオールに金属を用いているためサイド
ウオール直下の拡散層にゲート電圧をかけることができ
る。よって、サイドウオール直下の拡散層は抵抗になら
ず、ＭＯＳトランジスタの特性低下は生じない。このた
めＭＯＳトランジスタは高性能なものとなる。また金属
はゲート電極上だけに選択的に堆積されるのでエツチン
グ工程を必要としない。このため生産効率が向上し、し
かもサイドウオール幅のばらつきもなくなる。さらに、
ゲート電極上には必ず金属が存在するので、金属によっ
て裏打ちされているのと同じ効果がある。このためゲー
ト電極の配線抵抗が下がりＬＳＩのスピードが上昇する
。
ウオール直下の拡散層にゲート電圧をかけることができ
る。よって、サイドウオール直下の拡散層は抵抗になら
ず、ＭＯＳトランジスタの特性低下は生じない。このた
めＭＯＳトランジスタは高性能なものとなる。また金属
はゲート電極上だけに選択的に堆積されるのでエツチン
グ工程を必要としない。このため生産効率が向上し、し
かもサイドウオール幅のばらつきもなくなる。さらに、
ゲート電極上には必ず金属が存在するので、金属によっ
て裏打ちされているのと同じ効果がある。このためゲー
ト電極の配線抵抗が下がりＬＳＩのスピードが上昇する
。
すなわち本発明による製造方法を用いると、従来よりも
簡単な工程で従来よりも高性能のＭＯＳトランジスタを
形成できる。よって本発明の製造方法は産業上極めて価
値の高いものである。
簡単な工程で従来よりも高性能のＭＯＳトランジスタを
形成できる。よって本発明の製造方法は産業上極めて価
値の高いものである。
第１図から第５図は本発明により半導体装置を製造する
場合の一実施例の工程を示し、第１図は本発明による製
造方法を用いた後金属配線を施した後の半導体基板の部
分拡大断面図、第２図は本発明にかかる製造方法に用い
る半導体基板の部分拡大断面図、第３図から第５図は本
発明による製造方法を用いて半導体装置を製造する途中
の工程の部分拡大断面図、第６図はサイドウオールとし
て絶縁膜を用いた従来例における半導体基板の部分拡大
断面図である。 １・・・ｐ型半導体基板、２・・・フィールド酸化膜、
３・・・ゲート酸化膜、４・・・ポリシリコンゲート、
５・・・薄いｎ型拡散層、６・・・タングステン、７・
・・濃いｎ型拡散層、８・・・層間絶縁膜、９・・・コ
ンタクトホール、１０・・・アルミ配線層、２１・・・
ｐ型半導体基板、２２・・・フィールド酸化膜、２３・
・・ゲート酸化膜、２４・・・ポリシリコンゲート、２
５・・・薄いｎ型拡散層、２６・・・絶縁膜サイドウオ
ール、２７・・・濃いｎ型拡散層、２８・・・層間絶縁
膜、２９・・・コンタクトホール、３０・・・アルミ配
線層。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 第３図 １ど
場合の一実施例の工程を示し、第１図は本発明による製
造方法を用いた後金属配線を施した後の半導体基板の部
分拡大断面図、第２図は本発明にかかる製造方法に用い
る半導体基板の部分拡大断面図、第３図から第５図は本
発明による製造方法を用いて半導体装置を製造する途中
の工程の部分拡大断面図、第６図はサイドウオールとし
て絶縁膜を用いた従来例における半導体基板の部分拡大
断面図である。 １・・・ｐ型半導体基板、２・・・フィールド酸化膜、
３・・・ゲート酸化膜、４・・・ポリシリコンゲート、
５・・・薄いｎ型拡散層、６・・・タングステン、７・
・・濃いｎ型拡散層、８・・・層間絶縁膜、９・・・コ
ンタクトホール、１０・・・アルミ配線層、２１・・・
ｐ型半導体基板、２２・・・フィールド酸化膜、２３・
・・ゲート酸化膜、２４・・・ポリシリコンゲート、２
５・・・薄いｎ型拡散層、２６・・・絶縁膜サイドウオ
ール、２７・・・濃いｎ型拡散層、２８・・・層間絶縁
膜、２９・・・コンタクトホール、３０・・・アルミ配
線層。 代理人の氏名 弁理士 中尾敏男 ほか１名第１図 第３図 １ど
Claims (1)
- 一導電型半導体基板の絶縁膜上にゲート電極を形成す
る工程と、前記ゲート電極をマスクにイオン注入を行い
前記基板と反対の導電型の拡散層を形成する工程と、前
記ゲート電極周囲に選択的に金属を堆積する工程と、堆
積した金属をマスクにしてイオン注入を行い先に形成し
た拡散層より濃度の高い、基板と反対の導電型の拡散層
を形成する工程とからなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62158231A JPS642366A (en) | 1987-06-25 | 1987-06-25 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62158231A JPS642366A (en) | 1987-06-25 | 1987-06-25 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH012366A true JPH012366A (ja) | 1989-01-06 |
| JPS642366A JPS642366A (en) | 1989-01-06 |
Family
ID=15667141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62158231A Pending JPS642366A (en) | 1987-06-25 | 1987-06-25 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS642366A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02177442A (ja) * | 1988-12-28 | 1990-07-10 | Ricoh Co Ltd | 半導体装置の製造方法 |
-
1987
- 1987-06-25 JP JP62158231A patent/JPS642366A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6849513B2 (en) | Semiconductor device and production method thereof | |
| JPS58148445A (ja) | 相補形電界効果型トランジスタの製造方法 | |
| RU2106719C1 (ru) | Бикмоп-прибор и способ его изготовления | |
| JP2889295B2 (ja) | 半導体装置及びその製造方法 | |
| JP4850389B2 (ja) | ドーピング方法およびそれを用いた半導体素子 | |
| JPS61256769A (ja) | 半導体装置 | |
| JP3156001B2 (ja) | 半導体装置の製造方法 | |
| JPH0770726B2 (ja) | 炭化珪素を用いた電界効果トランジスタ | |
| JPH0612826B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS62154784A (ja) | 半導体装置 | |
| JPS616871A (ja) | 電界効果トランジスタの製造方法 | |
| JP2914052B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JPH07321312A (ja) | 半導体装置の製造方法，及び半導体装置 | |
| JP2874885B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0492436A (ja) | 半導体装置 | |
| JPS6237546B2 (ja) | ||
| JPS627164A (ja) | 半導体装置の製造方法 | |
| JPH02254729A (ja) | 半導体装置の製造方法 | |
| JPS5843561A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS6132477A (ja) | 半導体装置の製造方法 | |
| JPS6159750A (ja) | 半導体装置およびその製造方法 | |
| JPH05283696A (ja) | 薄膜トランジスタ | |
| JPS61272972A (ja) | 半導体装置及びその製造方法 | |
| JPS61251164A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 |