JPH01253048A - メモリからのデバック用データの出力方法 - Google Patents

メモリからのデバック用データの出力方法

Info

Publication number
JPH01253048A
JPH01253048A JP63080064A JP8006488A JPH01253048A JP H01253048 A JPH01253048 A JP H01253048A JP 63080064 A JP63080064 A JP 63080064A JP 8006488 A JP8006488 A JP 8006488A JP H01253048 A JPH01253048 A JP H01253048A
Authority
JP
Japan
Prior art keywords
data
memory
output
debugging
control means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63080064A
Other languages
English (en)
Inventor
Koichi Yamamoto
幸一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP63080064A priority Critical patent/JPH01253048A/ja
Publication of JPH01253048A publication Critical patent/JPH01253048A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、メモリからのデバッグ用データの出力方法
に係り、さらに詳しくは、メモリと、演算制御手段を介
して1i11記メモリから読み出されたデータの出力手
段とを搭載し、かつ、コンパクト化への要請の特に強い
計測器等の機器類におけるメモリからのデバッグ用デー
タの出力方法に関する。
[従来の技術] シ!測器専の各種機器類に実装されているメモリにより
格納されているプログラム等の各種データについては5
出荷前にデバッグ作業を行なうことで i11能な限り
製品としての完成度を高めて堤供することができるよう
に処理されている。
この場合に行なわれるデバッグ作業については1通常、
外部装置であるエミュレータを介在させることで1j;
1記メ干りに対してコマンドを送出し、このコマンドに
より読み出されてきたデータをエミュレータの側のCI
)LJ等の演算制御手段が保有しているRAM等のメモ
リに取り込み、しかる後、このメモリの内容をエミュレ
ータにより逐次調べ、その良否を判別することで行なわ
れるものであった。
[発明の解決しようとする課題] ところで、エミュレータを介して行なわれる1記デバッ
グ作業は、結果的に絹かなトレースを行なうことができ
るという点で優れたものではある。
一方、計測器等の機器にCPU等の演算制御手段ともど
も実装されているメモリについては、これを筺体内に組
み込んだ後のノイズ等の影響をも勘案する必要があるこ
とから、完成品として組み十げた状態のもとで、メモリ
の内容であるデバ・Iり川のデータを出力させ、その内
容を調べることも行なわれている。
しかし、このような完成品状態にある機器に対しは、コ
ネクタの介在を必要とするエミュレータを接続してやる
ことができず、したがって、実装後のメモリの内容を調
べることは実質的に不可能な状態におかれ、結果的に精
度の高いデバッグ作業が困難になるという問題があった
この発明は、デバッグ作業のためのデータを出力させる
際にみられた上記従来方法の課題に鑑みてなされたもの
であり、その【1的は、機器を完成品状態におき、その
際にメ干りからデータを出力させ、れ1度の高いデバッ
グ作業を行なうことができるメモリからのデバッグ用デ
ータの出力方法を提供することにある。。
[課題を解決するための手段] このよりな1」的を達成するため、この発明は、次のよ
うにして構成されている。。
すなわち、この発明は、ブロック指定されたアドレス部
とデータ部とからなるデータを予め格納してあるメモリ
と、演算制御手段を介することで1);1記メ干りから
読み出された転送データを出力する出力手段とを備え、
前記鷹干りに格納されているデータは、演算制御手段を
介して入力される(8号に従って前記メモリにおける特
定ブロックを指定し、この指定ブロックから読み出され
たデータの内容を前記出力手段を介し、制御コードと結
果データとを対応させることでデバッグ0工能に出力さ
せることにその構成上の特徴がある。
[実施例] 以ト1図面を参酌してこの発明の実施例を詳説する。
第1図は、この発明方法の実施に供される計測器等の機
器における要部構成の一例を示す機能ブロック図である
すなわち、この発明の実施に供される前記機器には、C
I) tJ等の演算制御手段1を中心として、この演算
制御手段1により制御されている1< A M等からな
るメ干り2のほか、入力端子T。
及び測定部4を介して取り込まれたデータをディジタル
信号に変換するA/1〕変換手段6や、演算制御手段1
からの出力データをアナログ信号などに変換して出力す
る出力信号発生部7およびその出力端子T2.さらには
、プリンタやCRT 。
7セグメントl E D等からなる出力手段3などが配
設されている。このうち、前記演算制御手段1は、RA
Mなどからなる前記メ干り2よりアドレスを山定してデ
ータを読み込み、逐次、プリンタなどからなる前記出力
手段3とに対し、データを転送し、出力させることが可
能になっている第2図は、このような構成からなる機器
に対しこの発明方法を適用する場合の処理手順を示すフ
ローチャートである。
すなわち、機器自体に搭載されているC P U等の演
算制御手段!を介することで、予めブロック指定された
所定のデータ、例えばアドレス部とデータ部とからなる
データが格納されているメ干り2に対し、まず、特定の
ブロック番号を指定する処理を行なう。この場合におけ
るブロック番号の具体的な指定方法は、キー入力等によ
り予め定められているプログラムに従った数値等を入力
することで1例えばアドレス指定をするなどして1うな
われる。
このような処理ステップを経た後、当該指定ブロックに
より指定されたメモリ番地から、゛5該メモリ番地に格
納されているデータをあるバイト数だけ演算制御手段l
を介することで読み出し、このデータを出力手段3に転
送して出力する6、この場合に得られる具体的な出力デ
ータについては。
例えば、指定ブロックのアドレス番地のほか、当該アド
レス番地に保持されているデータ、例えば制御コードと
結果データなどからなるデータについての!6進数とこ
れに対応させたASCII記りを−r・め決められてい
るバイト数の分だけプリンタにより印字させるなどして
出力させたものなどが好適である。
この発明方法は、このような処理手順を経ることでメモ
リからデバッグ用のデータ、例えば制御コードと結果デ
ータなどからなるデータを出力させることができる1、
このため、制御コードと結果データなどからなるデータ
を検証することで1例えば、出力手段3から誤りである
ことを意味するrNGJが出力された場合について、そ
の理由か何故なのかを知るための手掛かりとし、あるい
は、実際は回路が閉成されているのに開成状態にあるデ
ータが出力されてきた場合にその原因を探るための手掛
かりとするなど、出力データに表示されている誤り情報
が何により起因するものかを、Fめ設定されているプロ
グラムとの関係で比較的容易に知ることができる。
また、このようなデバッグ用のデータは、エミュレータ
などのような外部装置を介することなく出力させること
ができるので1組み−Lげられた完成品としての実機に
対し、稼動時のノイズ等による影響下にある実データと
して得ることができ、さらには、解析資料となるデータ
として機器が実際に設置されているユーザのもとでも容
易に出力させることができ、その迅速な対応を図ること
ができる。
E発明の効果] 以」−述べたようにこの発明方法によれば、c p u
等の演算制御手段により制御されているメモリと、出力
手段とを備える機器を筐体に絹み込むことにより完成品
とした実機の状態のもとでも、演算制御手段を介するこ
とで前記メモリからその内容をデータとして直ちに出力
させることができるので、当該機器の実際の設置現場等
、ノイズMの影響にさらされる実稼動状態のもとてデバ
ッグ用のデータを得ることができ、精度の高いデバッグ
作業を効率的に行なうことができる。
【図面の簡単な説明】
第1図は、この発明方法の実施に供される機器構成の一
例を示す機能ブロック図、第2図は、この発明方法によ
る処理手順の一例を示すフローチャートである。 1・・・演算制御手段、 2・・・メモリ、:3・・・
出力手段、   4・・・測定部、〔5・・・Δ/D変
換手段、7・・・出力信号発生部。 ′I゛1・・・入力端子、  ′「2・・・出力端了第
 III

Claims (1)

    【特許請求の範囲】
  1. 1、ブロック指定されたアドレス部とデータ部とからな
    るデータを予め格納してあるメモリと、演算制御手段を
    介することで前記メモリから読み出された転送データを
    出力する出力手段とを備え、前記メモリに格納されてい
    るデータは、演算制御手段を介して入力される信号に従
    って前記メモリにおける特定ブロックを指定し、この指
    定ブロックから読み出されたデータの内容を前記出力手
    段を介し、制御コードと結果データとを対応させること
    でデバッグ可能に出力させることを特徴とするメモリか
    らのデバッグ用データの出力方法。
JP63080064A 1988-03-31 1988-03-31 メモリからのデバック用データの出力方法 Pending JPH01253048A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63080064A JPH01253048A (ja) 1988-03-31 1988-03-31 メモリからのデバック用データの出力方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63080064A JPH01253048A (ja) 1988-03-31 1988-03-31 メモリからのデバック用データの出力方法

Publications (1)

Publication Number Publication Date
JPH01253048A true JPH01253048A (ja) 1989-10-09

Family

ID=13707801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63080064A Pending JPH01253048A (ja) 1988-03-31 1988-03-31 メモリからのデバック用データの出力方法

Country Status (1)

Country Link
JP (1) JPH01253048A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142041A (ja) * 1984-08-02 1986-02-28 Nec Corp Posタ−ミナル
JPS62137627A (ja) * 1985-12-11 1987-06-20 Nec Corp メモリダンプ方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6142041A (ja) * 1984-08-02 1986-02-28 Nec Corp Posタ−ミナル
JPS62137627A (ja) * 1985-12-11 1987-06-20 Nec Corp メモリダンプ方式

Similar Documents

Publication Publication Date Title
JPH01253048A (ja) メモリからのデバック用データの出力方法
JPH0359476A (ja) 電子回路の測定方法
JPH02189476A (ja) 電子回路の測定方法
JPS60122435A (ja) メモリダンプ方式
JP3097132B2 (ja) テストプログラム・テスト規格表変換装置
JP3348251B2 (ja) 入出力装置
KR100188685B1 (ko) 컴팩트 디스크 드라이브의 하드웨어 검사 방법
KR100250322B1 (ko) 광통신용 에뮬레이션 디스플레이 장치
JPS60179847A (ja) 実配列および仮配列間の整合性チエツク方式
JP2791573B2 (ja) 計測装置に必要な設定条件の一括入出力制御方法
JP2908142B2 (ja) マイコン自動検査装置
JPH01245342A (ja) 外部記憶手段からのデバック用データの出力方法
JPS6365542A (ja) デバツグ方式
JPS5999269A (ja) 大規模集積回路テスト方式
JPS63103985A (ja) 集積回路素子検査装置
JPS6364176A (ja) 印刷配線板のパタ−ン設計検証装置
JPS60147849A (ja) マイクロプログラムのデバツグを行う方式
JPH0137771B2 (ja)
JPH01261735A (ja) 分散処理プログラムデバック装置
JPH0593764A (ja) 論理回路の検査装置
JPS59214949A (ja) プログラム開発用端末装置
JPS6123250A (ja) 試験方式
JPS58127234A (ja) 入出力装置の検査方式
JPH04276572A (ja) テストプログラム自動生成方法
JPS63250747A (ja) プログラム開発装置